KR100578835B1 - Driving method of plasma display panel and plasma display device - Google Patents
Driving method of plasma display panel and plasma display device Download PDFInfo
- Publication number
- KR100578835B1 KR100578835B1 KR1020030079391A KR20030079391A KR100578835B1 KR 100578835 B1 KR100578835 B1 KR 100578835B1 KR 1020030079391 A KR1020030079391 A KR 1020030079391A KR 20030079391 A KR20030079391 A KR 20030079391A KR 100578835 B1 KR100578835 B1 KR 100578835B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- period
- sustain
- voltage
- high level
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
Abstract
플라즈마 표시 장치에서, 유지 기간의 제1 기간 동안 제1 전극에 제1 하이 레벨 전압을 인가하고 제2 전극을 플로팅한다. 그리고 유지 기간의 제2 기간 동안 상기 제2 전극에 제2 하이 레벨 전압을 연속적으로 인가한다.In the plasma display device, a first high level voltage is applied to the first electrode and the second electrode is floated during the first period of the sustain period. The second high level voltage is continuously applied to the second electrode during the second period of the sustain period.
이와 같이, 제1 기간에서 제1 전극과 제2 전극 사이에서 방전이 일어나지 않도록 설정한 상태에서 제2 기간 동안 공간 전하를 충분히 형성할 수 있다. 따라서, 그 이후에 제1 전극과 제2 전극에 교대로 유지 방전 펄스가 인가되는 동안 안정적인 유지 방전이 일어날 수 있다. In this manner, the space charge can be sufficiently formed during the second period in a state where the discharge is not generated between the first electrode and the second electrode in the first period. Therefore, stable sustain discharge may occur after that while sustain discharge pulses are applied to the first electrode and the second electrode alternately.
플라즈마 디스플레이 패널, 유지 기간, 유지방전 펄스, 플로팅Plasma display panel, sustain period, sustain discharge pulse, floating
Description
도 1은 일반적인 플라즈마 디스플레이 패널의 일부 사시도이다.1 is a partial perspective view of a typical plasma display panel.
도 2는 일반적인 플라즈마 디스플레이 패널의 전극 배열도이다.2 is an electrode array diagram of a general plasma display panel.
도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.3 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.4 is a driving waveform diagram of a plasma display panel according to a first embodiment of the present invention.
5a 및 도 5c는 도 4의 구동 파형에 의한 벽전하 분포의 상태를 나타내는 도면이다.5A and 5C are diagrams showing the state of wall charge distribution by the drive waveform of FIG.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.6 is a driving waveform diagram of a plasma display panel according to a second embodiment of the present invention.
도 7a 및 도 7b는 도 6의 구동 파형에 의한 벽전하 분포의 상태를 나타내는 도면이다.7A and 7B are diagrams showing a state of wall charge distribution by the driving waveform of FIG. 6.
도 8은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.8 is a driving waveform diagram of a plasma display panel according to a third exemplary embodiment of the present invention.
본 발명은 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.The present invention relates to a method of driving a plasma display panel and a plasma display device.
최근 평면 디스플레이 장치 중에서 PDP는 다른 디스플레이 장치에 비해 휘도 및 발광 효율이 높고 시야각이 넓다는 장점으로 인하여 평면 디스플레이 장치로서 각광을 받고 있다.Recently, PDPs have been in the spotlight as flat panel display devices due to their high brightness, high luminous efficiency, and wide viewing angles, compared to other display devices.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 먼저 도 1 및 도 2를 참조하여 플라즈마 디스플레이 패널의 구조에 대하여 설명한다. A plasma display panel is a flat panel display device that displays characters or images using plasma generated by gas discharge, and tens to millions or more of pixels are arranged in a matrix form according to their size. First, the structure of the plasma display panel will be described with reference to FIGS. 1 and 2.
도 1은 플라즈마 디스플레이 패널의 일부 사시도이며, 도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.1 is a partial perspective view of a plasma display panel, and FIG. 2 shows an electrode arrangement diagram of the plasma display panel.
도 1에 나타낸 바와 같이, 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.As shown in FIG. 1, the plasma display panel includes two
그리고 도 2에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 복수의 어드레스 전극(A1-Am)이 세로 방향으로 배열되어 있고 가로 방향으로 복수의 주사 전극(Y1-Yn) 및 유지 전극(X1 -Xn)이 쌍으로 배열되어 있다. As shown in FIG. 2, the electrode of the plasma display panel has a matrix structure of n × m. The plurality of address electrodes A 1 -A m are arranged in the vertical direction, and the plurality of scan electrodes Y 1 -Y n and the storage electrodes X 1 -X n are arranged in pairs in the horizontal direction.
일반적으로 플라즈마 디스플레이 패널은 1 프레임이 복수의 서브필드로 나누어져 구동되며, 서브필드의 조합에 의해 계조가 표현된다. 일반적으로 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period), 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.In general, a plasma display panel is driven by dividing one frame into a plurality of subfields, and gray levels are expressed by a combination of subfields. In general, each subfield includes a reset period, an address period, and a sustain period. The reset period serves to erase the wall charges formed by the previous sustain discharge and to set up the wall charges in order to stably perform the next address discharge. The address period is a period in which a wall charge is accumulated in a cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on in the panel. The sustain period is a period in which sustain discharge is performed to actually display an image in the addressed cells.
일반적으로 고효율의 플라즈마 디스플레이 패널을 구현하기 위해 방전 가스 중 제논(Xe)의 비율을 향상시켜 발광 효율 및 휘도를 증가시키고 있다. 발광 효율 및 휘도를 증가시키기 위하여 제논의 비율이 증가함에 따라 구동 전압이 상승하고 따라서 방전전압이 상승하게 된다. 즉, 제논의 비율 증가에 따라 안정적인 유지 방전을 위하여 더 높은 유지방전 전압을 요구하게 되었다.In general, in order to implement a high-efficiency plasma display panel, the ratio of xenon (Xe) in the discharge gas is improved to increase luminous efficiency and luminance. As the ratio of xenon increases in order to increase the luminous efficiency and luminance, the driving voltage increases and thus the discharge voltage increases. In other words, as the ratio of xenon increases, a higher sustain discharge voltage is required for stable sustain discharge.
종래에 유지방전을 안정적으로 수행하기 위하여 어드레스 기간 이후,첫 번째 유지방전 펄스의 전압과 폭을 다른 유지방전의 펄스의 전압과 폭보다 크게 하여 어드레스 방전으로부터 유지방전에 방전이 확실히 이행할 수 있도록 하였다. 이러한 구동 파형은 일본특허공개평7-134565호에 개시되어 있다. In the past, in order to stably perform the sustain discharge, the voltage and the width of the first sustain discharge pulse were made larger than the voltage and the width of the pulse of the other sustain discharge after the address period so that the discharge could be surely discharged from the address discharge. Such a drive waveform is disclosed in Japanese Patent Laid-Open No. 7-134565.
그러나 제논의 비율 증가에 따라 구동 전압이 상승하여 종래와 같이 첫 번째 유지방전 펄스의 전압과 폭을 크게 하는 것만으로 그 다음의 유지방전이 잘 이행되지 않는 문제점이 있었다. 따라서, 유지 방전이 불안정해지고 정상적인 표시를 행할 수 없게 되었다.However, as the ratio of xenon increases, the driving voltage increases, so that only the voltage and width of the first sustain discharge pulse are increased. Therefore, sustain discharge becomes unstable and normal display cannot be performed.
본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 유지 기간에서 유지 방전의 천이성을 향상시켜 구동 마진을 확대할 수 있는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시 장치를 제공하고자 하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to solve the above problems, and to provide a plasma display panel driving method and a plasma display device capable of increasing a driving margin by improving transition of sustain discharge in a sustain period. There is.
상기의 목적을 달성하기 위하여, 본 발명의 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 유지 기간에서, 제1 기간 동안 상기 제1 전극에 제1 하이 레벨 전압을 인가하고 상기 제2 전극을 플로팅하는 단계, 그리고 제2 기간 동안 상기 제2 전극에 제2 하이 레벨 전압을 연속적으로 인가하는 단계를 포함한다.In order to achieve the above object, according to an aspect of the present invention, there is provided a method of driving one frame divided into a plurality of subfields in a plasma display panel including a plurality of first electrodes and a plurality of second electrodes. The driving method includes applying a first high level voltage to the first electrode and floating the second electrode in a sustain period, and a second high level voltage to the second electrode during a second period. Continuously applying.
삭제delete
또한, 상기 유지 기간에서, 상기 제2 기간 이후의 제3 기간 동안 상기 제1 전극에 제3 하이 레벨 전압을 인가하는 단계, 그리고 상기 제3 기간 이후의 제4 기간 동안 상기 제2 전극과 상기 제1 전극에 제4 하이 레벨 전압을 교대로 인가하는 단계를 더 포함할 수 있다. 이때, 상기 제3 하이 레벨 전압은 상기 제4 하이 레벨 전압보다 높은 전압일 수 있으며, 상기 제1 전극에 상기 제3 하이 레벨 전압을 인가하는 기간이 상기 제1 전극에 상기 제4 하이 레벨 전압을 인가하는 기간보다 길 수 있다.Further, in the sustain period, applying a third high level voltage to the first electrode during a third period after the second period, and during the fourth period after the third period, the second electrode and the first electrode. The method may further include alternately applying a fourth high level voltage to the first electrode. In this case, the third high level voltage may be higher than the fourth high level voltage, and a period of applying the third high level voltage to the first electrode may cause the fourth high level voltage to be applied to the first electrode. It may be longer than the period of authorization
삭제delete
본 발명의 다른 특징에 따르면, 제1 전극, 제2 전극 및 제3 전극 사이에 방전 셀이 형성되는 플라즈마 디스플레이 패널, 그리고 유지 기간에서, 제1 기간 동안 상기 제1 전극에 제1 하이 레벨 전압을 인가한 후, 제2 기간 동안 상기 제2 전극에 제2 하이 레벨 전압을 연속적으로 인가하는 구동 회로를 포함한다. 이때, 상기 구동 회로는, 상기 제1 기간 동안 상기 제2 전극을 플로팅시킨다.According to another feature of the present invention, a plasma display panel in which discharge cells are formed between a first electrode, a second electrode, and a third electrode, and in a sustain period, applies a first high level voltage to the first electrode during the first period. And a driving circuit for continuously applying a second high level voltage to the second electrode during the second period. In this case, the driving circuit floats the second electrode during the first period.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A method of driving a plasma display panel according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.
우선, 아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시에에 한정되지 않는다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적이 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략하였다.First, with reference to the accompanying drawings will be described in detail to be easily carried out by those of ordinary skill in the art with respect to embodiments of the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In describing the present invention, when it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description is omitted.
도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.3 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.
도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.As shown in FIG. 3, a plasma display panel according to an exemplary embodiment of the present invention includes a
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 다수의 유지전극(X1~Xn) 및 주사 전극(Y1~Yn)을 포함한다.The
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다.The
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.The
유지 전극 구동부(400)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 유지 전극에 구동 전압을 인가한다.The
주사 전극 구동부(500)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 주사 전극에 구동 전압을 인가한다.The
이 때, 본 발명의 실시예에 따르면, 유지전극 구동부(400)는 후술하는 바와 같이 어드레스 기간 이후, 주사 전극(Y)에 유지방전 펄스 전압을 인가할 때, 유지 전극(X)을 플로팅시킨다. 그런 다음, 유지 전극(X)에 연속적인 복수의 유지방전 펄스 전압을 인가한다. 그런 다음, 주사전극 구동부(500)는 유지기간동안 정상적으로 인가되는 유지방전 펄스의 전압크기와 폭보다 큰 두 번째 유지방전 펄스 전압을 주사 전극(Y)에 인가할 수 있다.At this time, according to the exemplary embodiment of the present invention, the
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.4 is a driving waveform diagram of a plasma display panel according to a first embodiment of the present invention.
본 발명의 제1 실시예에 따른 구동 파형에서 각 서브필드는 리셋 기간(Pr), 어드레스 기간(Pa) 및 유지 기간(Ps)을 포함한다. 그리고 리셋 기간(Pr )은 상승 램프 기간 및 하강 램프 기간으로 이루어진다.Each of the subfields in the driving waveform according to a first embodiment of the present invention includes a reset period (P r), an address period (P a), and a sustain period (P s). The reset period P r consists of a rising ramp period and a falling ramp period.
상승 램프 기간은 주사 전극(Y), 유지 전극(X) 및 어드레스 전극(A)에 벽 전하를 형성하는 기간이며, 하강 램프 기간은 상승 램프 기간에서 형성된 벽 전하를 일부 소거하여 어드레스 방전에 용이하도록 하는 기간이다. 어드레스 기간(Pa)은 복수의 방전 셀 중에서 유지 기간에서 유지방전을 일으킬 방전 셀을 선택하는 기간이다. 유지 기간(Ps)은 주사 전극(Y)과 유지 전극(X)에 차례로 유지 방전 펄스를 인가하여 어드레스 기간(Pa)에서 선택된 방전 셀을 유지방전시키는 기간이다.The rising ramp period is a period in which wall charges are formed in the scan electrode Y, the sustain electrode X, and the address electrode A, and the falling ramp period erases some of the wall charges formed in the rising lamp period to facilitate address discharge. It is a period. An address period (P a) is a period for selecting a discharge cell to cause sustain discharge in a sustain period of the plurality of discharge cells. Sustain period (P s) is a period for maintaining discharge of the selected discharge cells by applying a sustain discharge pulse in turn to the scan electrode (Y) and the sustain electrode (X) during the address period (P a).
그리고 플라즈마 디스플레이 패널에는 각 기간(Pr, Pa, Ps)에서 주사 전극(Y) 및 유지 전극(Y)에 구동 전압을 인가하는 주사/유지 구동 회로, 그리고 어드레스 전극(A)에 구동 전압을 인가하는 어드레스 구동 회로가 연결되어 하나의 표시 장치를 이룬다.In the plasma display panel, a scan / hold driving circuit for applying a driving voltage to the scan electrode Y and the sustain electrode Y in each of the periods P r , P a , and P s , and a driving voltage to the address electrode A, respectively. An address driving circuit for applying a is connected to form one display device.
도 4를 보면, 리셋 기간(Pr)의 상승 램프 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지한 상태에서 Vs 전압에서 Vset 전압을 향하여 완만하게 상승하는 램프 전압이 주사 전극(Y)에 인가한다. 이 전압이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 1회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)에 (-) 벽 전하가 축적되고, 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 축적된다.4, in the rising ramp period of the reset period P r , the ramp voltage gradually rising from the V s voltage to the V set voltage while maintaining the address electrode A and the sustain electrode X at 0 V is obtained. It is applied to the scan electrode Y. While this voltage rises, the first weak reset discharge occurs in each of the discharge cells from the scan electrode Y to the address electrode A and the sustain electrode X, respectively. As a result, negative wall charges are accumulated in the scan electrode Y, and positive wall charges are accumulated in the address electrode A and the sustain electrode X at the same time.
여기서, 벽 전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽 전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽 전압은 벽 전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.Here, the wall charge refers to a charge that is formed on the wall of the discharge cell (eg, the dielectric layer) close to each electrode and accumulates in the electrode. This wall charge is not actually in contact with the electrode itself, but here the wall charge is described as "formed", "accumulated" or "stacked" on the electrode. In addition, a wall voltage refers to the potential difference formed in the wall of a discharge cell by wall charge.
이어서, 하강 램프 기간에서는 유지 전극(X)을 Vb2 전압으로 유지한 상태에서 Vs 전압에서 -Vnf전압까지 완만하게 하강하는 램프 전압을 주사 전극(Y)에 인가한다. 도 4에서는 Vb2 전압을 Vs 전압보다 높게 인가하였지만 Vs 전압과 동일한 전압일 수 있다. 이 램프 전압이 하강하는 동안 다시 모든 방전 셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)의 (-) 벽 전하가 감소하고 유지 전극(X)과 어드레스 전극(A)의 (+) 벽 전하가 감소한다.Subsequently, in the falling ramp period, a ramp voltage that gently falls from the V s voltage to the -V nf voltage is applied to the scan electrode Y while the sustain electrode X is maintained at the V b2 voltage. Figure 4 but is in a higher voltage than V s V b2 voltage may be a voltage equal to voltage V s. While this ramp voltage falls, the second weak reset discharge occurs again in all the discharge cells. As a result, the negative wall charges of the scan electrode Y decrease and the positive wall charges of the sustain electrode X and the address electrode A decrease.
그리고 어드레스 기간(Pa)에서는 다른 주사 전극(Y)을 Vsch 전압으로 유지한 상태에서 주사 전극(Y)에 순차적으로 -Vscl 전압을 인가하여 주사 전극(Y)을 선택한다. 그리고 -Vscl 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀 중 선택하고자 하는 방전 셀을 형성하는 어드레스 전극(A)에 어드레스 전압(Va)이 인가된다. 그러면 어드레스 전극(A)에 인가된 전압(Va)과 주사 전극(Y)에 인가된 전압(-Vscl)의 차이 및 어드레스 전극(A) 및 주사 전극(Y)에 형성된 벽 전하에 의한 벽 전압에 의해 어드레스 방전이 이루어진다. 도 4에서는 -Vscl 전압을 리셋 기간의 -Vnf 전압과 동일한 레벨로 하였다. 그러나 -Vscl 전압을 리셋 기간의 -Vnf 전압보다 낮은 레벨로 할 수도 있다.And an address period (P a) in applying a voltage -V scl sequentially to the scan electrode (Y) to another scan electrode (Y) while maintaining the voltage V sch selects the scan electrode (Y). And the address voltage (V a) to the address electrode (A) to form a discharge cell to be selected among the discharge cells formed by the scan electrode (Y) of the scl -V voltage is applied. Then, the voltage applied to the address electrodes (A) (V a) and the wall due to the wall charges formed on the difference and the address electrode (A) and scan electrodes (Y) of the voltage (-V scl) applied to the scan electrode (Y) The address discharge is caused by the voltage. In FIG. 4, the -V scl voltage was set at the same level as the -V nf voltage in the reset period. However, the -V scl voltage may be lower than the -V nf voltage of the reset period.
다음, 유지 기간(Ps)에서는 주사 전극(Y)과 유지 전극(X)에 차례로 유지방전 펄스가 인가된다. 유지방전 펄스는 주사 전극(Y)과 유지 전극(X)의 전압차가 교대로 Vs 전압 및 -Vs 전압이 되도록 하는 펄스이다. 그리고 Vs 전압은 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압보다 낮은 전압이다. 어드레스 기간(Pa)에서 어드레스 방전에 의해 주사 전극(Y)과 유지 전극(X) 사이에 벽 전압이 형성되어 있으면, 벽 전압과 Vs 전압에 의해 주사 전극(Y)과 유지 전극(X)에서 방전이 일어난다. 아래에서는 Vs 전압을 유지방전 펄스 전압으로 칭하였다.Next, in the sustain period P s , a sustain discharge pulse is applied to the scan electrode Y and the sustain electrode X in order. The sustain discharge pulse is a pulse that causes the voltage difference between the scan electrode Y and the sustain electrode X to alternately become a V s voltage and a -V s voltage. The V s voltage is lower than the discharge start voltage between the scan electrode Y and the sustain electrode X. If the address period (P a), the wall voltage between the scan electrode (Y) and the sustain electrode (X) by the address discharge are formed on the scan electrode by the wall voltage and V s the voltage (Y) and the sustain electrode (X) Discharge occurs at. In the following, the V s voltage is referred to as sustain discharge pulse voltage.
본 발명의 실시예에 따르면, 제논의 비율 증가에 따라 구동 전압이 상승하여도 유지 기간에서 안정적으로 유지방전을 확실하게 이행할 수 있는 방법을 개시한다.According to an embodiment of the present invention, even if the driving voltage increases with increasing ratio of xenon, a method for stably performing sustain discharge in the sustain period is disclosed.
도 4에 나타낸 바와 같이 본 발명의 제1 실시예에 따른 유지 기간에서는 어드레스 기간(Pa)의 주사 펄스의 직후에 위치하는 유지 기간(Ps)의 첫 번째 유지방전 펄스 전압을 주사 전극(Y)에 인가한다. 이 때, 유지 전극(X)을 플로팅시킨다. 이와 같이 하면, 주사 전극(Y)과 유지 전극(X)에서 방전이 일어나지 않는다. Fig. In the sustain period according to the first embodiment of the present invention as shown in the fourth address period (P a) the first sustain discharge pulse voltage to the scan electrode (Y in the sustain period (P s) which is located immediately after the scan pulse of ) Is applied. At this time, the sustain electrode X is floated. In this way, discharge does not occur in the scan electrode Y and the sustain electrode X. FIG.
이 후, 유지 전극(X)에 연속적으로 다수개의 유지방전 펄스 전압을 인가한다. 다음, 주사 전극(Y)과 유지 전극(X)에 차례로 유지방전 펄스 전압을 교대로 인가한다. 그러면, 유지기간(Ps)에 첫 번째 유지방전이 발생하지 않아도 그 이후, 유지 전극(X)에 연속적으로 인가된 다수의 유지방전 펄스 전압에 의해 공간전하를 벽전하로 변환함으로써 강한 유지방전이 일어날 수 있다. 따라서, 그 이후, 낮은 유지방전 펄스 전압이 인가되어도 구동 마진을 확보할 수 있다. 아래에서는 이와 같은 효과를 도 5a 및 도 5c를 참조하여 좀 더 구체적으로 설명한다.Thereafter, a plurality of sustain discharge pulse voltages are continuously applied to the sustain electrode X. Next, a sustain discharge pulse voltage is applied to the scan electrode Y and the sustain electrode X in turn. Then, even if the first sustain discharge does not occur in the sustain period P s , a strong sustain discharge is generated by converting the space charge into the wall charge by a plurality of sustain discharge pulse voltages applied successively to the sustain electrode X. Can happen. Therefore, after that, even if a low sustain discharge pulse voltage is applied, the driving margin can be secured. Hereinafter, such an effect will be described in more detail with reference to FIGS. 5A and 5C.
5a 및 도 5c는 도 4의 구동 파형에 의한 벽전하 분포의 상태를 나타내는 도면이다. 도 5a는 유지 기간(Ps)에서 주사 전극(Y)에 첫 번째 유지방전 펄스 전압(Vs)이 인가될 때, 유지 전극(X)을 플로팅시킨 시점에서의 벽전하 상태를 나타낸 것이다. 그리고 나서 도 5b는 주사 전극(Y)이 기준 전압(OV)을 유지한 상태에서 유지 전극(X)에 연속적인 다수의 유지방전 펄스 전압이 인가된 시점에서의 벽전하 상태를 나타낸 것이다. 다음, 도 5c는 유지 전극(X)이 기준 전압(0V)을 유지한 상태에서 주사 전극(Y)에 유지방전 펄스 전압(Vs)을 인가한 시점에서의 벽전하 상태를 나타낸 것이다.5A and 5C are diagrams showing the state of wall charge distribution by the drive waveform of FIG. FIG. 5A illustrates the wall charge state when the sustain electrode X is floated when the first sustain discharge pulse voltage V s is applied to the scan electrode Y in the sustain period P s . 5B illustrates a wall charge state when a plurality of sustain discharge pulse voltages are applied to the sustain electrode X while the scan electrode Y maintains the reference voltage OV. Next, FIG. 5C illustrates the wall charge state when the sustain discharge pulse voltage V s is applied to the scan electrode Y while the sustain electrode X maintains the reference voltage 0V.
일반적으로 유지 기간(Ps)에서는 먼저 주사 전극(Y)에 Vs 전압이 인가되면서 유지 전극(X)에 기준 전압(0V)이 인가된다. 그러면 어드레스 기간에서 선택된 방전 셀에서는, 주사 전극(Y)과 유지 전극(X) 사이의 전압이 Vs 전압에 어드레스 기간에서 형성된 주사 전극(Y)의 (+)의 벽 전하와 유지 전극(X)의 (-)의 벽 전하에 의한 벽 전압이 더해진 것으로 되므로 방전 개시 전압을 넘게 된다. 따라서, 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전이 일어난다. In general, in the sustain period P s , the voltage V s is first applied to the scan electrode Y while the reference voltage 0 V is applied to the sustain electrode X. Then, in the discharge cell selected in the address period, the scan electrode (Y) and the sustain electrode (X) wall of the (+) of the scan electrode (Y) voltage is formed in the address period to V s voltage between the charge and the sustain electrode (X) Since the wall voltage due to the negative wall charge of is added, the discharge start voltage is exceeded. Therefore, sustain discharge occurs between scan electrode Y and sustain electrode X. FIG.
그러나, 본 발명의 실시예에 따르면, 유지 기간(Ps)에서 먼저 주사 전극(Y)에 Vs 전압이 인가되면서 유지 전극(X)을 플로팅시킨다. 이와 같이 하면, 주사 전극(Y)에 Vs 전압이 인가되어 전류가 흐르는 동안에 플로팅 상태인 유지 전극(X)에는 전류를 공급받지 못하므로 유지 전극(X)의 전위는 주사 전극(Y)의 전위 변화를 따른다. 따라서 유지 전극(X)에 첫 번째 유지방전 펄스 전압을 인가하지 않아도 유지 전극(X)에는 첫 번째 유지방전 펄스 전압을 인가한 형태로 변화시킬 수 있다. 그러면, 주사 전극(Y)과 유지 전극(X) 사이의 전압 차가 방전 개시 전압보다 낮게 되므로 방전이 발생하지 않게 된다. 따라서, 벽전하의 상태는 도 5a에서와 같이 어드레스 기간에서 형성된 벽 전하의 상태와 동일하다.However, according to the exemplary embodiment of the present invention, the sustain electrode X is floated while the V s voltage is first applied to the scan electrode Y in the sustain period P s . In this case, since the voltage V s is applied to the scan electrode Y and no current is supplied to the sustain electrode X in the floating state while the current is flowing, the potential of the sustain electrode X is equal to the potential of the scan electrode Y. Follow the change. Therefore, even when the first sustain discharge pulse voltage is not applied to the sustain electrode X, the first sustain discharge pulse voltage may be applied to the sustain electrode X in a form. Then, since the voltage difference between the scan electrode Y and the sustain electrode X becomes lower than the discharge start voltage, no discharge occurs. Therefore, the state of the wall charge is the same as the state of the wall charge formed in the address period as shown in Fig. 5A.
다음, 주사 전극(Y)에 0V가 인가되고 유지 전극(X)에 연속적인 유지 방전 펄스 전압(Vs)이 인가되면, 도 5b에서 나타낸 바와 같이 주사 전극(Y)과 유지 전극(X)과의 교차부에 있는 방전 공간에 형성된 방전 셀 내부에 생성된 공간 전하를 통해 유지 전극(X)에는 다수의 (-) 전하가 축적되고 주사 전극(Y)에는 다수의 (+) 전하가 축적된다.Next, when 0 V is applied to the scan electrode Y and the sustain discharge pulse voltage V s is applied to the sustain electrode X, as shown in FIG. 5B, the scan electrode Y and the sustain electrode X and A large number of negative charges are accumulated at the sustain electrode X and a large number of positive charges are stored at the scan electrode Y through the space charges generated in the discharge cells formed in the discharge space at the intersection of.
이 후, 도 5c에서 나타낸 바와 같이 앞에서 축적되어 있는 (-) 전하와 (+) 전하가 벽전하로 변환되면서 주사 전극(Y)과 유지 전극(Y)에는 각각 (+)의 벽전하와 (-)의 벽전하가 충분하게 형성된다. 따라서, 주사 전극(Y)에 Vs 전압이 인가되면서 유지 전극(X)에 기준 전압(0V)이 인가되면, 유지 방전이 종래보다 용이하게 발생될 수 있다.Subsequently, as shown in FIG. 5C, negative charges and positive charges accumulated in the front are converted into wall charges, and the positive and negative wall charges are respectively applied to the scan electrode Y and the sustain electrode Y, respectively. The wall charge of) is formed sufficiently. Therefore, when the reference voltage (0V) is applied to the sustain electrode (X) while the V s voltage is applied to the scan electrode (Y), sustain discharge can be generated more easily than before.
그리고 본 발명의 제1 실시예에서는 도 4에 나타낸 것처럼 유지 기간(Ps)에서 유지 전극(X)을 플로팅시킨 다음, 연속적인 다수의 유지방전 펄스 전압을 인가하여 공간 전하를 벽전하로 변환해서 그 이후 강방전을 발생할 수 있도록 하였지만, 이와 다르게도 할 수 있다. 아래에서는 이러한 실시예에 대해서 도 6을 참조하여 설명한다.In the first embodiment of the present invention, as shown in FIG. 4, the sustain electrode X is floated in the sustain period P s , and then a plurality of continuous sustain discharge pulse voltages are applied to convert the space charge into wall charge. Since then, strong discharges have been generated, but may be different. Hereinafter, such an embodiment will be described with reference to FIG. 6.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이고, 도 7은 도 6의 구동 파형에 의한 벽전하 분포의 상태를 나타내는 도면으로, 도 7a는 주사 전극(Y)이 기준 전압(0V)을 유지한 상태에서 유지 전극(X)에 연속적인 다수의 유지방전 펄스 전압이 인가된 시점에서의 벽전하 상태를 나타낸 것이다. 다음, 도 7b는 유지 전극(X)이 기준 전압을 유지한 상태에서 주사 전극(Y)에 첫 번째 유지 방전 펄스 전압이 인가된 시점에서의 벽전하 상태를 나타낸 것이다.FIG. 6 is a driving waveform diagram of the plasma display panel according to the second embodiment of the present invention. FIG. 7 is a view showing a state of wall charge distribution by the driving waveform of FIG. 6, and FIG. The wall charge state at the time when a plurality of sustain discharge pulse voltages are applied to the sustain electrode X while the reference voltage (0 V) is maintained is shown. Next, FIG. 7B illustrates the wall charge state when the first sustain discharge pulse voltage is applied to the scan electrode Y while the sustain electrode X maintains the reference voltage.
여기서, 리셋 기간 및 어드레스 기간에서의 구동 동작은 도 4에서와 동일하므로 생략한다.Here, the driving operation in the reset period and the address period is the same as in Fig. 4, and will be omitted.
도 6에 나타낸 바와 같이 유지 기간(Ps)에서 주사 전극(Y)을 기준 전압(0V)으로 유지한 상태에서 유지 전극(X)에 연속적인 다수의 유지방전 펄스 전압을 인가한다. 그러면, 앞에서 설명한 것처럼 어드레스 기간에서 Va 전압이 인가된 어드레스 전극(A)과 Vsc 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀에서 어드레스 방전이 일어나서 방전 셀의 주사 전극(Y)과 유지 전극(X)에 각각 (+) 벽전하와 (-) 벽전하가 축적된다. 이러한 상태에서 유지 전극(X)에 연속적인 다수의 유지방전 펄스 전압을 인가하면, 유지방전이 발생되지 않고 도 7a에서와 같이 주사 전극(Y)과 유지 전극(X)과의 교차부에 있는 방전 공간에 형성된 방전 셀 내부에 생성된 공간 전하를 통해 유지 전극(X)에는 다수의 (-) 전하가 축적되고 주사 전극(Y)에는 다수의 (+) 전하가 축적된다. 이렇게 축적된 다수의 공간전하가 벽전하로 변환되면서 주사 전극(Y)과 유지 전극(X)에 더 많은 (+) 벽전하와 (-) 벽전하가 형성된다.As shown in FIG. 6, a plurality of sustain discharge pulse voltages are applied to the sustain electrode X while the scan electrode Y is maintained at the reference voltage 0V in the sustain period P s . Then, as described above, an address discharge occurs in the discharge cell formed by the address electrode A to which the voltage V a is applied and the scan electrode Y to which the V sc voltage is applied in the address period, thereby scanning the scan electrode Y of the discharge cell. Positive wall charges and negative wall charges are stored in the and sustain electrodes X, respectively. When a plurality of continuous sustain discharge pulse voltages are applied to the sustain electrode X in this state, sustain discharge does not occur and discharge at the intersection of the scan electrode Y and the sustain electrode X as shown in Fig. 7A. Through the space charges generated in the discharge cells formed in the space, a large number of negative charges are accumulated on the sustain electrode X and a large number of positive charges are stored on the scan electrode Y. As the plurality of space charges thus accumulated are converted into wall charges, more (+) wall charges and (-) wall charges are formed on the scan electrode (Y) and the sustain electrode (X).
이후, 주사 전극(Y)을 기준 전압(0V)으로 유지한 상태에서 주사 전극(Y)에 첫 번째 유지방전 펄스 전압을 인가한다. 그러면, 도 7b에서와 같이 앞에서 축적되어 있는 (-) 전하와 (+) 전하가 벽전하로 변환되면서 주사 전극(Y)과 유지 전극(Y)에 각각 (+) 벽전하와 (-) 벽전하가 충분하게 형성되어 있는 상태이므로 유지 방전이 종래보다 용이하게 발생시킬 수 있다. 따라서, 이후 낮은 유지방전 펄스 전압에서도 구동 마진을 확보할 수 있다.Thereafter, the first sustain discharge pulse voltage is applied to the scan electrode Y while the scan electrode Y is maintained at the reference voltage (0V). Then, as shown in FIG. 7B, the negative and negative charges accumulated in the front are converted into wall charges, and the positive and negative wall charges are respectively applied to the scan electrode Y and the sustain electrode Y, respectively. Is sufficiently formed so that the sustain discharge can be more easily generated than before. Therefore, the driving margin can be secured even at a low sustain discharge pulse voltage.
그리고, 본 발명의 제1 및 제2 실시예에서는 유지 전극(X)에 연속적인 다수의 유지방전 펄스 전압을 인가한 이후, 유지방전 펄스 전압을 유지 전극(X)과 주사 전극(Y)에 교대로 인가하였지만 이와는 다르게 할 수도 있다. 아래에서는 이러한 실시예를 도 8을 참조하여 설명한다.In the first and second embodiments of the present invention, after applying a plurality of sustain discharge pulse voltages consecutively to the sustain electrode X, the sustain discharge pulse voltage is alternated between the sustain electrode X and the scan electrode Y. But it can be different. Hereinafter, this embodiment will be described with reference to FIG. 8.
도 8은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다. 8 is a driving waveform diagram of a plasma display panel according to a third exemplary embodiment of the present invention.
도 8에 나타낸 바와 같이 유지 전극(X)에 연속적인 다수의 유지방전 펄스 전압을 인가한 이후, 도 4에서 인가된 유지방전 펄스의 전압과 폭보다 큰 유지방전 펄스 전압을 주사 전극(Y)에 인가한다. 이렇게 하면, 도 4에서보다 더 확실하게 유지방전을 이행할 수가 있다.After applying a plurality of continuous discharge pulse voltages to the sustain electrode X as shown in FIG. 8, the sustain discharge pulse voltage larger than the voltage and width of the sustain discharge pulse applied in FIG. 4 is applied to the scan electrode Y. Is authorized. In this way, the sustain discharge can be more reliably carried out than in FIG.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
이상에서 설명한 바와 같이 본 발명에 의하면, 고효율의 플라즈마 디스플레이 패널에서 안정적으로 유지방전을 수행할 수 있다.As described above, the present invention can stably perform sustain discharge in a high efficiency plasma display panel.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030079391A KR100578835B1 (en) | 2003-11-11 | 2003-11-11 | Driving method of plasma display panel and plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030079391A KR100578835B1 (en) | 2003-11-11 | 2003-11-11 | Driving method of plasma display panel and plasma display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050045347A KR20050045347A (en) | 2005-05-17 |
KR100578835B1 true KR100578835B1 (en) | 2006-05-11 |
Family
ID=37245045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030079391A KR100578835B1 (en) | 2003-11-11 | 2003-11-11 | Driving method of plasma display panel and plasma display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100578835B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08152864A (en) * | 1994-11-29 | 1996-06-11 | Oki Electric Ind Co Ltd | Method for driving ac gas discharge panel |
JPH0934397A (en) * | 1995-07-24 | 1997-02-07 | Fujitsu Ltd | Plasma display panel |
KR20000056889A (en) * | 1999-02-27 | 2000-09-15 | 김순택 | Method for driving plasma display panel |
KR20010004133A (en) * | 1999-06-28 | 2001-01-15 | 김순택 | Method for driving plasma display panel |
KR20030044893A (en) * | 2001-11-30 | 2003-06-09 | 엔이시 플라즈마 디스플레이 가부시키가이샤 | Method of driving AC surface-discharge type plasma display panel |
KR20030079488A (en) * | 2002-04-04 | 2003-10-10 | 엘지전자 주식회사 | Method for driving of plasma display panel |
-
2003
- 2003-11-11 KR KR1020030079391A patent/KR100578835B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08152864A (en) * | 1994-11-29 | 1996-06-11 | Oki Electric Ind Co Ltd | Method for driving ac gas discharge panel |
JPH0934397A (en) * | 1995-07-24 | 1997-02-07 | Fujitsu Ltd | Plasma display panel |
KR20000056889A (en) * | 1999-02-27 | 2000-09-15 | 김순택 | Method for driving plasma display panel |
KR20010004133A (en) * | 1999-06-28 | 2001-01-15 | 김순택 | Method for driving plasma display panel |
KR20030044893A (en) * | 2001-11-30 | 2003-06-09 | 엔이시 플라즈마 디스플레이 가부시키가이샤 | Method of driving AC surface-discharge type plasma display panel |
KR20030079488A (en) * | 2002-04-04 | 2003-10-10 | 엘지전자 주식회사 | Method for driving of plasma display panel |
Also Published As
Publication number | Publication date |
---|---|
KR20050045347A (en) | 2005-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7936320B2 (en) | Driving method of plasma display panel and display device thereof | |
JP2005301259A (en) | Driving method for plasma display panel and plasma display panel | |
US7576710B2 (en) | Plasma display panel and driving method thereof | |
KR100560481B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100508943B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100578835B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100589377B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100542518B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100578832B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100570748B1 (en) | Plasma display panel and Method for deriving the same | |
KR100740100B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100599645B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100589378B1 (en) | Driving apparatus and method of plasma display panel and plasma display device | |
KR100560513B1 (en) | Driving method of plasma display panel and plasma display device | |
KR20050040558A (en) | Driving method of plasma display panel and plasma display device | |
JP2005250479A (en) | Driving method of plasma display and plasma display panel | |
KR100536246B1 (en) | Driving method thereof plasma display device | |
KR100599616B1 (en) | Driving method of plasma display panel and plasma display device | |
KR20050038932A (en) | Driving method of plasma display panel and plasma display device | |
KR100578834B1 (en) | Plasma display panel and Method for deriving the same | |
KR100627256B1 (en) | Method for driving plasma display apparatus | |
KR100560476B1 (en) | Driving apparatus of plasma display panel and plasma display device | |
KR100563072B1 (en) | Driving method and driving apparatus of plasma display panel | |
KR100553207B1 (en) | Plasma display panel and Method for driving the same | |
KR100560501B1 (en) | Driving method of plasma display panel and plasma display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120427 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |