KR20050049862A - 자동 이득 조절 귀환 증폭기 - Google Patents

자동 이득 조절 귀환 증폭기 Download PDF

Info

Publication number
KR20050049862A
KR20050049862A KR1020030083618A KR20030083618A KR20050049862A KR 20050049862 A KR20050049862 A KR 20050049862A KR 1020030083618 A KR1020030083618 A KR 1020030083618A KR 20030083618 A KR20030083618 A KR 20030083618A KR 20050049862 A KR20050049862 A KR 20050049862A
Authority
KR
South Korea
Prior art keywords
feedback
transistor
bias
collector
base
Prior art date
Application number
KR1020030083618A
Other languages
English (en)
Other versions
KR100617294B1 (ko
Inventor
이상흥
기현철
강진영
심규환
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030083618A priority Critical patent/KR100617294B1/ko
Priority to US10/995,033 priority patent/US7157977B2/en
Publication of KR20050049862A publication Critical patent/KR20050049862A/ko
Application granted granted Critical
Publication of KR100617294B1 publication Critical patent/KR100617294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/02—Manually-operated control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/3432—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves

Abstract

본원은 별도의 이득 제어 신호 생성 회로부의 구비없이 다이나믹 레인지를 용이하게 조절할 수 있는 귀환 증폭기를 개시한다. 개시된 본 발명의 귀환 증폭기는, 입력 전류로부터 입력 전압이 검출되는 입력 단자, 출력 신호를 생성하기 위하여 상기 입력 전압을 증폭하는 귀환 증폭부, 및 상기 귀환 증폭부에 의하여 증폭된 신호를 출력하는 출력 단자를 포함한다. 이때, 상기 귀환 증폭부는, 상기 입출력 단자 사이에 설치되는 귀환 저항 및 상기 귀환 저항과 병렬로 접속된 귀환 트랜지스터로 구비된 귀환 회로부; 및 상기 귀환 회로부의 귀환 트랜지스터에 소정의 바이어스 전압을 공급하며 상기 귀환 증폭부내에 머지된 바이어스 회로부를 포함한다.

Description

자동 이득 조절 귀환 증폭기{An automatic gain control feedback amplifier}
본 발명은 광통신 시스템에 관한 것으로, 보다 구체적으로는 광통신 시스템의 전치 증폭기로 이용되는 귀환 증폭기에 관한 것이다.
일반적인 귀환 증폭기는 출력 전압을 제공하기 위하여, 입력 신호를 증폭하는 증폭기 회로를 갖는다. 귀환 증폭기내에 출력 전압 신호의 레벨을 제어하기 위한 귀환 회로가 제공된다. 귀환 회로는 입력 단자 및 출력 단자 사이에 접속된 귀환 저항 및 귀환 저항 및 상기 귀환 저항에 병렬로 접속된 트랜지스터를 구비한다. 이 트랜지스터는 그것의 베이스에 제어 신호가 인가된다. 또한, 제어 신호에 응답하여 귀환 회로를 통하여 흐르는 귀환 전류가 제어되어 출력 전압이 제어된다.
이러한 귀환 증폭기에 대하여 일본 특개소 57-194613호에 자세히 기재되어 있으며, 이에 대하여 개략적으로 설명하도록 한다.
도 1은 일본 특개소 57-194613에 기재된 일반적인 귀환 증폭기(10)를 도시하고 있다. 도 1을 참조하여, 귀환 증폭기(10)는 입력 단자(IN) 및 출력 단자(OUT) 사이에 접속되어 있다. 입력 단자(IN)는 전원(Vcc)에 접속된 포토 다이오드(photo diode: 광수신 장치)에 접속된다. 포토 다이오드(PD)의 음극(cathode) 전류에 대응하는 입력 전류(in)가 상기 입력 단자(IN)에 공급된다.
입력 단자(IN)는 NPN 트랜지스터(11)의 베이스에 접속된다. 트랜지스터(11)의 콜렉터는 저항(12)를 통해서 전원(Vcc) 및 NPN 트랜지스터(13)의 베이스에 접속된다. 트랜지스터(13)의 콜렉터는 전원(Vcc)에 접속되며, 트랜지스터(13)의 에미터는 저항(14)을 통하여 출력 단자(OUT) 및 접지단에 연결된다. 아울러, 트랜지스터(11)의 에미터 역시 접지된다.
출력 단자(OUT)는 귀환 회로(15)내에 있는 저항(15a)을 통하여 트랜지스터(11)의 베이스와 접속된다. 귀환 회로(15)에 있는 트랜지스터(15b)의 에미터는 출력 단자(OUT)에 접속되는 한편, 상기 트랜지스터(15b)의 콜렉터는 트랜지스터(11)의 베이스에 접속된다. 트랜지스터(15b)의 베이스에는 귀환 전류를 제어하기 위한 외부 회로(도시되지 않음)로부터 제어 신호(V_AGC)가 인가된다.
이와 같은 귀환 증폭기는, 저전압의 제어 신호(V_AGC)가 트랜지스터(15b)의 베이스에 인가되는 경우, 트랜지스터(15b)는 그것의 콜렉터 및 에미터 사이의 임피던스가 충분히 높아지도록 오프(off) 상태에 있게 된다. 그러므로, 트랜지스터(15b)는 개방된 것과 등가이고, 트랜스 임피던스는 저항(15a)의 저항값과 동일하게 되는 것으로 간주된다.
그후, 제어 신호(V_AGC)가 상승하면, 트랜지스터(15b)가 턴온되고 이에 따라, 트랜지스터(15b)의 콜렉터 및 에미터 사이의 임피던스가 감소된다. 그 결과, 귀환 저항은 등가로 감소되고, 트랜스 임피던스가 감소된다. 따라서, 귀환 증폭기(10)의 이득은 제어 신호(V_AGC)에 응답하여 제어된다.
즉, 귀환 증폭기(10)에서, 제어 신호(V_AGC)가 입력 전류(in)에 응답하여 변화되는 경우, 제어 신호(V_AGC)는 출력 전압(S10)이 포화가 되지 않는 범위에서 입력 전류(in)를 기초로 하여 결정되어 한다. 아울러, 이러한 제어 신호(V_AGC)는 적절한 신호치를 공급하기 위하여 별도의 이득 제어 신호 생성 회로를 구성한 후, 이것에 의하여 귀환 증폭기에 공급된다.
그러나, 이와 같이 넓은 다이나믹 레인지를 얻기 위하여 별도의 이득 제어 신호 생성 회로부를 구비하여야 하므로, 회로 구성이 복잡해질 뿐 아니라, 다이나믹 레인지를 조절하는데 용이하지 않다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 별도의 이득 제어 신호 생성 회로부의 구비없이 다이나믹 레인지를 용이하게 조절할 수 있는 귀환 증폭기를 제공하는 것이다.
상기한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위하여, 본 발명의 귀환 증폭기는, 입력 전류로부터 입력 전압이 검출되는 입력 단자, 출력 신호를 생성하기 위하여 상기 입력 전압을 증폭하는 귀환 증폭부, 및 상기 귀환 증폭부에 의하여 증폭된 신호를 출력하는 출력 단자를 포함한다. 이때, 상기 귀환 증폭부는, 상기 입출력 단자 사이에 설치되는 귀환 저항 및 상기 귀환 저항과 병렬로 접속된 귀환 트랜지스터로 구비된 귀환 회로부; 및 상기 귀환 회로부의 귀환 트랜지스터에 소정의 바이어스 전압을 공급하며 상기 귀환 증폭부내에 머지된 바이어스 회로부를 포함한다.
상기 귀환 트랜지스터의 임피던스는 상기 입력 전류에 응답하여 변화된다.
상기 입력 단자는, 전원; 및 상기 전원과 연결되며, 입력 광 신호를 검출하는 포토 다이오드를 포함한다.
상기 귀환 증폭부는 증폭 회로부 및 출력 회로부를 더 포함한다.
이때, 상기 귀환 증폭부는 입력 단자와 베이스가 연결되고 그것의 에미터가 접지된 제 1 트랜지스터, 및 상기 제 1 트랜지스터의 콜렉터와 전원 사이에 연결된 제 1 저항을 포함한다. 또한, 상기 출력 회로부는 상기 제 1 트랜지스터의 콜렉터와 베이스가 연결되고 그것의 콜렉터가 전원과 연결되는 제 2 트랜지스터 및 상기 제 2 트랜지스터의 에미터와 접지 사이에 연결되는 제 2 저항을 포함한다.
또한, 상기 바이어스 회로부는, 제 1 바이어스 트랜지스터, 제 2 바이어스 트랜지스터, 제 1 바이어스 저항 및 제 2 바이어스 저항을 포함하고, 상기 제 1 바이어스 트랜지스터의 베이스는 상기 귀환 트랜지스터의 베이스와 연결되고, 그것의 콜렉터는 상기 제 1 바이어스 트랜지스터의 베이스에 공통 접속(다이오드 접속)되며, 에미터는 접지와 연결된 상기 제 1 바이어스 저항과 연결되고, 상기 제 2 바이어스 트랜지스터는 그것의 베이스 및 콜렉터가 공통 접속되고, 에미터는 제 1 바이어스 트랜지스터의 콜렉터와 접속되며, 콜렉터는 바이어스 전압과 연결된 상기 제 2 바이어스 저항과 연결된다.
상기 바이어스 회로부와 상기 증폭 회로부 사이에 위상 보상 회로부가 더 설치되어 있다. 이러한 위상 보상 회로부는 NPN 트랜지스터를 포함하고, 상기 NPN 트랜지스터의 베이스는 제 2 바이어스 저항과 연결되고, 콜렉터는 전원과 연결되며, 에미터는 증폭 회로부의 제 1 트랜지스터의 콜렉터와 접속된다.
상기 귀환 회로부의 귀환 트랜지스터의 베이스는 상기 바이어스 회로부와 연결되어 DC 바이어스 전압이 인가되고, 콜렉터는 상기 입력 단자와 연결되고, 에미터는 출력 단자와 연결된다.
또한, 본 발명의 다른 실시예에 따른 귀환 증폭기는 입력 전류로부터 입력 전압이 검출되는 입력 단자, 출력 신호를 생성하기 위하여 상기 입력 전압을 증폭하는 귀환 증폭부, 및 상기 귀환 증폭부에 의하여 증폭된 신호를 출력하는 출력 단자를 포함하며, 상기 귀환 증폭부는 귀환 저항 및 상기 귀환 저항과 병렬로 접속된 귀환 트랜지스터로 구비된 귀환 회로부를 구비하고, 상기 귀환 트랜지스터의 베이스에는 DC 바이어스 전압이 인가되고, 콜렉터는 상기 입력 단자와 연결되고, 에미터는 상기 출력 단자와 연결된다.
상기 귀환 트랜지스터의 베이스에는 바이어스 신호를 공급하는 바이어스 회로부가 연결되어 있고, 상기 바이어스 회로부는 콜렉터와 베이스가 공통 접속된 트랜지스터와, 상기 트랜지스터의 에미터 단에 연결되는 바이어스 저항을 포함하고, 상기 트랜지스터의 베이스는 상기 귀환 트랜지스터의 베이스에 연결된다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명에 따른 귀환 증폭기를 나타낸 회로 다이어그램이다.
도 2를 참조하여, 본 발명의 귀환 증폭기(100)는 입력 단자(IN), 출력 단자(OUT), 및 입출력 단자(IN, OUT) 사이에 연결되는 귀환 증폭부(20)를 포함한다.
입력 단자(IN)는 전원(Vcc)에 전기적으로 연결되어 있고, 입력 단자(IN)와 전원(Vcc) 사이에 포토 다이오드(PD)가 연결되어 있다. 이에 따라, 포토 다이오드(PD)에 의하여 입력 전압이 검출된다. 아울러, 포토 다이오드(PD)의 음극 전류(I_in)는 본 발명의 귀환 증폭기(100)의 입력 전류가 되며, 이 전류는 입력 단자(IN)에 제공된다.
귀환 증폭부(20)는 입력 전압을 증폭하여 출력 신호를 생성하는 역할을 하며, 증폭 회로부(21), 출력 회로부(22), 귀환 회로부(23) 및 바이어스 회로부(24)를 포함하며, 추가적으로 위상 보상 회로부(25)를 더 포함할 수 있다.
여기서, 증폭 회로부(21)는 제1 NPN 바이폴라 트랜지스터(Q1: 이하 NPN 트랜지스터를 트랜지스터로 칭함) 및 제 1 저항(Rc)을 포함한다. 제 1 트랜지스터(Q1)의 베이스는 입력 단자(IN)와 연결되고, 콜렉터는 전원(Vcc)과 연결된 제 1 저항(Rc)과 연결되며, 에미터는 접지된다.
출력 회로부(22)는 제 2 트랜지스터(Q2) 및 제 2 저항(Re)을 포함한다. 제 2 트랜지스터(Q2)의 베이스는 제 1 트랜지스터(Q1)의 콜렉터와 접속되고, 콜렉터는 전원(Vcc)과 연결되며, 에미터는 접지와 연결된 제 2 저항(Re)에 접속된다.
귀환 회로부(23)는 귀환 저항(Rf) 및 상기 귀환 저항(Rf)와 병렬로 연결된 귀환 트랜지스터(Qf)를 포함한다. 귀환 트랜지스터(Qf)는 그것의 베이스가 바이어스 회로부(24)와 연결되어 바이어스 회로부(24)로부터 DC 바이어스 전압을 인가받는다. 또한, 귀환 트랜지스터의 콜렉터는 입력 단자(IN)와 접속되고, 에미터는 출력 단자(OUT)와 접속된다.
또한, 바이어스 회로부(24)는 제 1 바이어스 트랜지스터(Qb1), 제 2 바이어스 트랜지스터(Q2), 제 1 바이어스 저항(Rb1) 및 제 2 바이어스 저항(Rb2)을 포함한다. 제 1 바이어스 트랜지스터(Qb1)의 베이스 및 콜렉터가 공통 접속되며, 공통 접속된 베이스 및 콜렉터는 상기 귀환 트랜지스터(Qf)의 베이스와 연결된다. 또한 제 1 바이어스 트랜지스터(Q1)의 에미터는 접지와 연결된 제 1 바이어스 저항(Rb1)과 연결된다. 한편, 제 2 바이어스 트랜지스터(Qb2)는 그것의 베이스 및 콜렉터가 공통 접속되고, 에미터는 제 1 바이어스 트랜지스터(Qb1)의 콜렉터와 접속된다. 또한, 제 2 바이어스 트랜지스터(Qb2)의 콜렉터와 바이어스 전압(Vb) 사이에 제 2 바이어스 저항(Rb2)이 연결된다.
위상 보상 회로부(25)는 NPN 트랜지스터(Qb3)로서, 베이스는 제 2 바이어스 저항(Rb2)와 연결되고, 콜렉터는 전원(Vcc)와 연결되며, 에미터는 제 1 트랜지스터(Q1)의 콜렉터와 접속된다. 이러한 위상 보상 회로부(25)는 귀환 전류량의 증가에 따라 출력 파형이 왜곡되는 것을 방지한다.
이와 같은 본 발명의 귀환 증폭기의 동작에 대하여 설명하도록 한다.
상기 귀환 회로부(23)의 귀환 트랜지스터(Qf)의 베이스는 상기한 바와 같이,바이어스 회로부(24)의 제 1 바이어스 트랜지스터(Qb1)의 베이스와 연결되므로, 바이어스 회로부(24)에 공급되는 바이어스 전압(Vb)에 의해 상기 귀환 트랜지스터(Qf)의 동작이 고정된다. 그러므로, 출력 단자(OUT)의 전압 레벨에 의해 귀환 트랜지스터(Qf)의 콜렉터와 에미터 사이의 임피던스 크기가 조절된다.
이때, 귀환 증폭부(20)에 입력되는 입력 전류(I_in)가 충분히 작다면, 출력 단자(OUT)의 전압 레벨이 동작점(Q point)으로 부터 거의 벗어나지 않으므로, 귀환 트랜지스터(Qf)가 턴 오프(turn off) 상태에 있게 되고, 귀환 트랜지스터(Qf)의 콜렉터와 에미터 사이는 개방된 상태라고 간주된다. 따라서, 귀환 증폭부(20)의 귀환 회로부(23)는 고정 저항 즉, 귀환 저항과 트랜지스터 저항으로만 구성되어, 자동 이득 조절(auto gain control:AGC) 기능이 없는 귀환 증폭기와 거의 같은 동작을 하게 된다. 그러므로, 출력 단자(OUT)의 전압은 귀환 저항(Rf)의 저항값과 입력 전류(I_in)의 곱과 거의 같아진다.
반면, 입력 전류(I_in)이 충분히 증가되면, 출력 단자(OUT)의 전압 레벨이 동작점(Q-point)보다 점차로 낮아지면서 귀환 트랜지스터(Qf)가 턴온(turn on)된다. 이에 따라, 귀환 트랜지스터(Qf)가 도통되어, 콜렉터와 에미터 사이의 임피던스가 감소하게 된다. 그 결과, 귀환 회로부(23)의 전체 임피던스가 감소되어, 귀환 증폭기(20)의 이득이 감소하여 자동 이득 조절 동작을 수행하게 된다.
이때, 자동 이득 조절 동작이 시작되는 데 필요한 최소 입력 전류(I_in)의 크기는 귀환 트랜지스터(Qf)의 베이스 단자에 인가되는 바이어스 전압에 의해 결정되므로, 바이어스 전압(Vb)의 조정으로 원하는 최소 입력 전류(in)의 크기를 자유롭게 설정할 수 있다.
결과적으로, 귀환 트랜지스터(Qf)의 베이스 단자의 전압은 바이어스 회로부(24)가 공급하는 전압에 의해 고정되고, 그것의 에미터가 연결된 출력 단자(OUT)의 전압 레벨에 의해 귀환 트랜지스터(Qf)의 콜렉터와 에미터 사이의 임피던스 크기가 자동 조절되므로 별도의 이득 제어 신호 생성 회로가 필요없다. 아울러, 입력 전류(I-in)가 증가됨에 따라, 귀환 회로부(23)의 임피던스가 감소하게 되므로, 귀환 증폭기 회로부(20)의 이득이 자동 조절된다. 이에 따라 귀환 증폭기는 넓은 다이나믹 레인지에서 동작된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 귀환 증폭기내에 귀환 트랜지스터의 동작을 제어하는 바이어스 회로부를 설치한다. 이에 따라, 귀환 증폭기 외부에 별도의 이득 제어 신호 생성 회로를 설치 및 이용하지 않고도, 다이나믹 레인지를 쉽게 제어할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 종래의 귀환 증폭기의 회로 다이어그램이다.
도 2는 본 발명의 일실시예에 따른 귀환 증폭기의 회로 다이어그램이다.
(도면의 주요 부분에 대한 부호의 설명)
20 : 귀환 증폭부 21 : 증폭기 회로
22 : 출력 회로 23 : 귀환 회로
24 : 바이어스 회로 25 : 위상 보상 회로
100 : 귀환 증폭기

Claims (10)

  1. 입력 전류로부터 입력 전압이 검출되는 입력 단자;
    출력 신호를 생성하기 위하여 상기 입력 전압을 증폭하는 귀환 증폭부; 및
    상기 귀환 증폭부에 의하여 증폭된 신호를 출력하는 출력 단자를 포함하며,
    상기 귀환 증폭부는, 상기 입출력 단자 사이에 설치되는 귀환 저항 및 상기 귀환 저항과 병렬로 접속된 귀환 트랜지스터로 구비된 귀환 회로부; 및 상기 귀환 회로부의 귀환 트랜지스터에 소정의 바이어스 전압을 공급하며 상기 귀환 증폭부내에 머지된 바이어스 회로부를 구비하는 것을 특징으로 하는 귀환 증폭기.
  2. 제 1 항에 있어서, 상기 귀환 트랜지스터의 임피던스는 상기 입력 전류에 응답하여 변화되는 것을 특징으로 하는 귀환 증폭기.
  3. 제 1 항에 있어서, 상기 입력 단자는,
    전원; 및
    상기 전원과 연결되며, 입력 광 신호를 검출하는 포토 다이오드를 포함하는 것을 특징으로 하는 귀환 증폭기.
  4. 제 1 항에 있어서, 상기 귀환 증폭부는 상기 증폭 회로부 및 출력 회로부를 더 포함하고,
    상기 증폭 회로부는 입력 단자와 베이스가 연결되고 그것의 에미터가 접지된 제 1 트랜지스터, 및 상기 제 1 트랜지스터의 콜렉터와 전원 사이에 연결된 제 1 저항을 포함하고,
    상기 출력 회로부는 상기 제 1 트랜지스터의 콜렉터와 베이스가 연결되고 그것의 콜렉터가 전원과 연결되는 제 2 트랜지스터 및 상기 제 2 트랜지스터의 에미터와 접지 사이에 연결되는 제 2 저항을 포함하는 것을 특징으로 하는 귀환 증폭기.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 바이어스 회로부는,
    제 1 바이어스 트랜지스터, 제 2 바이어스 트랜지스터, 제 1 바이어스 저항 및 제 2 바이어스 저항을 포함하고,
    상기 제 1 바이어스 트랜지스터의 베이스는 상기 귀환 트랜지스터의 베이스와 연결되고, 그것의 콜렉터는 상기 제 1 바이어스 트랜지스터의 베이스에 공통 접속(다이오드 접속)되며, 에미터는 접지와 연결된 상기 제 1 바이어스 저항과 연결되고,
    상기 제 2 바이어스 트랜지스터는 그것의 베이스 및 콜렉터가 공통 접속되고, 에미터는 제 1 바이어스 트랜지스터의 콜렉터와 접속되며, 콜렉터는 바이어스 전압과 연결된 상기 제 2 바이어스 저항(Rb2)과 연결되는 것을 특징으로 하는 귀환 증폭기.
  6. 제 5 항에 있어서, 상기 바이어스 회로부와 상기 증폭 회로부 사이에 위상 보상 회로부가 더 설치되어 있는 것을 특징으로 하는 귀환 증폭기.
  7. 제 6 항에 있어서, 상기 위상 보상 회로부는 NPN 트랜지스터를 포함하고,
    상기 NPN 트랜지스터의 베이스는 제 2 바이어스 저항과 연결되고, 콜렉터는 전원과 연결되며, 에미터는 증폭 회로부의 제 1 트랜지스터의 콜렉터와 접속되는 것을 특징으로 하는 귀환 증폭기.
  8. 제 1 항에 있어서, 상기 귀환 회로부의 귀환 트랜지스터의 베이스는 상기 바이어스 회로부와 연결되어 DC 바이어스 전압이 인가되고, 콜렉터는 상기 입력 단자와 연결되고, 에미터는 출력 단자와 연결되는 것을 특징으로 하는 귀환 증폭기.
  9. 입력 전류로부터 입력 전압이 검출되는 입력 단자;
    출력 신호를 생성하기 위하여 상기 입력 전압을 증폭하는 귀환 증폭부; 및
    상기 귀환 증폭부에 의하여 증폭된 신호를 출력하는 출력 단자를 포함하며,
    상기 귀환 증폭부는 귀환 저항 및 상기 귀환 저항과 병렬로 접속된 귀환 트랜지스터로 구비된 귀환 회로부를 구비하며,
    상기 귀환 트랜지스터의 베이스에는 DC 바이어스 전압이 인가되고, 콜렉터는 상기 입력 단자와 연결되고, 에미터는 상기 출력 단자와 연결되는 것을 특징으로 하는 귀환 증폭기.
  10. 제 9 항에 있어서, 상기 귀환 트랜지스터의 베이스에는 바이어스 신호를 공급하는 바이어스 회로부가 연결되어 있고,
    상기 바이어스 회로부는 콜렉터와 베이스가 공통 접속된 트랜지스터와, 상기 트랜지스터의 에미터 단에 연결되는 바이어스 저항을 포함하고,
    상기 트랜지스터의 베이스(콜렉터)는 상기 귀환 트랜지스터의 베이스에 연결되는 것을 특징으로 하는 귀환 증폭기.
KR1020030083618A 2003-11-24 2003-11-24 자동 이득 조절 귀환 증폭기 KR100617294B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030083618A KR100617294B1 (ko) 2003-11-24 2003-11-24 자동 이득 조절 귀환 증폭기
US10/995,033 US7157977B2 (en) 2003-11-24 2004-11-23 Automatic gain control feedback amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083618A KR100617294B1 (ko) 2003-11-24 2003-11-24 자동 이득 조절 귀환 증폭기

Publications (2)

Publication Number Publication Date
KR20050049862A true KR20050049862A (ko) 2005-05-27
KR100617294B1 KR100617294B1 (ko) 2006-08-30

Family

ID=35756833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083618A KR100617294B1 (ko) 2003-11-24 2003-11-24 자동 이득 조절 귀환 증폭기

Country Status (2)

Country Link
US (1) US7157977B2 (ko)
KR (1) KR100617294B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841969B2 (en) 2011-12-29 2014-09-23 Electronics And Telecommunications Research Institute Automatic gain control feedback amplifier

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602183B2 (en) * 2007-02-13 2009-10-13 The Board Of Trustees Of The Leland Stanford Junior University K-T sparse: high frame-rate dynamic magnetic resonance imaging exploiting spatio-temporal sparsity
KR20120061155A (ko) 2010-11-01 2012-06-13 한국전자통신연구원 귀환 증폭기
US9059065B2 (en) * 2012-03-19 2015-06-16 National Institute Of Advanced Industrial Science And Technology Method of varying gain of amplifying photoelectric conversion device and variable gain photoelectric conversion device
CN102751953A (zh) * 2012-07-18 2012-10-24 南京国睿嘉源微电子有限公司 具有稳定性补偿装置的光通信跨阻放大器
KR20140089052A (ko) 2013-01-02 2014-07-14 한국전자통신연구원 귀환 증폭기
KR102163036B1 (ko) * 2014-06-03 2020-10-08 한국전자통신연구원 귀환 증폭기
US9397658B2 (en) * 2014-06-25 2016-07-19 Freescale Semiconductor, Inc. Gate drive circuit and a method for controlling a power transistor
CN113489548B (zh) * 2021-07-06 2022-12-13 深圳市镭神智能系统有限公司 信号处理电路、光接收模块和激光雷达

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230202B2 (ja) 1981-05-27 1990-07-05 Hitachi Cable Ritokukahenzofukukairo
US5532471A (en) * 1994-12-21 1996-07-02 At&T Corp. Optical transimpedance amplifier with high dynamic range
JPH10242773A (ja) * 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 帰還増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841969B2 (en) 2011-12-29 2014-09-23 Electronics And Telecommunications Research Institute Automatic gain control feedback amplifier

Also Published As

Publication number Publication date
US7157977B2 (en) 2007-01-02
US20060028279A1 (en) 2006-02-09
KR100617294B1 (ko) 2006-08-30

Similar Documents

Publication Publication Date Title
US9178474B2 (en) Feedback amplifier
US8841969B2 (en) Automatic gain control feedback amplifier
US7612613B2 (en) Self regulating biasing circuit
KR100617294B1 (ko) 자동 이득 조절 귀환 증폭기
US6933786B1 (en) Amplifier circuit and method
JP3523638B2 (ja) 電力増幅器の動作点の調整のための回路装置
US7245188B2 (en) Light receiving amplification circuit
US9537458B2 (en) Feedback amplifier
US4255716A (en) Automatic gain control circuit
JP3192295B2 (ja) 光受信装置
EP0507388A2 (en) Differential amplifier with signal-dependent quiescent current control
JP2003273660A (ja) 高周波増幅器
US8115552B2 (en) Amplifier circuit with step gain
US5973564A (en) Operational amplifier push-pull output stage with low quiescent current
JPH0661750A (ja) 高周波増幅装置
US8421538B2 (en) Feedback amplifier
US4764733A (en) Asymmetrical dual input amplifier
KR960003445B1 (ko) 전원장치의 라인 레귤레이션 회로
JPH0548358A (ja) 自動利得制御回路
JPH06152259A (ja) 送信電力制御方式
KR880000365Y1 (ko) 자동이득조절 증폭 집적회로
JPH0547123B2 (ko)
KR940003612Y1 (ko) 오디오증폭기의 출력전압 안정화회로
JP3263544B2 (ja) Ａｌｃ回路
JPH01200711A (ja) 自動利得制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee