KR880000365Y1 - 자동이득조절 증폭 집적회로 - Google Patents

자동이득조절 증폭 집적회로 Download PDF

Info

Publication number
KR880000365Y1
KR880000365Y1 KR2019850009081U KR850009081U KR880000365Y1 KR 880000365 Y1 KR880000365 Y1 KR 880000365Y1 KR 2019850009081 U KR2019850009081 U KR 2019850009081U KR 850009081 U KR850009081 U KR 850009081U KR 880000365 Y1 KR880000365 Y1 KR 880000365Y1
Authority
KR
South Korea
Prior art keywords
circuit
level
input
output
transistor
Prior art date
Application number
KR2019850009081U
Other languages
English (en)
Other versions
KR870003040U (ko
Inventor
신명철
고세연
Original Assignee
삼성반도체통신 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성반도체통신 주식회사, 강진구 filed Critical 삼성반도체통신 주식회사
Priority to KR2019850009081U priority Critical patent/KR880000365Y1/ko
Publication of KR870003040U publication Critical patent/KR870003040U/ko
Application granted granted Critical
Publication of KR880000365Y1 publication Critical patent/KR880000365Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3089Control of digital or coded signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

내용 없음.

Description

자동이득조절 증폭 집적회로
제1도는 종래의 출력레벨 조절회로의 블럭도.
제2도는 본 고안의 출력레벨 조절회로의 블럭도.
제3도는 본 고안의 구체회로도.
제4도는 본 고안의 회로도의 입력주파수에 대한 이득응답 특성도.
제5도는 본 고안의 입력신호의 레벨변동에 따른 이득 응답 특성도.
* 도면의 주요부분에 대한 부호의 설명
6 : 증폭회로 7 : 비교회로
8 : 스위칭회로 9 : 전류동기회로
Dl과 D2: 다이오우드 Q2과 Q3, Q40: 트랜지스터
본 고안은 입력 신호의 레벨 변동에 따라 항상 출력레벨을 일정하게 유지하여 최적의 입력레벨로 조정되는 자동 이득조절 증폭 집적회로에 관한 것이다.
종래의 입력신호레벨 변동에 따른 출력레벨조절회로에 있어서는 제1도의 블럭도와 같이 입력신호가 이득조절증폭기(1)로 입력되면 증폭기(2)를 통해 증폭이 된 후, 증폭된 출력레벨이 이득조절 검파회로(3)에 입력된다
이 이득조절 검파회로(3)에서는 진압안정회로(4)에 의해 직류 바이어스로 이득조절 검파회로(3)에 공급한다.
따라서 이득조절 검파회로(3)의 출력전압이 이득조절 증폭기(1)로 궤환됨으로서 입력레벨을 낮추어 상기 증폭기(2)의 출력이 일정레벨 이하로 되도록 하는 구성으로 되어 있었다.
그러나 이와 같은 종래의 회로에 있어서는 이득조절검파회로(3)에 전압안정회로(4)에 의해 직류바이어스로 하지만 이 이득조절 검파회로에서는 미약한신호에 대해서도 양호하게 동작하는 것이 바람직하기 때문에 상기 이득조절 검파회로(3)자체에 바이어스를 가하는 것은 좋지 않다.
또한 이득조절 증폭회로(1)의 바이어스는 입력신호가 없을 경우에도 걸려 있지 않으면 안되므로 상술한 바와 같이 신호원과는 별도의 전원에서 공급해주지 않으면 안되었다.
따라서 이득조절 바이어스 회로(5)를 이동하여 이득조절 증폭회로(1)에 기준전압을 공급하여 왔다.
따라서 본 고안의 목적은 전류 동기회로를 이용하여 입력신호의 레벨을 조정할 수 있는 집적회로를 제공함에 있다.
본 고안의 또다른 목적은 이득조절 검파회로에 전압 안정 바이어스회로를 사용하지 않고 출력 레벨을 일정히 유지할 수 있는 집적회로를 제공함에 있다.
이하 본 고안을 첨부도면을 참조하여 상세히 설명한다.
제2도는 본 고안에 따른 입력 신호의 변동에 따른 출력레벨 조절 집적회로의 블럭도로서 입력신호가 입력단자(12)로 입력되면 증폭회로(6)는 이 입력신호를 증폭하여 출력하고 이 출력은 비교회로(7)로 입력되어 규정된 출력 레벨인가를 비교한다.
만약 규정된 출력레벨이면 상기 출력을 출력단자(13)로 출력하고 스위칭회로 (8)의 작동을 중지시킨다.
그러나 증폭회로(6)의 출력레벨이 규정된 값을 초과하는 레벨일때는 비교회로 (7)는 이를 비교 검출하고 스위칭회로(8)를 작동시킴으로써 전류동기회로(9)를 구동시키는 신호를 상기 스위칭회로(8)로부터 출력시킨다.
따라서 전류동기 회로(9)는 증폭회로(6)의 입력레벨을 낮추어서 증폭회로(6)의 입력신호의 증폭을 감쇄시킨다.
상기와 같은 작동을 반복함으로써 출력단자(13)에는 규정된 출력레벨의 출력신호가 출력되게 된다.
따라서 본 고안은 증폭회로(6)와 전류동기회로(9)로 구성된 이득조절 증폭회로 (10)와 비교회로(7)와 스위칭회로(8)로 구성된 이득조절 검파회로(11)로 구성된 것이 특징이다.
제3도는 제2도의 본 고안에 따른 집적회로의 블럭도를 구체화 한 일 실시예의 회로도이다.
도면중 트랜지스터 Q1-Q15와, 저항 R1-R18및 다이오우드 D3, D4로 구성된 부분이 제2도의 증폭회로(6)에 대응하며, 트랜지스터 Q28-Q33과 저항 R30-R38및 다이오우드 D8, D9으로 구성된 부분이 제2도의 비교회로(7)에 대응하고, 트랜지스터 Q25-Q27과 다이오우드 D6, D7및 저항 R40-R44로 구성된 부분이 제2도의 스위칭회로(8)에 대응되며, 다이오우드 D1, D2, 트랜지스터 Q40, 저항 R24로 구성된 부분이 제2도의 전류동기 회로에 대응된다.
이하 제3도의 회로도의 작동을 상세히 설명한다.
입력신호가 입력단자(12)로 입력되면 저항 R1을 통해 트랜지스터 Q1, Q2및 Q3, Q6으로 구성된 차동증폭기의 트랜지스터 Q1의 베이스로 입력되는 한편 저항 R1, R7, R6을 통해 트랜지스터 Q6의 베이스로 입력된다.
여기서 트랜지스터 Q4및 Q5와 저항 R4, R5로 구성되는 정전류회로는 상기 차동증폭기의 능동 부하로 작동을 하며, 트랜지스터 Q13-Q15및 저항 R10-R11, R13,R4도 또한 상기 차동증폭기의 에미터측 정전류 회로의 기능을 한다.
또한 트랜지스터 Q9-Q11및 저항 R14-R15와 R17로 구성된 부분 또한 정전류 회로를 구성하며, 트랜지스터 Q8및 Q7의 직류증폭기의 능동부하로 작용하게 된다.
한편 저항 R8, R9, R16과 다이오우드 D3, D4로 구성된 부분은 상기 트랜지스터 Q8및 Q7의 바이어스설정회로이다.
따라서 입력단자(12)로 입력되는 입력신호는 상기 트랜지스터 Q1, Q2와 트랜지스터 Q3, Q6으로 구성되는 차동증폭기에 의해 증폭되고, 증폭된 출력은 트랜지스터 Q16의 베이스로 입력된다.
트랜지스터 Q16의 에미터측은 정전류원(I)에 접속되고, 이 정전류원(I)이 능동부하로 작용된다.
따라서 트랜지스터 Q16과 정전류원(I)으로 구성되는 에미터 폴러워에 의해 전력 증폭되고 트랜지스터Q16의 에미터 및 캐패시터 C1을 통해 비교회로(7)의 트랜지스터 Q29로 저항 R37을 통해 이 트랜지스터의 베이스에 인가된다.
상기의 비교회로(7)는 트랜지스터 Q30및 Q31로 구성된 차동증폭기와 저항 R30-R34, 다이오우드 D8,D9및 트랜지스터 Q33으로 구성된 기준전압 발생회로로 구성되며, 트랜지스터 Q28및 Q29와 저항 R35은 레벨쉬프트 회로이다.
따라서 비교회로(7)로 입력된 상기 증폭회로(6)에서 증폭되어 출력되는 신호는 비교회로(7)에서 상기기준전압 발생회로의 규정된 기준전압과 비교 된다.
만약 상기 증폭회로(6)에서 증폭된 출력전압이 상기 규정된 기준전압보다 높다면 상기 트랜지스터 Q30과 Q31로 구성된 차동증폭기에 의해 트랜지스터 Q30의 콜랙터에 콘전류가 흐르게 된다.
그러므로 스위칭회로(8)의 저항 R40과 R41및 트랜지스터 Q26,Q27로 구성된 정 전류회로에 의해 트랜지스터 Q26의 콜랙터에도 큰 전류가 흐르고 다이오우드 D6, D7및 저항 R44의 전압강하로 트랜지스터Q25의 에미터 저항 R43에는 상기 전류변동에 대응하는 전압이 증폭되어 출력되고 이 출력전압은 저항R24를 통해 트랜지스터 Q40의 베이스로 입력되므로서 전류동기회로(9)의 트랜지스터 Q40는 도통되게 된다.
따라서 다이오우드 D1, D2에는 전류가 흘러 증폭회로(6)의 트랜지스터 Q2,및 Q3의 베이스에 입력되는 전류가 감소되고, 상기 트랜지스터 Q2및 Q3의 베이스의 신호레벨이 작아지고, 이 증폭기의 출력 또한 감소되게 된다.
그러나 상기 비교회로(7)에 입력되는 증폭회로(6)의 출력이 저항 R30-R34, 다이오우드 D8, D9및 트랜지스터 O33이로 구성되는 기준전압 발생회로의 기준전압레벨보다 작아진다면 트랜지스터 Q30은 오프상태가 되고, 따라서 트랜지스터 O27,Q26및 Q25는 오프상태가 되므로서 트랜지스터 Q40또한 오프상태가 되므로 다이오우드 D1, D2를 통해 흘러나가는 전류는 없고 트랜지스터 Q2, Q3의 베이스 신호 레벨의 변동은 없이 증폭회로(6)의 출력이 출력단자(13)를 통해 출력하게 된다.
제4도는 본 고안에 따른 집적회로의 입력주파수와 증폭이득의 특성도이며, 제5도는 입력레벨에 대한 증폭이득의 특성도이다.
그러므로 전류동기회로(9)의 궤환신호에 의해 증폭회로(6)의 입력신호의 레벨이 자동적으로 조절되고 일정한 출력레벨의 값을 출력단자(13)로 출력할 수 있게 된다.
따라서 본 고안의 집적회로는 피이크치형 자동 이득조절이 되므로 입력레벨이 변동해도 언제나 정해진 일정한 출력 레벨을 유지하며, 텔레비죤 수상기와 VTR의 휘도 신호계에 자동이득 조절회로로서 사용될수 있으며, 넓은 범위의 입력 신호레벨에서도 (2mV-100mV) 일정한 출력레벨을 유지할 수 있고, 넓은 입력주파수(5KHz-5MHz)의 범위에서도 일정의 증폭이득을 얻을 수 있는 이점이 있게 된다.

Claims (2)

  1. 입력신호의 변동에 따라 출력신호의 레벨을 일정히 유지하는 집적회로에 있어서, 입력신호를 증폭하는 차동 증폭기로 구성된 증폭회로(6)와 이 증폭회로의 출력을 입력하여 기준전압 발생회로의 기준 전압 레벨과 비교하는 비교회로(7)와 상기 입력 레벨이 규정된 레벨보다 클 때는 비교 회로(7)의 출력 신호에 의해 스위칭 작용을 하는 스위칭회로(8)와 이 스위칭회로(8)의 출력 신호에 의해 상기 증폭회로의 입력신호 레벨을 조절하는 전류동기회로(9)로 구성된 것을 특징으로 하는 자동 이득조절증폭 집적회로.
  2. 제1항에 있어서, 전류동기회로(9)가 다이오우드(D1, D2)를 병렬 접속하고 트랜지스터(Q2, Q3)의 베이스에 각각 접속되며, 트랜지스터(Q40)의 스위칭에 의해 작동됨을 특징으로 하는 회로.
KR2019850009081U 1985-07-19 1985-07-19 자동이득조절 증폭 집적회로 KR880000365Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850009081U KR880000365Y1 (ko) 1985-07-19 1985-07-19 자동이득조절 증폭 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850009081U KR880000365Y1 (ko) 1985-07-19 1985-07-19 자동이득조절 증폭 집적회로

Publications (2)

Publication Number Publication Date
KR870003040U KR870003040U (ko) 1987-03-19
KR880000365Y1 true KR880000365Y1 (ko) 1988-03-10

Family

ID=19243965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850009081U KR880000365Y1 (ko) 1985-07-19 1985-07-19 자동이득조절 증폭 집적회로

Country Status (1)

Country Link
KR (1) KR880000365Y1 (ko)

Also Published As

Publication number Publication date
KR870003040U (ko) 1987-03-19

Similar Documents

Publication Publication Date Title
US5751142A (en) Reference voltage supply circuit and voltage feedback circuit
US6407537B2 (en) Voltage regulator provided with a current limiter
US4327319A (en) Active power supply ripple filter
US3939399A (en) Power circuit with shunt transistor
US4442408A (en) Differential amplifier with auto bias adjust
JPS6136407B2 (ko)
KR100269007B1 (ko) 증폭회로
US20050179496A1 (en) Operational amplifier
US4645945A (en) Switching control circuit for a power transistor
US5059921A (en) Amplifier having two operating modes
US7480463B2 (en) LED drive circuit
US6118263A (en) Current generator circuitry with zero-current shutdown state
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
KR880000365Y1 (ko) 자동이득조절 증폭 집적회로
US5099139A (en) Voltage-current converting circuit having an output switching function
US6218906B1 (en) Amplifier circuit
US20010009389A1 (en) Operational amplifier designed to have increased output range
JP2697010B2 (ja) 定電圧装置
JPH05175747A (ja) 高出力fet増幅器
KR19990047967A (ko) 바이어스 안정화 회로
KR880002752Y1 (ko) 음방향 피크검출 자동 입력 조절기를 내장한 저전압 증폭기
US6225839B1 (en) Buffer circuit
KR930008346Y1 (ko) 제어범위를 확장시킨 자동이득 제어회로
KR940003612Y1 (ko) 오디오증폭기의 출력전압 안정화회로
KR830001898B1 (ko) 전류원 트랜지스터 제어용 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000215

Year of fee payment: 13

EXPY Expiration of term