KR940005773Y1 - 전류제어 연산증폭회로 - Google Patents

전류제어 연산증폭회로 Download PDF

Info

Publication number
KR940005773Y1
KR940005773Y1 KR2019910022701U KR910022701U KR940005773Y1 KR 940005773 Y1 KR940005773 Y1 KR 940005773Y1 KR 2019910022701 U KR2019910022701 U KR 2019910022701U KR 910022701 U KR910022701 U KR 910022701U KR 940005773 Y1 KR940005773 Y1 KR 940005773Y1
Authority
KR
South Korea
Prior art keywords
output
current
voltage
differential amplifier
output voltage
Prior art date
Application number
KR2019910022701U
Other languages
English (en)
Other versions
KR930016648U (ko
Inventor
김상설
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR2019910022701U priority Critical patent/KR940005773Y1/ko
Publication of KR930016648U publication Critical patent/KR930016648U/ko
Application granted granted Critical
Publication of KR940005773Y1 publication Critical patent/KR940005773Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H03F1/0255—Stepped control by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

전류제어 연산증폭회로
제1도는 전류제어 연산증폭회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 차동증폭부 20 : 전류미러
30 : 출력전압 발생부 40 : 바이어스부
Q1-Q21 : 트랜지스터 R1-R9 : 저항
C1, C2 : 콘덴서
본 고안은 연산증폭기의 전류 제어기술을 관한 것으로, 특히 전원단자전압이 매우 낮은 조건에서도 귀환되는 량을 전류로 제어하는데 적당하도록한 전류제어 연산증폭회로에 관한 것이다.
일반적인 연산증폭기는 동작전압이 3〔V〕이상일때는 증폭기로서 사용하는데 별다른 문제점이 없으나 동작전압이 1.2〔V〕인 경우에는 동작하지 못한다.
왜냐하면, 일반적으로 연산증폭기 회로는 이득이 큰 증폭단으로 구성하여 그 출력이 다시 입력으로 귀환되도록 구성되어 있는 바, 그 귀환되는 양을 전압으로 제어하기 위해서는 최소한 2VBE(≒1.4V) 이상의 동작전압을 요구하게 된다.(cf VBE≒0.7V)
이와 같은 이유로 인하여 종래의 연산 증폭기에 있어서는 사용되는 범위가 극히 제한적일 수 밖에 없는 결함을 내포하고 있었다.
본 고안은 이와같은 종래의 결함을 해결하기 위하여 소정 레벨 이하의 낮은 구동전압(1.2V)에서도 동작하는 연산증폭회로를 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
첨부한 도면은 본 고안의 전류제어 연산증폭회로도로서 이에 도시한 바와 같이, 트렌지스터(Q1,Q2)로 구성되어 입력전압(Vi)과 출력단으로 부터 귀환되는 출력전압(Vo)을 공급받아 차동증폭하는 제1차동증폭단과, 트랜지스터(Q5,Q6)로 구성되어 상기 제1차동증폭단 트랜지스터(Q1), (Q2)의 콜렉터출력전압을 공급받아 차동증폭하는 제2차동증폭단으로 이루어져 입력전압(Vi)을 2단 차동증폭하는 차동증폭부(10)와, 상기 차동증폭부(10)의 제2차동증폭단을 구성하는 트랜지스터(Q5), (Q6)의 콜렉터출력전류를 공급받아 그 제2차동증폭단과 전류미러로 작용하는 전류미러(20)와, 상기 전류미러(20)의 출력전류를 베이스 구동전류로 공급받아 그에 상응되는 출력전압(Vo)을 생성함과 아울러, 그 출력전압(Vo)을 상기 차동증폭부(10)측으로 귀환시켜 상기 제2차동증폭단의 출력이 전류제어되게 하는 출력전압 발생부(30)와, 상기 출력전압 발생부(30)의 출력전압(Vo)에 상응하는 바이어스 전압을 생성하는 바이어스부(40)로 구성한 것으로, 이와 같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
입력전압(Vi)에 따라 차동증폭부(10)의 출력전압이 결정되어 그 출력전압이 전류미러(20)에 공급되고, 상기 전류미러(20)는 입력전류에 상응하는 전류를 생성하여 이를 출력전압발생부(30)에 공급하게 되며, 상기 출력 전압발생부(30)는 입력되는 바이어스전류에 상응하는 출력전압(Vo)을 상기 차동증폭부(10)로 귀환시킴과 아울러 그 출력전압(Vo)을 바이어스부(40)의 입력전압으로 공급한다.
예로써, 입력전압(Vi)이 이전에 비하여 절반으로 감소되면, 트랜지스터(Q1)의 콜렉터 전류가 절반으로 감소되는 반면 그 콜렉터전압은 2배로 증가되고, 이에따라 2째단 차동증폭 트랜지스터(Q6)의 베이스에 공급되는 전압이 2배로 증가되므로 그 트랜지스터(Q6)에 흐르는 전류의 량은 2배로 증가된다.
이로인하여 상기 트랜지스터(Q6)와 전류미러를 구성하는 트랜지스터(Q11,Q12)에도 그 트랜지스터(Q6)에 상응되는 2배의 전류가 흘러 결국, 트랜지스터(Q15)의 베이스에 2배의 바이어스 전류가 공급되므로 그 트랜지스터(Q15)의 콜렉터 전압 즉, 출력전압(Vo)도 절반으로 떨어지게된다.
이에따라 트랜지스터(Q2)의 베이스에 귀환되는 전압도 절반으로 떨어지게 되므로 그 트랜지스터(Q2)의 콜렉터 전류가 절반으로 감소되는 반면, 출력전압은 2배가 되며, 이로인하여 트랜지스터(Q5)를 통해 출력되는 전류도 2배가 되므로 그 트랜지스터(Q5)와 전류미러를 구성하는 트랜지스터(Q8),(Q10)에도 그에 상응되는 2배의 전류가 흐르게 되고, 이 결과 트랜지스터(Q13)와 트랜지스터(Q9)에는 공히 이전에 비하여 2배의 전류가 흐르게 되므로 상기 출력전압(Vo)은 상기 입력전압(Vi)이 변하지 않는한 계속 절반으로 감소된 출력전압(Vo)을 안정되게 공급하게 된다.
결국, 출력전압이 1/2로 떨어져도(평상시 2VBE에서 VBE(≒0.7V)) 상기의 설명에서와 같은 동작 원리에 의하여 전체적인 회로의 동작이 계속 유지되고, 전류귀환 작용이 아무런 이상없이 이루어져 입력전압(Vi)을 안정상태로 완충증폭하여 출력할 수 있게 된다.
이상에서 상세히 설명한 바와같이 본 고안은 2단 차동증폭 및 전류미러를 이용하여 전류귀환 방식을 채택하므로써 전원단지전압이 최소한 VBE가 유지되는 조건에서도 안정된 증폭작용을 수행할 수 있어 이 회로가 적용되는 제품의 상품 경쟁력을 한층 상승시킬 수 있는 효과가 있다.

Claims (1)

  1. 트랜지스터(Q1,Q2)로 구성되어 입력전압(Vi)과 출력단으로 부터 귀환되는 출력전압(Vo)을 공급받아 차동증폭하는 제1차동증폭단과, 트랜지스터(Q5,Q6)로 구성되어 상기 제1차동증폭단 트랜지스터(Q1),(Q2)의 콜렉터출력전압을 공급받아 차동증폭하는 제2차동 증폭단으로 이루어져 입력전압(V1)을 2단 차동증폭하는 차동증폭부(10)와, 상기 차동증폭부(10)의 제2차동증폭단을 구성하는 트랜지스터(Q5),(Q6)의 콜렉터출력전류를 공급받아 그 제2차동증폭단과 전류미러로 작용하는 전류미러(20)와, 상기 전류미러(20)의 출력전류를 베이스 구동전류로 공급받아 그에 상응되는 출력전압(Vo)을 생성함과 아울러, 그 출력전압(Vo)을 상기 차동증폭부(10)측으로 귀환시켜 상기 제2차동증폭단의 출력이 전류제어되게 하는 출력전압 발생부(30)와, 상기 출력전압 발생부(30)의 출력전압(Vo)에 상응하는 바이어스 전압을 생성하는 바이어스부(40)로 구성한 것을 특징으로하는 전류제어 연산증폭회로.
KR2019910022701U 1991-12-18 1991-12-18 전류제어 연산증폭회로 KR940005773Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022701U KR940005773Y1 (ko) 1991-12-18 1991-12-18 전류제어 연산증폭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022701U KR940005773Y1 (ko) 1991-12-18 1991-12-18 전류제어 연산증폭회로

Publications (2)

Publication Number Publication Date
KR930016648U KR930016648U (ko) 1993-07-29
KR940005773Y1 true KR940005773Y1 (ko) 1994-08-24

Family

ID=19324600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022701U KR940005773Y1 (ko) 1991-12-18 1991-12-18 전류제어 연산증폭회로

Country Status (1)

Country Link
KR (1) KR940005773Y1 (ko)

Also Published As

Publication number Publication date
KR930016648U (ko) 1993-07-29

Similar Documents

Publication Publication Date Title
JP2689708B2 (ja) バイアス電流制御回路
US5451909A (en) Feedback amplifier for regulated cascode gain enhancement
US5179355A (en) Slew control in current feedback amplifiers
US4437023A (en) Current mirror source circuitry
US5365161A (en) Stabilized voltage supply
US5847556A (en) Precision current source
US5157322A (en) PNP transistor base drive compensation circuit
US5483196A (en) Amplifier architecture and application thereof to a band-gap voltage generator
GB1503238A (en) Pushpull amplifier
US5294893A (en) Differential output amplifier input stage with rail-to-rail common mode input range
JP3479108B2 (ja) 高電力供給排除比を持つ対称的なバイポーラバイアス電流源
KR100222009B1 (ko) 두가지 동작 모드를 갖는 증폭기
KR920010237B1 (ko) 증폭회로
US5140280A (en) Rail-to-rail output stage of an operational amplifier
EP0706263B1 (en) Comparator circuit operating on variable current
US6194966B1 (en) Cmos class ab operational amplifier operating from a single 1.5v cell
KR940005773Y1 (ko) 전류제어 연산증폭회로
US6366169B1 (en) Fast rail-to-rail class AB output stage having stable output bias current and linear performance
EP1014567A2 (en) Improvements in or relating to an operational amplifier
KR0141591B1 (ko) 증폭장치
US5440273A (en) Rail-to-rail gain stage of an amplifier
US5412345A (en) Amplifier arrangement having a relatively stable reference potential
US4990863A (en) Amplifier output stage
US4499432A (en) Low voltage op amp bias optimizer
US5311147A (en) High impedance output driver stage and method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee