JP3479108B2 - 高電力供給排除比を持つ対称的なバイポーラバイアス電流源 - Google Patents
高電力供給排除比を持つ対称的なバイポーラバイアス電流源Info
- Publication number
- JP3479108B2 JP3479108B2 JP28702693A JP28702693A JP3479108B2 JP 3479108 B2 JP3479108 B2 JP 3479108B2 JP 28702693 A JP28702693 A JP 28702693A JP 28702693 A JP28702693 A JP 28702693A JP 3479108 B2 JP3479108 B2 JP 3479108B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- positive
- negative
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般にトランジスタ回
路を使用した電子信号処理の技術、特に高電力供給排除
比（ＰＳＲＲ）および安定した開始動作を有するトラン
ジスタ増幅器用のシングルエンドまたは対称的なバイポ
ーラバイアス電流源に関する。
路を使用した電子信号処理の技術、特に高電力供給排除
比（ＰＳＲＲ）および安定した開始動作を有するトラン
ジスタ増幅器用のシングルエンドまたは対称的なバイポ
ーラバイアス電流源に関する。
【０００２】
【従来の技術】集積回路アナログトランジスタ増幅器を
使用した既に開発されたアナログデジタル変換器（ＡＤ
Ｃ）およびその他の装置の明細は徐々に厳しくなってい
る。非常に小さい信号および広いダイナミック範囲の適
用に対する増幅器は、対応的に高いＰＳＲＲおよびスタ
ート期間中安定した状態を持つバイアス電流源を必要と
する。
使用した既に開発されたアナログデジタル変換器（ＡＤ
Ｃ）およびその他の装置の明細は徐々に厳しくなってい
る。非常に小さい信号および広いダイナミック範囲の適
用に対する増幅器は、対応的に高いＰＳＲＲおよびスタ
ート期間中安定した状態を持つバイアス電流源を必要と
する。
【０００３】本発明が関連する装置の一例は、Ｒ．Ｇos
ser 氏による米国特許第 4,970,470号明細書（“DC-COU
PLED TRANSIMPEDANCE AMPLIFIER ”1990年11月13日出
願）に記載されている。装置は対称的なバイアス電流を
必要とする対称的なバイポーラ（正および負）プッシュ
・プル段を有する電流フィードバック増幅器である。Ｇ
osser 氏によって示されたような増幅器はいくつかの適
用に対して適しているが、将来的な技術の高度の要求を
満足するのに許容不可能に低い−60ｄｂ程度のＰＳＲＲ
を有する。
ser 氏による米国特許第 4,970,470号明細書（“DC-COU
PLED TRANSIMPEDANCE AMPLIFIER ”1990年11月13日出
願）に記載されている。装置は対称的なバイアス電流を
必要とする対称的なバイポーラ（正および負）プッシュ
・プル段を有する電流フィードバック増幅器である。Ｇ
osser 氏によって示されたような増幅器はいくつかの適
用に対して適しているが、将来的な技術の高度の要求を
満足するのに許容不可能に低い−60ｄｂ程度のＰＳＲＲ
を有する。
【０００４】Ｇosser 氏の増幅器における対称的なバイ
ポーラバイアス電流は、図１に示されており、高度に安
定した基準電圧ＶＲＥＦの電圧降下をするバンドギャッ
プ基準ソース12を含む主バイアス回路10によって供給さ
れる。ソース12はＮＰＮバイポーラ抵抗16のコレクタに
抵抗14を通って接続された正の端子12ａおよびトランジ
スタ16のエミッタに抵抗18を通して接続された負の端子
12ｂを有する。正の端子12ａはまたトランジスタ16のベ
ースに接続されている。
ポーラバイアス電流は、図１に示されており、高度に安
定した基準電圧ＶＲＥＦの電圧降下をするバンドギャッ
プ基準ソース12を含む主バイアス回路10によって供給さ
れる。ソース12はＮＰＮバイポーラ抵抗16のコレクタに
抵抗14を通って接続された正の端子12ａおよびトランジ
スタ16のエミッタに抵抗18を通して接続された負の端子
12ｂを有する。正の端子12ａはまたトランジスタ16のベ
ースに接続されている。
【０００５】正の電流ミラー20は、ダーリントン（Darl
ington）複合トランジスタ構造で接続されたＰＮＰトラ
ンジスタ22およびＮＰＮトランジスタ24を含み、トラン
ジスタ24のエミッタはトランジスタ22のベースに接続さ
れ、トランジスタ24のコレクタはトランジスタ22のエミ
ッタに接続されている。トランジスタ22のコレクタはト
ランジスタ16のコレクタに接続され、一方トランジスタ
22のエミッタは抵抗26を通して正の電圧源＋ＶＤＤに接
続されている。
ington）複合トランジスタ構造で接続されたＰＮＰトラ
ンジスタ22およびＮＰＮトランジスタ24を含み、トラン
ジスタ24のエミッタはトランジスタ22のベースに接続さ
れ、トランジスタ24のコレクタはトランジスタ22のエミ
ッタに接続されている。トランジスタ22のコレクタはト
ランジスタ16のコレクタに接続され、一方トランジスタ
22のエミッタは抵抗26を通して正の電圧源＋ＶＤＤに接
続されている。
【０００６】トランジスタ22のコレクタはまたＰＮＰト
ランジスタ28のベースに接続され、そのコレクタは負の
電圧源−ＶＥＥに接続され、そのエミッタはトランジス
タ24のベースに接続されている。トランジスタ24のベー
スはさらに抵抗30を通して電圧源＋ＶＤＤに、またＮＰ
Ｎトランジスタ32のベースに接続されている。電圧源＋
ＶＤＤおよび−ＶＥＥは接地に関して大きさが等しく、
極性が反対である。
ランジスタ28のベースに接続され、そのコレクタは負の
電圧源−ＶＥＥに接続され、そのエミッタはトランジス
タ24のベースに接続されている。トランジスタ24のベー
スはさらに抵抗30を通して電圧源＋ＶＤＤに、またＮＰ
Ｎトランジスタ32のベースに接続されている。電圧源＋
ＶＤＤおよび−ＶＥＥは接地に関して大きさが等しく、
極性が反対である。
【０００７】トランジスタ32はダーリントン構造でＰＮ
Ｐトランジスタ34に接続され、トランジスタ32のエミッ
タはトランジスタ34のベースに接続され、トランジスタ
32のコレクタはトランジスタ34のエミッタに接続されて
いる。トランジスタ34のエミッタは、抵抗36通して電圧
源＋ＶＤＤに接続され、一方トランジスタ34のコレクタ
はＧosser 氏の装置のプッシュ・プル増幅器段をシンボ
ル的に表す抵抗負荷38の正の端子に接続されている。
Ｐトランジスタ34に接続され、トランジスタ32のエミッ
タはトランジスタ34のベースに接続され、トランジスタ
32のコレクタはトランジスタ34のエミッタに接続されて
いる。トランジスタ34のエミッタは、抵抗36通して電圧
源＋ＶＤＤに接続され、一方トランジスタ34のコレクタ
はＧosser 氏の装置のプッシュ・プル増幅器段をシンボ
ル的に表す抵抗負荷38の正の端子に接続されている。
【０００８】負の電流ミラー40は、ダーリントン構造で
接続されたＮＰＮトランジスタ42およびＰＮＰトランジ
スタ44を含み、トランジスタ44のエミッタはトランジス
タ42のベースに接続され、トランジスタ44のコレクタは
トランジスタ42のエミッタに接続されている。トランジ
スタ42のコレクタはソース12の負の端子12ｂに接続さ
れ、一方トランジスタ42のエミッタは抵抗46を通して電
圧源−ＶＥＥに接続されている。
接続されたＮＰＮトランジスタ42およびＰＮＰトランジ
スタ44を含み、トランジスタ44のエミッタはトランジス
タ42のベースに接続され、トランジスタ44のコレクタは
トランジスタ42のエミッタに接続されている。トランジ
スタ42のコレクタはソース12の負の端子12ｂに接続さ
れ、一方トランジスタ42のエミッタは抵抗46を通して電
圧源−ＶＥＥに接続されている。
【０００９】トランジスタ42のコレクタはまたＮＰＮト
ランジスタ48のベースに接続され、そのコレクタは電圧
源＋ＶＤＤに接続され、そのエミッタはトランジスタ44
のベースに接続される。トランジスタ44のベースはさら
に抵抗50を通して電圧源−ＶＥＥに、またＰＮＰトラン
ジスタ52のベースに接続されている。
ランジスタ48のベースに接続され、そのコレクタは電圧
源＋ＶＤＤに接続され、そのエミッタはトランジスタ44
のベースに接続される。トランジスタ44のベースはさら
に抵抗50を通して電圧源−ＶＥＥに、またＰＮＰトラン
ジスタ52のベースに接続されている。
【００１０】トランジスタ52はダーリントン構造中のＮ
ＰＮトランジスタ54に接続され、トランジスタ52のエミ
ッタはトランジスタ54のベースに接続され、トランジス
タ52のコレクタはトランジスタ54のエミッタに接続され
ている。トランジスタ54のエミッタは抵抗56を通して電
圧源−ＶＥＥに接続され、一方トランジスタ54のコレク
タは負荷38の負の端部に接続されている。
ＰＮトランジスタ54に接続され、トランジスタ52のエミ
ッタはトランジスタ54のベースに接続され、トランジス
タ52のコレクタはトランジスタ54のエミッタに接続され
ている。トランジスタ54のエミッタは抵抗56を通して電
圧源−ＶＥＥに接続され、一方トランジスタ54のコレク
タは負荷38の負の端部に接続されている。
【００１１】抵抗58はトランジスタ24および44のエミッ
タ間に接続され、一方抵抗60はトランジスタ32および52
のエミッタ間に接続されている。抵抗58および60の抵抗
値は、抵抗58および60がトランジスタ24，44および32，
52用の一定の電流源に近似するように十分に高いように
選択される。
タ間に接続され、一方抵抗60はトランジスタ32および52
のエミッタ間に接続されている。抵抗58および60の抵抗
値は、抵抗58および60がトランジスタ24，44および32，
52用の一定の電流源に近似するように十分に高いように
選択される。
【００１２】トランジスタ24のベースの電圧は、トラン
ジスタ28のベース・エミッタ降下（Ｖｂｅに等しい）の
ためにトランジスタ22のコレクタにおける電圧より１つ
の順方向バイアスされたダイオード降下Ｖｂｅだけ上で
ある。トランジスタ24のエミッタにおける電圧およびそ
れによってトランジスタ22のベースにおける電圧はトラ
ンジスタ24のベースにおける電圧より１つのダイオード
降下だけ下である。これら２つのダイオード降下は、ト
ランジスタ22のベースにおける電圧がそのコレクタにお
ける電圧に等しいように相殺し合う。
ジスタ28のベース・エミッタ降下（Ｖｂｅに等しい）の
ためにトランジスタ22のコレクタにおける電圧より１つ
の順方向バイアスされたダイオード降下Ｖｂｅだけ上で
ある。トランジスタ24のエミッタにおける電圧およびそ
れによってトランジスタ22のベースにおける電圧はトラ
ンジスタ24のベースにおける電圧より１つのダイオード
降下だけ下である。これら２つのダイオード降下は、ト
ランジスタ22のベースにおける電圧がそのコレクタにお
ける電圧に等しいように相殺し合う。
【００１３】トランジスタ22および24のダーリントン構
造は、既知の方法でトランジスタ22に存在するこれらの
電流変調を相殺する。トランジスタ24および28は、トラ
ンジスタ22，24および28の組合せがダイオードに電気的
に等価であるようにトランジスタ22のベースおよびコレ
クタを効率的に一緒に接続する。
造は、既知の方法でトランジスタ22に存在するこれらの
電流変調を相殺する。トランジスタ24および28は、トラ
ンジスタ22，24および28の組合せがダイオードに電気的
に等価であるようにトランジスタ22のベースおよびコレ
クタを効率的に一緒に接続する。
【００１４】抵抗18の両端の電圧は、基準電圧ＶＲＥＦ
マイナストランジスタ16のベース・エミッタ接続部にお
けるＶｂｅ降下に等しい。これはトランジスタ16のベー
ス電流を無視して基準電流ＩＲＥＦを抵抗18を通してト
ランジスタ16のコレクタに流し、そのエミッタから流出
させる。
マイナストランジスタ16のベース・エミッタ接続部にお
けるＶｂｅ降下に等しい。これはトランジスタ16のベー
ス電流を無視して基準電流ＩＲＥＦを抵抗18を通してト
ランジスタ16のコレクタに流し、そのエミッタから流出
させる。
【００１５】バンドギャップ基準ソース12、トランジス
タ16および抵抗14および18は高い正確さおよび安定性を
持つ基準電流ＩＲＥＦを生成する基準電流発生器62を構
成する。トランジスタ28および48のベース電流を無視す
ると、基準電流ＩＲＥＦは正の電圧源＋ＶＤＤから抵抗
26、トランジスタ22，16および42並びに抵抗46を通って
負の電圧源−ＶＥＥに流れる。
タ16および抵抗14および18は高い正確さおよび安定性を
持つ基準電流ＩＲＥＦを生成する基準電流発生器62を構
成する。トランジスタ28および48のベース電流を無視す
ると、基準電流ＩＲＥＦは正の電圧源＋ＶＤＤから抵抗
26、トランジスタ22，16および42並びに抵抗46を通って
負の電圧源−ＶＥＥに流れる。
【００１６】抵抗22，24および28並びに抵抗26は、電流
ミラー20の入力部分20ａを構成する。トランジスタ22の
ダイオード接続のために、トランジスタ22のベース（お
よびコレクタ）電圧は、そこを流れる電流ＩＲＥＦに適
合するレベルを調節する。
ミラー20の入力部分20ａを構成する。トランジスタ22の
ダイオード接続のために、トランジスタ22のベース（お
よびコレクタ）電圧は、そこを流れる電流ＩＲＥＦに適
合するレベルを調節する。
【００１７】トランジスタ32，34および36は、電流ミラ
ー20の出力部分20ｂを構成する。トランジスタ24のベー
スは、トランジスタ34のベース電圧がトランジスタ22の
ベース電圧に等しいようにトランジスタ32のベースに接
続される。トランジスタ22，24，28，32，34および抵抗
26，36が整合すると仮定すると、電流ＩＢＩＡＳ＝ＩＲ
ＥＦがトランジスタ34を通って負荷38に流れる。これら
の素子が整合しない場合、基準電流ＩＲＥＦに対応する
がそれとは異なる電流ＩＢＩＡＳがトランジスタ34を通
って負荷38に流れる。
ー20の出力部分20ｂを構成する。トランジスタ24のベー
スは、トランジスタ34のベース電圧がトランジスタ22の
ベース電圧に等しいようにトランジスタ32のベースに接
続される。トランジスタ22，24，28，32，34および抵抗
26，36が整合すると仮定すると、電流ＩＢＩＡＳ＝ＩＲ
ＥＦがトランジスタ34を通って負荷38に流れる。これら
の素子が整合しない場合、基準電流ＩＲＥＦに対応する
がそれとは異なる電流ＩＢＩＡＳがトランジスタ34を通
って負荷38に流れる。
【００１８】電流ミラー20の入力部分20ａは、電圧源＋
ＶＤＤから発生器62に基準電流ＩＲＥＦを供給する電流
源として動作し、電流はバンドギャップ基準ソース12に
よって調整される。入力部分20ａはまた電圧源＋ＶＤＤ
から負荷38に基準電流（または対応した電流）をソース
する出力部分20ｂに基準電流ＩＲＥＦを反射する。
ＶＤＤから発生器62に基準電流ＩＲＥＦを供給する電流
源として動作し、電流はバンドギャップ基準ソース12に
よって調整される。入力部分20ａはまた電圧源＋ＶＤＤ
から負荷38に基準電流（または対応した電流）をソース
する出力部分20ｂに基準電流ＩＲＥＦを反射する。
【００１９】電流ミラー40の動作は、電流ミラー20のも
のと対称的である。入力部分40ａは発生器62から電圧源
−ＶＥＥに電流ＩＲＥＦを流し、電流ＩＲＥＦ（または
出力部分20ｂによって供給された電流に対応した電流）
を負荷38から電圧源−ＶＥＥに流す出力部分40ｂに電流
ＩＲＥＦを反射する。
のと対称的である。入力部分40ａは発生器62から電圧源
−ＶＥＥに電流ＩＲＥＦを流し、電流ＩＲＥＦ（または
出力部分20ｂによって供給された電流に対応した電流）
を負荷38から電圧源−ＶＥＥに流す出力部分40ｂに電流
ＩＲＥＦを反射する。
【００２０】出力部分20ｂおよび40ｂは各電流ミラー20
および40に対してそれぞれ１つづつ示されているが、そ
れらは破線64および66によってそれぞれ示されているよ
うに入力部分20ａおよび40ａに反射される１つ以上の付
加的な出力部分を設けるために同様に形成されてもよ
い。
および40に対してそれぞれ１つづつ示されているが、そ
れらは破線64および66によってそれぞれ示されているよ
うに入力部分20ａおよび40ａに反射される１つ以上の付
加的な出力部分を設けるために同様に形成されてもよ
い。
【００２１】発生器62並びに電流ミラー20および40の入
力部分20ａおよび40ａはそれぞれ図２に示されている。
上記のように、トランジスタ22および42のベースは図２
に示されているようにそのコレクタに接続され、ダイオ
ードと電気的に等価である。ダイオード接続されたトラ
ンジスタ22および42は非常に低い抵抗を有し、ＰＳＲＲ
は主に抵抗26，46，14および18の抵抗値によって決定さ
れる。
力部分20ａおよび40ａはそれぞれ図２に示されている。
上記のように、トランジスタ22および42のベースは図２
に示されているようにそのコレクタに接続され、ダイオ
ードと電気的に等価である。ダイオード接続されたトラ
ンジスタ22および42は非常に低い抵抗を有し、ＰＳＲＲ
は主に抵抗26，46，14および18の抵抗値によって決定さ
れる。
【００２２】
【発明が解決しようとする課題】Ｇosser 氏により示さ
れているように、これらの抵抗の抵抗値は低く、抵抗26
および46は 400Ωであり、抵抗18は 300Ωである。この
ために、電圧源＋ＶＤＤまたは−ＶＥＥのいずれかにお
ける振動がトランジスタ16のコレクタ・エミッタ電圧を
変調し、電流ＩＲＥＦにおいて対応的な変化を生じさせ
る。これは抵抗26，46および18の非常に低い抵抗のため
にトランジスタ16のコレクタおよびエミッタ電圧が供給
電圧＋ＶＤＤおよび−ＶＥＥに比較的緊密に追従し、そ
れによってＰＳＲＲが比較的低いためである。
れているように、これらの抵抗の抵抗値は低く、抵抗26
および46は 400Ωであり、抵抗18は 300Ωである。この
ために、電圧源＋ＶＤＤまたは−ＶＥＥのいずれかにお
ける振動がトランジスタ16のコレクタ・エミッタ電圧を
変調し、電流ＩＲＥＦにおいて対応的な変化を生じさせ
る。これは抵抗26，46および18の非常に低い抵抗のため
にトランジスタ16のコレクタおよびエミッタ電圧が供給
電圧＋ＶＤＤおよび−ＶＥＥに比較的緊密に追従し、そ
れによってＰＳＲＲが比較的低いためである。
【００２３】Ｇosser 氏のバイアス回路10に特有の別の
問題は、スタート期間中の状態が比較的不安定なことで
ある。バンドギャップ基準ソース12は、比較的高い値
（10ＫΩ）を有する抵抗14と直列に接続され、フィード
バックループにより制御されていない。ソース12の上端
または下端における電圧は最悪の場合において電圧源＋
ＶＤＤまたは−ＶＥＥにそれぞれラッチすることができ
る。これは、状況が是正されるまで回路10を動作不能に
する。
問題は、スタート期間中の状態が比較的不安定なことで
ある。バンドギャップ基準ソース12は、比較的高い値
（10ＫΩ）を有する抵抗14と直列に接続され、フィード
バックループにより制御されていない。ソース12の上端
または下端における電圧は最悪の場合において電圧源＋
ＶＤＤまたは−ＶＥＥにそれぞれラッチすることができ
る。これは、状況が是正されるまで回路10を動作不能に
する。
【００２４】
【課題を解決するための手段】本発明を実施した対称的
なバイポーラ（二重極性）バイアス電流源において、バ
ンドギャップ基準電圧源は高インピーダンスの定電流源
を通して正および負の電圧源にそれぞれ接続された正お
よび負の端子を有する。電圧源上の電圧供給の変化の効
果は、電流源の高いインピーダンスのために低く、従来
技術によって達成されたものより実質的に高い電力供給
排除比（ＰＳＲＲ）を提供する。
なバイポーラ（二重極性）バイアス電流源において、バ
ンドギャップ基準電圧源は高インピーダンスの定電流源
を通して正および負の電圧源にそれぞれ接続された正お
よび負の端子を有する。電圧源上の電圧供給の変化の効
果は、電流源の高いインピーダンスのために低く、従来
技術によって達成されたものより実質的に高い電力供給
排除比（ＰＳＲＲ）を提供する。
【００２５】電圧源によって生成された基準電圧は、２
つの等しい直列抵抗を通って、およびそれに対応した正
および負の出力電流を生成する電流ミラーを通って流れ
る基準電流に変換される。電圧源に対する電流源はまた
電流ミラーによって制御される。
つの等しい直列抵抗を通って、およびそれに対応した正
および負の出力電流を生成する電流ミラーを通って流れ
る基準電流に変換される。電圧源に対する電流源はまた
電流ミラーによって制御される。
【００２６】サーボ制御増幅器は、抵抗の接続部におけ
る電圧を感知し、端子における電圧を接地に関して対称
的に維持し、それによって電圧源がスタート期間中に電
圧供給の１つにラッチすることを阻止するために電圧源
の正または負のいずれかの端子における電圧を調節す
る。
る電圧を感知し、端子における電圧を接地に関して対称
的に維持し、それによって電圧源がスタート期間中に電
圧供給の１つにラッチすることを阻止するために電圧源
の正または負のいずれかの端子における電圧を調節す
る。
【００２７】対称的なバイポーラバイアス源としての実
施例が主に意図されているが、本発明はその代りとして
単一のバイアス電流を供給する単極構造を有することが
できる。この場合、電圧源の一端は接地または別の固定
された基準点に結合され、サーボ制御機能は不要であ
る。
施例が主に意図されているが、本発明はその代りとして
単一のバイアス電流を供給する単極構造を有することが
できる。この場合、電圧源の一端は接地または別の固定
された基準点に結合され、サーボ制御機能は不要であ
る。
【００２８】本発明のこれらおよび別の特徴および利点
は以下の詳細な説明および添付図面から当業者に明らか
になるであろう。なお、同じ参照符号は同じ素子を示
す。
は以下の詳細な説明および添付図面から当業者に明らか
になるであろう。なお、同じ参照符号は同じ素子を示
す。
【００２９】
【実施例】図３および図４には、本発明の１実施例の対
称的なバイポーラ（二重極性）バイアス電流源100 が示
されている。電源100 は負荷102 の正の部分に正のバイ
アス電流ＩＢＩＡＳを供給し、負荷102 の負の部分から
流出させ、この負荷102 は典型的に対称的なバイポーラ
プッシュ・プル増幅器である。負荷102 の詳細は本発明
の主題ではなく、詳細に説明しない。このバイアス電源
の適用例は、上記のＧosser 氏のトランスインピーダン
ス増幅器における主バイアス回路の代りであり、高いＰ
ＳＲＲおよび改良されたスタート動作を提供する。
称的なバイポーラ（二重極性）バイアス電流源100 が示
されている。電源100 は負荷102 の正の部分に正のバイ
アス電流ＩＢＩＡＳを供給し、負荷102 の負の部分から
流出させ、この負荷102 は典型的に対称的なバイポーラ
プッシュ・プル増幅器である。負荷102 の詳細は本発明
の主題ではなく、詳細に説明しない。このバイアス電源
の適用例は、上記のＧosser 氏のトランスインピーダン
ス増幅器における主バイアス回路の代りであり、高いＰ
ＳＲＲおよび改良されたスタート動作を提供する。
【００３０】この電源100 は、正および負の端子104 ａ
および104 ｂをそれぞれ有するバンドギャップ基準電圧
源104 を含む。電圧源104 は、端子104 ａおよび104 ｂ
間に正確な電圧降下ＶＲＥＦ＝1.23Ｖを提供するナショ
ナルセミコンダクタＬＭ113によって構成されていても
よい。もっとも、ＶＲＥＦは本発明の技術的範囲内で特
定の値に制限されるものではない。
および104 ｂをそれぞれ有するバンドギャップ基準電圧
源104 を含む。電圧源104 は、端子104 ａおよび104 ｂ
間に正確な電圧降下ＶＲＥＦ＝1.23Ｖを提供するナショ
ナルセミコンダクタＬＭ113によって構成されていても
よい。もっとも、ＶＲＥＦは本発明の技術的範囲内で特
定の値に制限されるものではない。
【００３１】電圧電流変換器106 は基準電圧ＶＲＥＦに
応答し、等しい抵抗を有する２つの直列接続された抵抗
108 および110 を通って流れる対応した基準電流ＩＲＥ
Ｆを生成する。変換器106 はさらに正のトランスコンダ
クタンス増幅器112 および負のトランスコンダクタンス
増幅器114 を含む。
応答し、等しい抵抗を有する２つの直列接続された抵抗
108 および110 を通って流れる対応した基準電流ＩＲＥ
Ｆを生成する。変換器106 はさらに正のトランスコンダ
クタンス増幅器112 および負のトランスコンダクタンス
増幅器114 を含む。
【００３２】増幅器112 は端子104 ａに接続されたベー
ス、接地に接続されたコレクタおよびＮＰＮトランジス
タ118 のベースに接続されたエミッタを有するＰＮＰト
ランジスタ116 を含む。ＰＮＰトランジスタ116 のベー
スはまた抵抗117 を通って正の電圧源＋ＶＤＤに接続さ
れている。トランジスタ118 のエミッタは、抵抗108の
上端に接続されている。
ス、接地に接続されたコレクタおよびＮＰＮトランジス
タ118 のベースに接続されたエミッタを有するＰＮＰト
ランジスタ116 を含む。ＰＮＰトランジスタ116 のベー
スはまた抵抗117 を通って正の電圧源＋ＶＤＤに接続さ
れている。トランジスタ118 のエミッタは、抵抗108の
上端に接続されている。
【００３３】増幅器114 は、端子104 ｂに接続されたベ
ース、接地に接続されたコレクタおよびＰＮＰトランジ
スタ122 のベースに接続されたエミッタを有するＮＰＮ
トランジスタ120 を含む。トランジスタ120 のエミッタ
はまた抵抗121 を通って負の電圧源−ＶＥＥに接続され
ている。トランジスタ122 のエミッタはまた抵抗110の
下端に接続されている。電圧源＋ＶＤＤおよび−ＶＥＥ
は接地に関して大きさが等しく、極性が反対である。
ース、接地に接続されたコレクタおよびＰＮＰトランジ
スタ122 のベースに接続されたエミッタを有するＮＰＮ
トランジスタ120 を含む。トランジスタ120 のエミッタ
はまた抵抗121 を通って負の電圧源−ＶＥＥに接続され
ている。トランジスタ122 のエミッタはまた抵抗110の
下端に接続されている。電圧源＋ＶＤＤおよび−ＶＥＥ
は接地に関して大きさが等しく、極性が反対である。
【００３４】抵抗108 および110 の電圧降下はＶＲＥＦ
に等しい。これはトランジスタ116，118 および120 ，1
22 がエミッタフォロアとして接続され、またそれらの
ベース・エミッタ接続部を横切るＶｂｅ降下が相殺し合
うためである。基準電圧ＶＲＥＦは、ＩＲＥＦ＝ＶＲＥ
Ｆ／（Ｒ108 ＋Ｒ110 ）に等しい抵抗108 および110を
通って基準電流ＩＲＥＦを流れさせ、ここにおいてＲ10
8 およびＲ110 は抵抗108 および110 の各抵抗値（等し
い）である。
に等しい。これはトランジスタ116，118 および120 ，1
22 がエミッタフォロアとして接続され、またそれらの
ベース・エミッタ接続部を横切るＶｂｅ降下が相殺し合
うためである。基準電圧ＶＲＥＦは、ＩＲＥＦ＝ＶＲＥ
Ｆ／（Ｒ108 ＋Ｒ110 ）に等しい抵抗108 および110を
通って基準電流ＩＲＥＦを流れさせ、ここにおいてＲ10
8 およびＲ110 は抵抗108 および110 の各抵抗値（等し
い）である。
【００３５】バイアス電源100 はさらに正の電流ミラー
124 および負の電流126 を含む。電流124 は、ダーリン
トン複合トランジスタ構造で接続されたＰＮＰトランジ
スタ128 およびＮＰＮトランジスタ130 を含み、トラン
ジスタ130 のエミッタはトランジスタ128 のベースに接
続され、トランジスタ130 のコレクタはトランジスタ12
8 のエミッタに接続されている。
124 および負の電流126 を含む。電流124 は、ダーリン
トン複合トランジスタ構造で接続されたＰＮＰトランジ
スタ128 およびＮＰＮトランジスタ130 を含み、トラン
ジスタ130 のエミッタはトランジスタ128 のベースに接
続され、トランジスタ130 のコレクタはトランジスタ12
8 のエミッタに接続されている。
【００３６】トランジスタ128 のコレクタは、抵抗132
およびダイオード接続されたＮＰＮトランジスタ134 を
通してトランジスタ118 のコレクタに接続され、一方ト
ランジスタ128 のエミッタは抵抗136 を通して電圧源＋
ＶＤＤに接続されている。キャパシタ138 はトランジス
タ128 のコレクタと電圧源＋ＶＤＤとの間に接続されて
いる。トランジスタ130 のエミッタはまた抵抗140 を通
してＰＮＰトランジスタ142 のエミッタに接続され、こ
のトランジスタ142 のコレクタは接地され、そのベース
はトランジスタ118 のコレクタに接続されている。トラ
ンジスタ142 は、トランジスタ128 および130 を含んで
いる複合トランジスタの一部分であり、それに一定のバ
イアス電流を供給する。
およびダイオード接続されたＮＰＮトランジスタ134 を
通してトランジスタ118 のコレクタに接続され、一方ト
ランジスタ128 のエミッタは抵抗136 を通して電圧源＋
ＶＤＤに接続されている。キャパシタ138 はトランジス
タ128 のコレクタと電圧源＋ＶＤＤとの間に接続されて
いる。トランジスタ130 のエミッタはまた抵抗140 を通
してＰＮＰトランジスタ142 のエミッタに接続され、こ
のトランジスタ142 のコレクタは接地され、そのベース
はトランジスタ118 のコレクタに接続されている。トラ
ンジスタ142 は、トランジスタ128 および130 を含んで
いる複合トランジスタの一部分であり、それに一定のバ
イアス電流を供給する。
【００３７】トランジスタ128 のコレクタはまたＰＮＰ
トランジスタ144 のベースに接続され、そのトランジス
タ144 のコレクタは接地され、エミッタはトランジスタ
130のベースに接続されている。トランジスタ130 のベ
ースはさらに抵抗146 を通して電圧源＋ＶＤＤに接続さ
れ、またＮＰＮトランジスタ148 のベースに接続されて
いる。
トランジスタ144 のベースに接続され、そのトランジス
タ144 のコレクタは接地され、エミッタはトランジスタ
130のベースに接続されている。トランジスタ130 のベ
ースはさらに抵抗146 を通して電圧源＋ＶＤＤに接続さ
れ、またＮＰＮトランジスタ148 のベースに接続されて
いる。
【００３８】トランジスタ148 はダーリントン構造でＰ
ＮＰトランジスタ150 に接続され、トランジスタ148 の
エミッタはトランジスタ150 のベースに接続され、トラ
ンジスタ148 のコレクタはトランジスタ150 のエミッタ
に接続されている。トランジスタ150 のエミッタは抵抗
152 を通して電圧源＋ＶＤＤに接続され、一方トランジ
スタ150 のコレクタは負荷102 の正の端部に接続されて
いる。
ＮＰトランジスタ150 に接続され、トランジスタ148 の
エミッタはトランジスタ150 のベースに接続され、トラ
ンジスタ148 のコレクタはトランジスタ150 のエミッタ
に接続されている。トランジスタ150 のエミッタは抵抗
152 を通して電圧源＋ＶＤＤに接続され、一方トランジ
スタ150 のコレクタは負荷102 の正の端部に接続されて
いる。
【００３９】トランジスタ148 のエミッタはさらに抵抗
154 通してＰＮＰトランジスタ156のエミッタに接続さ
れ、そのトランジスタ156 のコレクタは接地され、その
ベースはトランジスタ118 のコレクタに接続されてい
る。トランジスタ156 は、トランジスタ148 および150
を含む複合トランジスタの一部分であり、それに一定の
バイアス電流を供給する。
154 通してＰＮＰトランジスタ156のエミッタに接続さ
れ、そのトランジスタ156 のコレクタは接地され、その
ベースはトランジスタ118 のコレクタに接続されてい
る。トランジスタ156 は、トランジスタ148 および150
を含む複合トランジスタの一部分であり、それに一定の
バイアス電流を供給する。
【００４０】負の電流ミラー126 はダーリントン構造で
接続されたＮＰＮトランジスタ158およびＰＮＰトラン
ジスタ160 を含み、トランジスタ160 のエミッタはトラ
ンジスタ158 のベースに接続され、トランジスタ160 の
コレクタはトランジスタ158のエミッタに接続されてい
る。
接続されたＮＰＮトランジスタ158およびＰＮＰトラン
ジスタ160 を含み、トランジスタ160 のエミッタはトラ
ンジスタ158 のベースに接続され、トランジスタ160 の
コレクタはトランジスタ158のエミッタに接続されてい
る。
【００４１】トランジスタ158 のコレクタは抵抗162 お
よびダイオード接続されたＰＮＰトランジスタ164 通し
てトランジスタ122 のコレクタに接続され、一方トラン
ジスタ158 のエミッタは抵抗166 を通して電圧源−ＶＥ
Ｅに接続されている。キャパシタ168 はトランジスタ15
8 のコレクタと電圧源−ＶＥＥとの間に接続されてい
る。トランジスタ160 のエミッタはまた抵抗170 を通し
てＮＰＮトランジスタ172 のエミッタに接続され、トラ
ンジスタ172 のコレクタは接地され、そのベースはトラ
ンジスタ122 のコレクタに接続されている。トランジス
タ172 は、トランジスタ158 および160 を含む複合トラ
ンジスタの一部分であり、それに一定のバイアス電流を
供給する。
よびダイオード接続されたＰＮＰトランジスタ164 通し
てトランジスタ122 のコレクタに接続され、一方トラン
ジスタ158 のエミッタは抵抗166 を通して電圧源−ＶＥ
Ｅに接続されている。キャパシタ168 はトランジスタ15
8 のコレクタと電圧源−ＶＥＥとの間に接続されてい
る。トランジスタ160 のエミッタはまた抵抗170 を通し
てＮＰＮトランジスタ172 のエミッタに接続され、トラ
ンジスタ172 のコレクタは接地され、そのベースはトラ
ンジスタ122 のコレクタに接続されている。トランジス
タ172 は、トランジスタ158 および160 を含む複合トラ
ンジスタの一部分であり、それに一定のバイアス電流を
供給する。
【００４２】トランジスタ158 のコレクタはまたＮＰＮ
トランジスタ174 のベースに接続され、そのコレクタは
接地され、トランジスタ174 のエミッタはトランジスタ
160のベースに接続されている。トランジスタ160 のベ
ースはさらに抵抗176 を通して電圧源−ＶＥＥに、また
ＰＮＰトランジスタ178 のベースに接続されている。
トランジスタ174 のベースに接続され、そのコレクタは
接地され、トランジスタ174 のエミッタはトランジスタ
160のベースに接続されている。トランジスタ160 のベ
ースはさらに抵抗176 を通して電圧源−ＶＥＥに、また
ＰＮＰトランジスタ178 のベースに接続されている。
【００４３】トランジスタ178 はダーリントン構造でＮ
ＰＮトランジスタ180 に接続され、トランジスタ178 の
エミッタはトランジスタ180 のベースに接続され、トラ
ンジスタ178 のコレクタはトランジスタ180 のエミッタ
に接続されている。トランジスタ180 のエミッタは抵抗
182 通して電圧源−ＶＥＥに接続され、一方トランジス
タ180 のコレクタは負荷102 の負の端部に接続されてい
る。
ＰＮトランジスタ180 に接続され、トランジスタ178 の
エミッタはトランジスタ180 のベースに接続され、トラ
ンジスタ178 のコレクタはトランジスタ180 のエミッタ
に接続されている。トランジスタ180 のエミッタは抵抗
182 通して電圧源−ＶＥＥに接続され、一方トランジス
タ180 のコレクタは負荷102 の負の端部に接続されてい
る。
【００４４】トランジスタ178 のエミッタはさらに抵抗
184 を通してＮＰＮトランジスタ186 のエミッタに接続
され、トランジスタ186 のコレクタは接地され、そのベ
ースはトランジスタ122 のコレクタに接続されている。
トランジスタ186 はトランジスタ178 および180 を含む
複合トランジスタの一部分であり、それに一定のバイア
ス電流を供給する。
184 を通してＮＰＮトランジスタ186 のエミッタに接続
され、トランジスタ186 のコレクタは接地され、そのベ
ースはトランジスタ122 のコレクタに接続されている。
トランジスタ186 はトランジスタ178 および180 を含む
複合トランジスタの一部分であり、それに一定のバイア
ス電流を供給する。
【００４５】トランジスタ142 ，156 ，172 および186
は、縦続接続されたトランジスタ130 ，148 ，160 およ
び178 に対してそれぞれ定電流源として動作する。ダイ
オード接続されたトランジスタ134 および164 は、トラ
ンジスタ130 および160 に対してそれぞれ温度補償を行
う。
は、縦続接続されたトランジスタ130 ，148 ，160 およ
び178 に対してそれぞれ定電流源として動作する。ダイ
オード接続されたトランジスタ134 および164 は、トラ
ンジスタ130 および160 に対してそれぞれ温度補償を行
う。
【００４６】トランジスタ130 のベースの電圧は、トラ
ンジスタ144 におけるベース・エミッタ電圧降下により
トランジスタ128 のコレクタの電圧より１つのダイオー
ド降下Ｖｂｅだけ高い電圧である。トランジスタ130 の
エミッタの電圧およびしたがってトランジスタ128 のベ
ースの電圧は、トランジスタ130 のベースの電圧より１
つのダイオード降下Ｖｂｅだけ低い電圧である。これら
２つのダイオード電圧降下は、トランジスタ128 のベー
スの電圧がそのコレクタの電圧に等しいように相殺し合
う。
ンジスタ144 におけるベース・エミッタ電圧降下により
トランジスタ128 のコレクタの電圧より１つのダイオー
ド降下Ｖｂｅだけ高い電圧である。トランジスタ130 の
エミッタの電圧およびしたがってトランジスタ128 のベ
ースの電圧は、トランジスタ130 のベースの電圧より１
つのダイオード降下Ｖｂｅだけ低い電圧である。これら
２つのダイオード電圧降下は、トランジスタ128 のベー
スの電圧がそのコレクタの電圧に等しいように相殺し合
う。
【００４７】トランジスタ128 および130 のダーリント
ン構造は、トランジスタ128 に存在しているベース電流
変調を既知の方法で相殺する。トランジスタ130 および
144は、トランジスタ128 がダイオードとして機能する
ようにトランジスタ128 のベースおよびコレクタを実効
的に一緒に接続する。
ン構造は、トランジスタ128 に存在しているベース電流
変調を既知の方法で相殺する。トランジスタ130 および
144は、トランジスタ128 がダイオードとして機能する
ようにトランジスタ128 のベースおよびコレクタを実効
的に一緒に接続する。
【００４８】トランジスタ142 および156 のベース電流
を無視すると、基準電流ＩＲＥＦは正の電圧源＋ＶＤＤ
から抵抗136 、トランジスタ128 、抵抗132 およびトラ
ンジスタ134 および118 を通って抵抗108 の上端に流れ
る。
を無視すると、基準電流ＩＲＥＦは正の電圧源＋ＶＤＤ
から抵抗136 、トランジスタ128 、抵抗132 およびトラ
ンジスタ134 および118 を通って抵抗108 の上端に流れ
る。
【００４９】トランジスタ128 ，130 ，134 ，142 およ
び144 並びに抵抗132 ，136 ，140および146 は電流ミ
ラー124 の入力部分124 ａを構成する。トランジスタ12
8 のダイオード接続のために、トランジスタ128 のベー
ス（およびコレクタ）電圧はそれを流れる電流ＩＲＥＦ
に適合するレベルに調節する。
び144 並びに抵抗132 ，136 ，140および146 は電流ミ
ラー124 の入力部分124 ａを構成する。トランジスタ12
8 のダイオード接続のために、トランジスタ128 のベー
ス（およびコレクタ）電圧はそれを流れる電流ＩＲＥＦ
に適合するレベルに調節する。
【００５０】トランジスタ148 ，150 ，156 および抵抗
152 ，154 は、電流ミラー124 の第１の出力部分124 ｂ
を構成する。トランジスタ130 のベースは、トランジス
タ150 のベース電圧がトランジスタ128 のベース電圧に
等しいようにトランジスタ148 のベースに接続されてい
る。トランジスタ128 ，130 ，142 ，148 ，150 および
156 並びに抵抗136 ，140 ，152 および154 が整合され
ていると仮定すると、電流ＩＢＩＡＳ＝ＩＲＥＦはトラ
ンジスタ150 を通って負荷102 に流れる。これらの素子
が整合されない場合、基準電流ＩＲＥＦに対応するがそ
れとは異なる電流ＩＢＩＡＳがトランジスタ150 を通っ
て負荷102 に流れる。
152 ，154 は、電流ミラー124 の第１の出力部分124 ｂ
を構成する。トランジスタ130 のベースは、トランジス
タ150 のベース電圧がトランジスタ128 のベース電圧に
等しいようにトランジスタ148 のベースに接続されてい
る。トランジスタ128 ，130 ，142 ，148 ，150 および
156 並びに抵抗136 ，140 ，152 および154 が整合され
ていると仮定すると、電流ＩＢＩＡＳ＝ＩＲＥＦはトラ
ンジスタ150 を通って負荷102 に流れる。これらの素子
が整合されない場合、基準電流ＩＲＥＦに対応するがそ
れとは異なる電流ＩＢＩＡＳがトランジスタ150 を通っ
て負荷102 に流れる。
【００５１】要約すると、電流ミラー124 の入力部分12
4 ａは、電圧源＋ＶＤＤから負荷102 までの基準電流Ｉ
ＲＥＦに等しいまたは等しい出力電流ＩＢＩＡＳを供給
する第１の出力部分124 ｂに基準電流ＩＲＥＦを反射す
る。
4 ａは、電圧源＋ＶＤＤから負荷102 までの基準電流Ｉ
ＲＥＦに等しいまたは等しい出力電流ＩＢＩＡＳを供給
する第１の出力部分124 ｂに基準電流ＩＲＥＦを反射す
る。
【００５２】電流ミラー126 の動作は、電流ミラー124
のものに対称的である。入力部分126 ａは、負荷102 か
ら電圧源−ＶＥＥまでの電流ＩＢＩＡＳを流出する第１
の出力部分126 ｂに電流ＩＲＥＦを反射する。
のものに対称的である。入力部分126 ａは、負荷102 か
ら電圧源−ＶＥＥまでの電流ＩＢＩＡＳを流出する第１
の出力部分126 ｂに電流ＩＲＥＦを反射する。
【００５３】出力部分124 ｂおよび126 ｂは各電流ミラ
ー124 および126 に対してそれぞれ１つづつしか示され
ていないが、出力部分124 ｂおよび126 ｂは破線188 ，
189および190 ，191 によってそれぞれ示されているよ
うに入力部分124 ａおよび126 ａに反射される１つ以上
の付加的な出力部分を提供するために複製されてもよ
い。
ー124 および126 に対してそれぞれ１つづつしか示され
ていないが、出力部分124 ｂおよび126 ｂは破線188 ，
189および190 ，191 によってそれぞれ示されているよ
うに入力部分124 ａおよび126 ａに反射される１つ以上
の付加的な出力部分を提供するために複製されてもよ
い。
【００５４】電流ミラー124 および126 はさらにバンド
ギャップ基準電圧源104 用の正および負の電流源として
機能する第２の出力部分124 ｃおよび126 ｃをそれぞれ
含んでいる。
ギャップ基準電圧源104 用の正および負の電流源として
機能する第２の出力部分124 ｃおよび126 ｃをそれぞれ
含んでいる。
【００５５】出力部分124 ｃは、第１の出力部分124 ｂ
のトランジスタ148 ，150 および156 並びに抵抗152 お
よび154 に対応するトランジスタ200 ，202 および204
並びに抵抗206 および208 を含む。第２の出力部分124
ｃはさらにトランジスタ200のコレクタに接続されたエ
ミッタ、電圧源104 の正の端子104 ａに接続されたコレ
クタおよびトランジスタ118 のコレクタに接続されたベ
ースを有するＰＮＰトランジスタ210 を含む。トランジ
スタ210 は、電圧源＋ＶＤＤと端子104 ａとの間のイン
ピーダンスを増加させる縱続段を構成する。
のトランジスタ148 ，150 および156 並びに抵抗152 お
よび154 に対応するトランジスタ200 ，202 および204
並びに抵抗206 および208 を含む。第２の出力部分124
ｃはさらにトランジスタ200のコレクタに接続されたエ
ミッタ、電圧源104 の正の端子104 ａに接続されたコレ
クタおよびトランジスタ118 のコレクタに接続されたベ
ースを有するＰＮＰトランジスタ210 を含む。トランジ
スタ210 は、電圧源＋ＶＤＤと端子104 ａとの間のイン
ピーダンスを増加させる縱続段を構成する。
【００５６】出力部分126 ｃは、第１の出力部分126 ｂ
のトランジスタ178 ，180 および186 並びに抵抗182 お
よび184 にそれぞれ対応するトランジスタ212 ，214 お
よび216 並びに抵抗218 および220 を含む。第２の出力
部分126 ｃはさらにトランジスタ212 のコレクタに接続
されたエミッタ、電圧源104 の負の端子104 ｂに接続さ
れたコレクタおよびトランジスタ122 のコレクタに接続
されたベースを有するＮＰＮトランジスタ222 を含む。
トランジスタ222 は、電圧源−ＶＥＥと端子104 ｂとの
間のインピーダンスを増加させる縱続段を構成する。
のトランジスタ178 ，180 および186 並びに抵抗182 お
よび184 にそれぞれ対応するトランジスタ212 ，214 お
よび216 並びに抵抗218 および220 を含む。第２の出力
部分126 ｃはさらにトランジスタ212 のコレクタに接続
されたエミッタ、電圧源104 の負の端子104 ｂに接続さ
れたコレクタおよびトランジスタ122 のコレクタに接続
されたベースを有するＮＰＮトランジスタ222 を含む。
トランジスタ222 は、電圧源−ＶＥＥと端子104 ｂとの
間のインピーダンスを増加させる縱続段を構成する。
【００５７】第２の出力部分124 ｃは電流ミラー124 の
入力部分124 ａに反射され、電圧源＋ＶＤＤから電圧源
104 の端子104 ａに基準電流ＩＲＥＦ（またはそれに対
応した電流）を供給する。第２の出力部分126 ｃは電流
ミラー126 の入力部分126 ａに反射され、電圧源104 の
端子104 ｂから電圧源−ＶＥＥに出力部分124 ｃによっ
て供給された電流に等しい電流を流出させる。
入力部分124 ａに反射され、電圧源＋ＶＤＤから電圧源
104 の端子104 ａに基準電流ＩＲＥＦ（またはそれに対
応した電流）を供給する。第２の出力部分126 ｃは電流
ミラー126 の入力部分126 ａに反射され、電圧源104 の
端子104 ｂから電圧源−ＶＥＥに出力部分124 ｃによっ
て供給された電流に等しい電流を流出させる。
【００５８】本発明が上記の従来技術のバイアス回路10
より高いＰＳＲＲを提供する方法は、図２および図５の
比較から明らかになるであろう。図５において電流ミラ
ー124 および126 の入力部分124 ａおよび126 ａのトラ
ンジスタ128 および158 は、それぞれダイオードとして
示され、一方第２の出力部分124 ｃおよび126 ｃは電流
源として示されている。
より高いＰＳＲＲを提供する方法は、図２および図５の
比較から明らかになるであろう。図５において電流ミラ
ー124 および126 の入力部分124 ａおよび126 ａのトラ
ンジスタ128 および158 は、それぞれダイオードとして
示され、一方第２の出力部分124 ｃおよび126 ｃは電流
源として示されている。
【００５９】図２を参照して上記に説明されているよう
に、ダイオード接続されたトランジスタ128 および158
はダイオードと電気的に等価であり、非常に低いインピ
ーダンスを有する。しかしながら、トランジスタ128 お
よび158 は発生器106 により電圧源104 から分離されて
いるため、これはバイアス回路100 のＰＳＲＲに影響を
与えない。
に、ダイオード接続されたトランジスタ128 および158
はダイオードと電気的に等価であり、非常に低いインピ
ーダンスを有する。しかしながら、トランジスタ128 お
よび158 は発生器106 により電圧源104 から分離されて
いるため、これはバイアス回路100 のＰＳＲＲに影響を
与えない。
【００６０】電圧源104 用の電流源として動作する電流
ミラー124 および126 の第２の出力部分124 ｃおよび12
6 ｃはそれぞれダイオード接続されたトランジスタを含
まず、非常に高いインピーダンスを有する。したがっ
て、部分124 ｃおよび126 ｃは、電圧源104 が電気的に
浮遊するように電圧源＋ＶＤＤおよび−ＶＥＥからの電
圧源104 の高い分離を実行する。この分離のために電圧
源＋ＶＤＤおよび−ＶＥＥの変動は、基準電流ＩＲＥＦ
に対して無視できる影響しか与えず、またこのバイアス
電流源100 のＰＳＲＲは従来技術に比較して非常に高
い。
ミラー124 および126 の第２の出力部分124 ｃおよび12
6 ｃはそれぞれダイオード接続されたトランジスタを含
まず、非常に高いインピーダンスを有する。したがっ
て、部分124 ｃおよび126 ｃは、電圧源104 が電気的に
浮遊するように電圧源＋ＶＤＤおよび−ＶＥＥからの電
圧源104 の高い分離を実行する。この分離のために電圧
源＋ＶＤＤおよび−ＶＥＥの変動は、基準電流ＩＲＥＦ
に対して無視できる影響しか与えず、またこのバイアス
電流源100 のＰＳＲＲは従来技術に比較して非常に高
い。
【００６１】電圧源104 がほぼ0.3 Ωの抵抗値を有する
ナショナルＬＭ113 によって構成され、第２の出力部分
124 ｃおよび126 ｃのインピーダンスがそれぞれ１ＭΩ
であると仮定すると、電圧源104 の抵抗を無視してソー
ス100 の理論的ＰＳＲＲはＰＳＲＲ＝２０ｌｏｇ［0.3
Ω／（ 2Ω）］＝−136.5 ｄｂである。これは図１に示
された従来技術のバイアス回路10に対して−60ｄｂに匹
敵する。
ナショナルＬＭ113 によって構成され、第２の出力部分
124 ｃおよび126 ｃのインピーダンスがそれぞれ１ＭΩ
であると仮定すると、電圧源104 の抵抗を無視してソー
ス100 の理論的ＰＳＲＲはＰＳＲＲ＝２０ｌｏｇ［0.3
Ω／（ 2Ω）］＝−136.5 ｄｂである。これは図１に示
された従来技術のバイアス回路10に対して−60ｄｂに匹
敵する。
【００６２】バイアス電源100 のスタートは、バンドギ
ャップ基準電圧源104 に動作電流を供給するために電流
ミラー124 および126 を介してフィードバックされる基
準電流ＩＲＥＦの発生を必要とする。しかしながら、基
準電流ＩＲＥＦの発生は電圧源104 が基準電圧ＶＲＥＦ
を生成することを必要とするが、動作電流を受け取らな
ければ生成不可能である。この理由のために、これまで
説明されたようにバイアス電源100 をスタートさせるこ
とは不可能である。
ャップ基準電圧源104 に動作電流を供給するために電流
ミラー124 および126 を介してフィードバックされる基
準電流ＩＲＥＦの発生を必要とする。しかしながら、基
準電流ＩＲＥＦの発生は電圧源104 が基準電圧ＶＲＥＦ
を生成することを必要とするが、動作電流を受け取らな
ければ生成不可能である。この理由のために、これまで
説明されたようにバイアス電源100 をスタートさせるこ
とは不可能である。
【００６３】電圧源104 が電圧源＋ＶＤＤおよび−ＶＥ
Ｅの供給時に動作電流を直接受け取ることを保証するた
めに、抵抗224 および226 は電流ミラー124 および126
の第２の出力部分124 ｃおよび126 ｃとそれぞれ並列に
接続されている。抵抗224 および226 はできるだけ大き
い（ＰＳＲＲを最小にするために）抵抗値を有し、基準
電流ＶＲＥＦを生成し、発生器106 が基準電流ＩＲＥＦ
を生成することができるように十分な細流（トリック
ル）電流がそれを通って流れて電圧源104 に動作電力を
供給することを依然として可能にする。
Ｅの供給時に動作電流を直接受け取ることを保証するた
めに、抵抗224 および226 は電流ミラー124 および126
の第２の出力部分124 ｃおよび126 ｃとそれぞれ並列に
接続されている。抵抗224 および226 はできるだけ大き
い（ＰＳＲＲを最小にするために）抵抗値を有し、基準
電流ＶＲＥＦを生成し、発生器106 が基準電流ＩＲＥＦ
を生成することができるように十分な細流（トリック
ル）電流がそれを通って流れて電圧源104 に動作電力を
供給することを依然として可能にする。
【００６４】抵抗224 および226 はＰＳＲＲを低下させ
るため、スタート後に電圧源104 からそれらを遮断する
ことが望ましい。抵抗224 および226 がそれぞれ 100Ｋ
Ωの抵抗値を有すると仮定し、電圧源104 の抵抗を無視
すると、電圧源104 と各電圧源＋ＶＤＤおよび−ＶＥＥ
と間の抵抗ＲはＲ＝［（ 100ＫΩ× 1ＫΩ）／（ 100Ｋ
Ω＋ 1ＫΩ）］＝90.9ＫΩであり、ＰＳＲＲはほぼＰＳ
ＲＲ＝２０ｌｏｇ［0.3 Ω／（ 2×90.9ＫΩ）］＝−11
5.6 ｄｂに低下される。
るため、スタート後に電圧源104 からそれらを遮断する
ことが望ましい。抵抗224 および226 がそれぞれ 100Ｋ
Ωの抵抗値を有すると仮定し、電圧源104 の抵抗を無視
すると、電圧源104 と各電圧源＋ＶＤＤおよび−ＶＥＥ
と間の抵抗ＲはＲ＝［（ 100ＫΩ× 1ＫΩ）／（ 100Ｋ
Ω＋ 1ＫΩ）］＝90.9ＫΩであり、ＰＳＲＲはほぼＰＳ
ＲＲ＝２０ｌｏｇ［0.3 Ω／（ 2×90.9ＫΩ）］＝−11
5.6 ｄｂに低下される。
【００６５】この理由のために、スイッチ228 および23
0 は基準電流ＩＲＥＦが安定的に生成された後、電圧源
104 からそれらを遮断するために抵抗224 および226 と
それぞれ直列に設けられることが好ましい。明瞭に示さ
れていないが、スイッチ228および230 はスイッチング
トランジスタによって構成される。スイッチ228 および
230 は最初閉じられ、その後バイアス電源100 がスター
ト開始されて安定状態になるのに十分な時間が経過した
後、タイマーまたは類似のもの（示されていない）によ
って開かれる。
0 は基準電流ＩＲＥＦが安定的に生成された後、電圧源
104 からそれらを遮断するために抵抗224 および226 と
それぞれ直列に設けられることが好ましい。明瞭に示さ
れていないが、スイッチ228および230 はスイッチング
トランジスタによって構成される。スイッチ228 および
230 は最初閉じられ、その後バイアス電源100 がスター
ト開始されて安定状態になるのに十分な時間が経過した
後、タイマーまたは類似のもの（示されていない）によ
って開かれる。
【００６６】上記に説明されているように、電圧源104
に動作電流を供給する定電流源として動作する電流ミラ
ー124 および126 の高インピーダンスの出力部分124 ｃ
および126 ｃは、電圧源＋ＶＤＤおよび−ＶＥＥから電
圧源104 をそれぞれ電気的に分離する。電圧源104 は電
気的に浮遊しているため、電圧源104 の上端および下端
は電圧源＋ＶＤＤまたは−ＶＥＥに向かって浮遊し、各
供給電圧でラッチし、状況が是正されるまでバイアス電
流源100 を動作不能にすることが可能である。
に動作電流を供給する定電流源として動作する電流ミラ
ー124 および126 の高インピーダンスの出力部分124 ｃ
および126 ｃは、電圧源＋ＶＤＤおよび−ＶＥＥから電
圧源104 をそれぞれ電気的に分離する。電圧源104 は電
気的に浮遊しているため、電圧源104 の上端および下端
は電圧源＋ＶＤＤまたは−ＶＥＥに向かって浮遊し、各
供給電圧でラッチし、状況が是正されるまでバイアス電
流源100 を動作不能にすることが可能である。
【００６７】これが発生することを阻止するために、電
源100 はさらに接地して、それによって電圧源104 の端
子104 ａおよび104 ｂの電圧を接地に関して大きさが等
しく極性が反対に維持されるように抵抗108 と110 との
間の接続部234 をクランプするサーボ制御増幅器232 を
含んでいる。増幅器232 は図５に象徴的に示され、その
詳細な回路構造は図３に示されている。
源100 はさらに接地して、それによって電圧源104 の端
子104 ａおよび104 ｂの電圧を接地に関して大きさが等
しく極性が反対に維持されるように抵抗108 と110 との
間の接続部234 をクランプするサーボ制御増幅器232 を
含んでいる。増幅器232 は図５に象徴的に示され、その
詳細な回路構造は図３に示されている。
【００６８】増幅器232 は本質的に差動シングルエンド
変換器であり、抵抗240 および242によってそれぞれ相
互接続されたエミッタを有するＮＰＮトランジスタ236
および238 を含む。抵抗240 および242 の接続部は抵抗
244 を通って電圧源−ＶＥＥに接続される。トランジス
タ236 のベースは抵抗246 を通って接地に接続され、一
方トランジスタ238 のベースは接続部234 に接続され
る。トランジスタ236 のベースは増幅器232 の非反転入
力を構成し、一方トランジスタ238 のベースはその反転
入力を構成する。
変換器であり、抵抗240 および242によってそれぞれ相
互接続されたエミッタを有するＮＰＮトランジスタ236
および238 を含む。抵抗240 および242 の接続部は抵抗
244 を通って電圧源−ＶＥＥに接続される。トランジス
タ236 のベースは抵抗246 を通って接地に接続され、一
方トランジスタ238 のベースは接続部234 に接続され
る。トランジスタ236 のベースは増幅器232 の非反転入
力を構成し、一方トランジスタ238 のベースはその反転
入力を構成する。
【００６９】トランジスタ236 および238 のコレクタ
は、それぞれＰＮＰトランジスタ248および250 のコレ
クタに接続され、それらのトランジスタ248 ，250 のエ
ミッタは抵抗252 および254 によってそれぞれ相互接続
される。キャパシタ256 はトランジスタ248 および250
のコレクタ間に接続される。トランジスタ248 のベース
およびコレクタは、ダイオード構造に相互接続される。
トランジスタ248 および250 は電流ミラーを構成し、ト
ランジスタ248 を通る電流はトランジスタ250 に反射さ
れる。
は、それぞれＰＮＰトランジスタ248および250 のコレ
クタに接続され、それらのトランジスタ248 ，250 のエ
ミッタは抵抗252 および254 によってそれぞれ相互接続
される。キャパシタ256 はトランジスタ248 および250
のコレクタ間に接続される。トランジスタ248 のベース
およびコレクタは、ダイオード構造に相互接続される。
トランジスタ248 および250 は電流ミラーを構成し、ト
ランジスタ248 を通る電流はトランジスタ250 に反射さ
れる。
【００７０】抵抗252 および254 の接続部は、レベルシ
フト回路258 を通して電圧源＋ＶＤＤに接続される。回
路258 は、抵抗252 および254 の接続部に接続されたエ
ミッタおよび電圧源＋ＶＤＤに接続されたコレクタを有
するＮＰＮトランジスタ260を含む。トランジスタ260
のベースをバイアスする電圧分割器は、トランジスタ26
0 のベースと電圧源＋ＶＤＤとの間に接続された抵抗26
2 およびトランジスタ260 のベースと接地点との間に接
続された抵抗264 を含む。キャパシタ266 は抵抗246 と
並列に接続されている。
フト回路258 を通して電圧源＋ＶＤＤに接続される。回
路258 は、抵抗252 および254 の接続部に接続されたエ
ミッタおよび電圧源＋ＶＤＤに接続されたコレクタを有
するＮＰＮトランジスタ260を含む。トランジスタ260
のベースをバイアスする電圧分割器は、トランジスタ26
0 のベースと電圧源＋ＶＤＤとの間に接続された抵抗26
2 およびトランジスタ260 のベースと接地点との間に接
続された抵抗264 を含む。キャパシタ266 は抵抗246 と
並列に接続されている。
【００７１】増幅器232 の出力部を構成するトランジス
タ238 のコレクタは実線で示されているように電圧源10
4 の正の端子104 ａに、或いは破線で示されているよう
にその負の端子104 ｂに接続されることができる。増幅
器232 の動作はいずれの場合でも同じ結果を生じる。
タ238 のコレクタは実線で示されているように電圧源10
4 の正の端子104 ａに、或いは破線で示されているよう
にその負の端子104 ｂに接続されることができる。増幅
器232 の動作はいずれの場合でも同じ結果を生じる。
【００７２】増幅器232 は、その反転入力に現れる抵抗
108 および110 の接続部の電圧とその非反転入力に現れ
る接地電位と比較する。直列の抵抗108 および110 の両
端間の電圧は、基準電圧ＶＲＥＦから変化しない。しか
しながら、電圧源104 はその電流源の高インピーダンス
のために電気的に浮遊するため、抵抗108 および110の
端部の電圧、並びに対応した端子104 ａおよび104 ｂの
電圧は共通モードで接地に関して一緒にドリフトする。
108 および110 の接続部の電圧とその非反転入力に現れ
る接地電位と比較する。直列の抵抗108 および110 の両
端間の電圧は、基準電圧ＶＲＥＦから変化しない。しか
しながら、電圧源104 はその電流源の高インピーダンス
のために電気的に浮遊するため、抵抗108 および110の
端部の電圧、並びに対応した端子104 ａおよび104 ｂの
電圧は共通モードで接地に関して一緒にドリフトする。
【００７３】接続部234 の電圧は、ＶＲＥＦ／２だけそ
れぞれレベルが上下にシフトされる抵抗108 の上端およ
び抵抗110 の下端の電圧に等しい。これらの電圧が接地
に関して大きさが等しく極性が反対である場合、接続部
234 の電圧はゼロであり、増幅器232 の出力はゼロであ
る。電圧が上方にドリフトする（より正になる）と仮定
すると、接続部234 および増幅器232 の反転入力（トラ
ンジスタ238 のベース）の電圧は同じ量だけ増加され
る。トランジスタ238 はトランジスタ240 より多い電流
を導き、増幅器232 の出力の電圧（トランジスタ238 の
コレクタ）は減少する（負になる）。
れぞれレベルが上下にシフトされる抵抗108 の上端およ
び抵抗110 の下端の電圧に等しい。これらの電圧が接地
に関して大きさが等しく極性が反対である場合、接続部
234 の電圧はゼロであり、増幅器232 の出力はゼロであ
る。電圧が上方にドリフトする（より正になる）と仮定
すると、接続部234 および増幅器232 の反転入力（トラ
ンジスタ238 のベース）の電圧は同じ量だけ増加され
る。トランジスタ238 はトランジスタ240 より多い電流
を導き、増幅器232 の出力の電圧（トランジスタ238 の
コレクタ）は減少する（負になる）。
【００７４】増幅器232 の負の出力電圧は、それが接続
されている端子104 ａおよび104 ｂにおける電圧を減少
させる。端子104 ａおよび104 ｂにおける電圧は、電圧
源104 の両端の一定の電圧降下ＶＲＥＦのために一緒に
移動する。この動作は、端子104 ａおよび104 ｂの電圧
が接地に関して大きさが等しく極性が反対であり、接続
部234 の電圧が接地に等しくなるまで、それらを下方に
（負に）移動させる。
されている端子104 ａおよび104 ｂにおける電圧を減少
させる。端子104 ａおよび104 ｂにおける電圧は、電圧
源104 の両端の一定の電圧降下ＶＲＥＦのために一緒に
移動する。この動作は、端子104 ａおよび104 ｂの電圧
が接地に関して大きさが等しく極性が反対であり、接続
部234 の電圧が接地に等しくなるまで、それらを下方に
（負に）移動させる。
【００７５】増幅器232 の動作は、端子104 ａおよび10
4 ｂ並びに接続部234 の電圧が下方にドリフトした（負
になった）ときに上記のものと逆である。
4 ｂ並びに接続部234 の電圧が下方にドリフトした（負
になった）ときに上記のものと逆である。
【００７６】本発明は主として対称的なバイポーラバイ
アス電源の実施例を説明しているが、その代りに単一の
バイアス電流を供給する単極構造を有することができ
る。本発明による単極本発明バイアス電源は一般に正の
バイアス電流を生成するバイアス電流源100 の上半分ま
たは負のバイアス電流を生成する電源100 の下半分から
構成される。この場合、バンドギャップ基準電圧源の一
端は接地または別の固定された基準電位に固定され、サ
ーボ制御機能は不要である。単極構造において、ＰＳＲ
Ｒはバイポーラ構造のものから 6ｄｂだけ、すなわちＰ
ＳＲＲ＝２０ｌｏｇ［0.3 Ω／（ 1ＭΩ）］＝−130.5
ｄｂに低下される。
アス電源の実施例を説明しているが、その代りに単一の
バイアス電流を供給する単極構造を有することができ
る。本発明による単極本発明バイアス電源は一般に正の
バイアス電流を生成するバイアス電流源100 の上半分ま
たは負のバイアス電流を生成する電源100 の下半分から
構成される。この場合、バンドギャップ基準電圧源の一
端は接地または別の固定された基準電位に固定され、サ
ーボ制御機能は不要である。単極構造において、ＰＳＲ
Ｒはバイポーラ構造のものから 6ｄｂだけ、すなわちＰ
ＳＲＲ＝２０ｌｏｇ［0.3 Ω／（ 1ＭΩ）］＝−130.5
ｄｂに低下される。
【００７７】図６は、その両端子間で電圧降下ＶＲＥＦ
を生成するバンドギャップ基準電圧源302 を含む本発明
を含む単極バイアス電流源300 を示す。トランスコンダ
クタンス増幅器の形態の電圧電流変換器304 は基準電圧
ＶＲＥＦに応答し、それに対応した基準電流ＩＲＥＦを
抵抗306 を通して流れさせる。基準電流ＩＲＥＦは電流
ミラー308 の入力部分308 ａを通って流れ、負荷310 に
対応した電流ＩＢＩＡＳを供給する第１の出力部分308
ｂおよび電圧源302 に対する動作電流を供給する第２の
出力部分308 ｃに反射される。
を生成するバンドギャップ基準電圧源302 を含む本発明
を含む単極バイアス電流源300 を示す。トランスコンダ
クタンス増幅器の形態の電圧電流変換器304 は基準電圧
ＶＲＥＦに応答し、それに対応した基準電流ＩＲＥＦを
抵抗306 を通して流れさせる。基準電流ＩＲＥＦは電流
ミラー308 の入力部分308 ａを通って流れ、負荷310 に
対応した電流ＩＢＩＡＳを供給する第１の出力部分308
ｂおよび電圧源302 に対する動作電流を供給する第２の
出力部分308 ｃに反射される。
【００７８】電圧源302 は、接地電位に接続された負の
端子302 ｂおよび変換器304 のＰＮＰトランジスタ312
のベースに接続された正の端子302 ａを有する。トラン
ジスタ312 のコレクタは接地電位に接続され、一方トラ
ンジスタ312 のエミッタは抵抗314 を通して電圧源＋Ｖ
ＤＤに接続されている。トランジスタ312 のエミッタは
またトランジスタ316 のベースに接続され、トランジス
タ316 のエミッタは抵抗306 を通って接地電位に接続さ
れている。
端子302 ｂおよび変換器304 のＰＮＰトランジスタ312
のベースに接続された正の端子302 ａを有する。トラン
ジスタ312 のコレクタは接地電位に接続され、一方トラ
ンジスタ312 のエミッタは抵抗314 を通して電圧源＋Ｖ
ＤＤに接続されている。トランジスタ312 のエミッタは
またトランジスタ316 のベースに接続され、トランジス
タ316 のエミッタは抵抗306 を通って接地電位に接続さ
れている。
【００７９】電流ミラー308 の入力部分308 ａは、トラ
ンジスタ316 のコレクタに接続されたコレクタおよび抵
抗320 を通って電圧源＋ＶＤＤに接続されたエミッタを
有するダイオード接続されたＰＮＰトランジスタ318 を
含む。電流ミラー308 の第１の出力部分308 ｂは、トラ
ンジスタ318 のベースに接続されたベース、抵抗324を
通って電圧源＋ＶＤＤに接続されたエミッタおよび負荷
310 に接続されたコレクタを有するＰＮＰトランジスタ
322 を含む。電流ミラー308 の第２の出力部分308 ｃ
は、トランジスタ318 のベースに接続されたベース、抵
抗328 を通って電圧源＋ＶＤＤに接続されたエミッタお
よび電圧源302 の端子302 ａに接続されたコレクタを有
するＰＮＰトランジスタ326 を含む。
ンジスタ316 のコレクタに接続されたコレクタおよび抵
抗320 を通って電圧源＋ＶＤＤに接続されたエミッタを
有するダイオード接続されたＰＮＰトランジスタ318 を
含む。電流ミラー308 の第１の出力部分308 ｂは、トラ
ンジスタ318 のベースに接続されたベース、抵抗324を
通って電圧源＋ＶＤＤに接続されたエミッタおよび負荷
310 に接続されたコレクタを有するＰＮＰトランジスタ
322 を含む。電流ミラー308 の第２の出力部分308 ｃ
は、トランジスタ318 のベースに接続されたベース、抵
抗328 を通って電圧源＋ＶＤＤに接続されたエミッタお
よび電圧源302 の端子302 ａに接続されたコレクタを有
するＰＮＰトランジスタ326 を含む。
【００８０】バイアス電流源300 の動作は、図３および
図４に示されたバイアス電流源100の上半分のものに本
質的に類似している。電流ミラー308 は、図６において
最も基本的な形態で示されている。しかしながら、本発
明の技術的範囲は、改良された特性を提供するように電
源100 の電流ミラーのようなダーリントンタイプの複合
トランジスタによるトランジスタ318 ，322 および326
の置換を含んでいる。図６に示されているような簡単な
電流ミラー、ウィルソン電流ミラーまたはその他の適切
なタイプの電流ミラーと電源100 中の電流ミラーを置換
することもまた本発明の技術的範囲内である。
図４に示されたバイアス電流源100の上半分のものに本
質的に類似している。電流ミラー308 は、図６において
最も基本的な形態で示されている。しかしながら、本発
明の技術的範囲は、改良された特性を提供するように電
源100 の電流ミラーのようなダーリントンタイプの複合
トランジスタによるトランジスタ318 ，322 および326
の置換を含んでいる。図６に示されているような簡単な
電流ミラー、ウィルソン電流ミラーまたはその他の適切
なタイプの電流ミラーと電源100 中の電流ミラーを置換
することもまた本発明の技術的範囲内である。
【００８１】本発明のいくつかの実施例が図示および説
明されているが、当業者は本発明の技術的範囲を逸脱す
ることなく種々の変化および代りの実施例を認識するで
あろう。例えば、本発明は相補型バイポーラトランジス
タを含むものとして図示および説明されているが、相補
型金属酸化物半導体（ＣＭＯＳ）その他のタイプの適切
なトランジスタを使用してバイアス電流源を構成するこ
とも本発明の技術的範囲内において実現可能である。
明されているが、当業者は本発明の技術的範囲を逸脱す
ることなく種々の変化および代りの実施例を認識するで
あろう。例えば、本発明は相補型バイポーラトランジス
タを含むものとして図示および説明されているが、相補
型金属酸化物半導体（ＣＭＯＳ）その他のタイプの適切
なトランジスタを使用してバイアス電流源を構成するこ
とも本発明の技術的範囲内において実現可能である。
【００８２】したがって、本発明は特に説明された実施
例に制限されるものではない。種々の修正が考えられ、
添付された特許請求の範囲により限定された本発明の技
術的範囲を逸脱することなく行われることが可能であ
る。
例に制限されるものではない。種々の修正が考えられ、
添付された特許請求の範囲により限定された本発明の技
術的範囲を逸脱することなく行われることが可能であ
る。
【図１】トランスインピーダンス増幅器用の従来技術の
バイポーラバイアス回路の概略図。
バイポーラバイアス回路の概略図。
【図２】図１の回路の一部分を示した概略図。
【図３】本発明の１実施例の対称的なバイポーラバイア
ス回路の左側の部分を示した回路図。
ス回路の左側の部分を示した回路図。
【図４】本発明の１実施例の対称的なバイポーラバイア
ス回路の右側の部分を示した回路図。
ス回路の右側の部分を示した回路図。
【図５】図３および図４のバイアス電源の一部分を示し
た概略図。
た概略図。
【図６】本発明の１実施例の単極バイアス電源の概略回
路図。
路図。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ドワイト・ディー・バードサル
アメリカ合衆国、カリフォルニア州
90650、ノーウオーク、ドマート・アベ
ニュー 14300
(72)発明者 ケルビン・ティー・トラン
アメリカ合衆国、カリフォルニア州
90210、カーソン、イースト・パシフィ
ック・ストリート 523
(56)参考文献 特開 平３−150908（ＪＰ，Ａ)
特開 昭55−6970（ＪＰ，Ａ)
特開 昭59−10010（ＪＰ，Ａ)
特開 平３−148716（ＪＰ，Ａ)
実開 昭56−77120（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/30
H03F 1/30
Claims (14)
- 【請求項１】 正および負の電圧供給点と、 正の端子および負の端子を有し、その両端間で予め定め
られた基準電圧を生成する基準電圧源手段と、 正の電圧供給点から前記基準電圧源手段の前記正の端子
に正の供給電流を供給する高インピーダンスの正の電流
源手段と、 前記基準電圧源手段の前記負の端子から負の電圧供給点
に前記正の供給電流に実質的に等しい負の供給電流を流
す高インピーダンスの負の電流源手段と、前記基準電圧に応答してその基準電圧 に対応した基準電
流を前記正および負の電圧供給点における電圧の変動に
実質上無関係に生成する電圧・電流変換器手段と、前記基準電流に応答してその基準電流 に対応した正の出
力電流を供給する正の電流ミラー手段と、前記基準電流に応答して 前記正の出力電流に実質的に等
しい負の出力電流を流す負の電流ミラー手段とを具備し
ていることを特徴とする対称的なバイポーラバイアス電
流源。 - 【請求項２】 正の電流ミラー手段は前記基準電流が流
れる正の入力部分および前記正の入力部分に反射され、
前記正の出力電流を供給する第１の正の出力部分を含
み、 正の電流源手段は前記正の入力部分に反射され、前記正
の供給電流を供給する正の電流ミラー手段の第２の正の
出力部分を構成し、 負の電流ミラー手段は前記基準電流が流れる負の入力部
分および前記負の入力部分に反射され、前記負の出力電
流を供給する第１の負の出力部分を含み、 負の電流源手段は前記負の入力部分に反射され、前記負
の供給電流を供給する負の電流ミラー手段の第２の負の
出力部分を構成している請求項１記載のバイポーラバイ
アス電流源。 - 【請求項３】 さらに、正の細流電流が前記正の電圧供
給点から前記基準電圧源手段の前記正の端子に流れるこ
とを可能にする正の電流源手段に並列に接続された第１
の抵抗手段と、 負の細流電流が基準電圧源手段の前記負の端子から前記
負の電圧供給点に流れることを可能にする負の電流源手
段に並列に接続された第２の抵抗手段とを具備している
請求項１記載のバイポーラバイアス電流源。 - 【請求項４】 さらに、前記基準電圧源手段の前記正お
よび負の端子から第１および第２の抵抗手段をそれぞれ
選択的に遮断するスイッチ手段を具備している請求項３
記載のバイポーラバイアス電流源。 - 【請求項５】 さらに、接地電位に対して大きさが等し
く極性が反対に前記基準電圧源手段の前記正および負の
端子における電圧を維持するサーボ制御手段を具備して
いる請求項１記載のバイポーラバイアス電流源。 - 【請求項６】 正の端子および負の端子を有し、その両
端間で予め定められた基準電圧を生成する基準電圧源手
段と、 正の電圧供給点から前記基準電圧源手段の前記正の端子
に正の供給電流を供給する高インピーダンスの正の電流
源手段と、 前記基準電圧源手段の前記負の端子から負の電圧供給点
に前記正の供給電流に実質的に等しい負の供給電流を流
す高インピーダンスの負の電流源手段と、 前記基準電圧に応答してその基準電圧に対応する基準電
流を生成する電圧・電流変換器手段と、 前記基準電流に応答してその基準電流に対応する正の出
力電流を供給し、 前記基準電流が流れる正の入力部分お
よび正の入力部分に反射され、前記正の出力電流を供給
する正の出力部分を含んでいる正の電流ミラー手段と、 前記基準電流に応答してその前記正の出力電流に実質的
に等しい負の出力電流を流し、 前記基準電流が流れる負
の入力部分および前記負の入力部分に反射され、前記負
の出力電流を供給する負の出力部分を含んでいる負の電
流ミラー手段とを具備し、 前記電圧・電流変換器手段は、両端の 第１および第２の端部を有する抵抗手段と、基準 電圧源手段の前記正の端子に接続された正の電圧入
力および正の電流ミラー手段の前記正の入力部分から前
記基準電流を流出させ、抵抗手段の前記第１の端部に前
記基準電流を供給する正の電流出力を有する正のトラン
スコンダクタンス増幅器と、基準 電圧源手段の前記負の端子に接続された負の電圧入
力および抵抗手段の第２の端部から前記基準電流を流出
させ、負の電流ミラー手段の前記入力部分に前記基準電
流を供給する負の電流出力を有する負のトランスコンダ
クタンス増幅器とを含んでいる対称的なバイポーラバイ
アス電流源。 - 【請求項７】 さらに、接地電位に対して大きさが等し
く、極性が反対の基準電圧源手段の前記正および負の端
子における電圧を維持するサーボ制御手段を具備してい
る請求項６記載のバイポーラバイアス電流源。 - 【請求項８】 前記抵抗手段は互いに直列に接続され、
それらの間の接続部を限定する第１および第２の抵抗を
含み、 サーボ制御手段は接地電位に接続された非反転入力と、
前記接続部に接続された反転入力と、前記基準電圧源手
段の前記正および負の端子の１つに接続された出力とを
有する差動増幅器を含んでいる請求項７記載のバイポー
ラバイアス電流源。 - 【請求項９】 前記基準電圧源手段は、バンドギャップ
基準電圧源を含んでいる請求項１記載のバイポーラバイ
アス電流源。 - 【請求項１０】 正および負の電圧供給点と、 予め定められた基準電圧を生成する基準電圧源手段と、基準 電圧源手段を通して電圧供給点から供給電流を流す
ために正および負の電圧供給点を回路に接続する高イン
ピーダンス電流源手段と、前記基準電圧に応答してその基準電圧 に対応した基準電
流を前記正および負の電圧供給点における電圧の変動に
実質上無関係に生成する電圧・電流変換器手段と、前記基準電流に応答してその基準電流 に対応した出力電
流を供給する電流ミラー手段とを具備しているバイアス
電流源。 - 【請求項１１】 電流ミラー手段は前記基準電流が流れ
る入力部分および前記入力部分に反射され、前記出力電
流を生成する第１の出力部分を含み、 電流源手段は前記入力部分に反射され、前記供給電流を
生成する電流ミラー手段の第２の正の出力部分を構成し
ている請求項１０記載のバイアス電流源。 - 【請求項１２】 さらに、正の細流電流が前記電圧供給
点から前記前記基準電圧源手段に流れることを可能にす
るように電流源手段に並列に接続された抵抗手段を具備
している請求項１０記載のバイポーラバイアス電流源。 - 【請求項１３】 さらに、電圧源手段から抵抗手段を選
択的に遮断するスイッチ手段を具備している請求項１２
記載のバイアス電流源。 - 【請求項１４】 電圧源手段はバンドギャップ基準電圧
源を具備している請求項１０記載のバイアス電流源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US976760 | 1992-11-16 | ||
| US07/976,760 US5315231A (en) | 1992-11-16 | 1992-11-16 | Symmetrical bipolar bias current source with high power supply rejection ratio (PSRR) |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077341A JPH077341A (ja) | 1995-01-10 |
| JP3479108B2 true JP3479108B2 (ja) | 2003-12-15 |
Family
ID=25524433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28702693A Expired - Fee Related JP3479108B2 (ja) | 1992-11-16 | 1993-11-16 | 高電力供給排除比を持つ対称的なバイポーラバイアス電流源 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5315231A (ja) |
| EP (1) | EP0598578A3 (ja) |
| JP (1) | JP3479108B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2722636B1 (fr) * | 1994-07-15 | 1996-09-20 | Le Tourneur Gregoire | Dispositif de prise de son par microphone electret |
| WO1997019445A1 (en) * | 1995-11-21 | 1997-05-29 | Philips Electronics N.V. | Arrangement comprising a magnetic write head, and write amplifier with capacitive feed-forward compensation |
| US5726600A (en) * | 1996-01-17 | 1998-03-10 | Hughes Aircraft Company | NPN bipolar circuit topology for a tunable transconductance cell and positive current source |
| US5726563A (en) * | 1996-11-12 | 1998-03-10 | Motorola, Inc. | Supply tracking temperature independent reference voltage generator |
| US5867056A (en) * | 1997-11-14 | 1999-02-02 | Fluke Corporation | Voltage reference support circuit |
| FR2772155B1 (fr) * | 1997-12-10 | 2000-02-11 | Matra Mhs | Dispositif de generation d'une tension continue de reference |
| US6016050A (en) * | 1998-07-07 | 2000-01-18 | Analog Devices, Inc. | Start-up and bias circuit |
| US6667614B1 (en) * | 2000-02-16 | 2003-12-23 | Seagate Technology Llc | Transfer curve tester for testing magnetic recording heads |
| US6509727B2 (en) * | 2000-11-24 | 2003-01-21 | Texas Instruments Incorporated | Linear regulator enhancement technique |
| EP1229420B1 (en) | 2001-01-31 | 2006-04-12 | STMicroelectronics S.r.l. | Bandgap type reference voltage source with low supply voltage |
| CA2442362C (en) | 2001-03-28 | 2009-08-11 | Vascular Control Systems, Inc. | Method and apparatus for the detection and ligation of uterine arteries |
| EP1313212B1 (en) | 2001-11-19 | 2007-04-18 | Dialog Semiconductor GmbH | Power supply rejection ratio optimization during test |
| US7728574B2 (en) * | 2006-02-17 | 2010-06-01 | Micron Technology, Inc. | Reference circuit with start-up control, generator, device, system and method including same |
| US9072044B2 (en) * | 2012-11-30 | 2015-06-30 | Intel Mobile Communications GmbH | Push-pull amplifier with quiescent current adjuster |
| US20190356877A1 (en) * | 2018-05-17 | 2019-11-21 | Sony Semiconductor Solutions Corporation | Image sensor with s/h-to-adc voltage range matching |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054508A (ja) * | 1983-09-06 | 1985-03-29 | Pioneer Electronic Corp | エミッタホロワ型シングルエンデットプッシュプル回路 |
| US4933644A (en) * | 1988-12-23 | 1990-06-12 | Texas Instruments, Incorporated | Common-mode feedback bias generator for operational amplifiers |
| US4970470A (en) * | 1989-10-10 | 1990-11-13 | Analog Devices, Incorporated | DC-coupled transimpedance amplifier |
| JP3058935B2 (ja) * | 1991-04-26 | 2000-07-04 | 株式会社東芝 | 基準電流発生回路 |
-
1992
- 1992-11-16 US US07/976,760 patent/US5315231A/en not_active Expired - Lifetime
-
1993
- 1993-11-15 EP EP9393309101A patent/EP0598578A3/en not_active Withdrawn
- 1993-11-16 JP JP28702693A patent/JP3479108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0598578A3 (en) | 1994-10-05 |
| US5315231A (en) | 1994-05-24 |
| JPH077341A (ja) | 1995-01-10 |
| EP0598578A2 (en) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3479108B2 (ja) | 高電力供給排除比を持つ対称的なバイポーラバイアス電流源 | |
| US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US4085359A (en) | Self-starting amplifier circuit | |
| US4435678A (en) | Low voltage precision current source | |
| US5365161A (en) | Stabilized voltage supply | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JPH04250509A (ja) | 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法 | |
| US5157322A (en) | PNP transistor base drive compensation circuit | |
| US5125112A (en) | Temperature compensated current source | |
| JP3242932B2 (ja) | 温度補償増幅器 | |
| US4219781A (en) | Transistor amplifier circuit | |
| JP2739732B2 (ja) | 低電圧基準電流発生回路 | |
| JPH0797301B2 (ja) | 差動電圧源 | |
| JPH07225628A (ja) | 基準電圧発生回路 | |
| JPH04315207A (ja) | 電源回路 | |
| US4709163A (en) | Current-discrimination arrangement | |
| JPH11505053A (ja) | 温度補償を有する基準電圧源 | |
| US4855625A (en) | Operational amplifier having low DC current input circuit | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JPH06195141A (ja) | バンドギャップ基準電圧発生回路 | |
| JPS6346845B2 (ja) | ||
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |