KR20050046818A - 지터측정장치 및 시험장치 - Google Patents

지터측정장치 및 시험장치 Download PDF

Info

Publication number
KR20050046818A
KR20050046818A KR1020057005754A KR20057005754A KR20050046818A KR 20050046818 A KR20050046818 A KR 20050046818A KR 1020057005754 A KR1020057005754 A KR 1020057005754A KR 20057005754 A KR20057005754 A KR 20057005754A KR 20050046818 A KR20050046818 A KR 20050046818A
Authority
KR
South Korea
Prior art keywords
value
change point
output signal
strobe
jitter
Prior art date
Application number
KR1020057005754A
Other languages
English (en)
Other versions
KR100997086B1 (ko
Inventor
코우이치 타나카
히로카츠 니이지마
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20050046818A publication Critical patent/KR20050046818A/ko
Application granted granted Critical
Publication of KR100997086B1 publication Critical patent/KR100997086B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전자 디바이스가 출력하는 출력 신호의 지터를 측정하는 지터측정장치에 있어서, 셋 이상의 스트로브를 갖는 멀티스트로브를, 전자 디바이스가 복수회 출력하는 상기 출력 신호에 동기해서 복수회 생성하는 멀티스트로브 생성부와, 멀티스트로브 생성부가 복수회 생성한, 멀티스트로브의 각각의 스트로브에 있어서 출력 신호의 값을 검출하는 값검출부와, 값검출부가 검출한 출력 신호의 값에 기초해서, 각각의 출력 신호에 있어서 값의 변화점의 위치를 검출하는 변화점 검출부, 및 각각의 출력 신호의 값의 변화점의 위치 마다, 변화점 검출부가 변화점을 검출한 횟수를 계수하는 히스토그램 생성부를 포함하는 것을 특징으로 하는 지터측정장치를 제공한다.

Description

지터측정장치 및 시험장치{JITTER MEASURING INSTRUMENT AND TESTER}
본 출원은 2003년 9월 30일자로 출원된 PCT/JP2003/012461의 계속출원이며, 2002년 10월 1일자로 출원된 일본특허출원 2002-288799호의 우선권을 주장하며 그 내용은 본 출원에 참조로서 결합된다.
본 발명은 피측정 신호의 지터를 측정하는 지터측정장치 및 전자 디바이스를 시험하는 시험장치에 관한 것이다. 또한, 본 출원은, 하기의 일본특허출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 있어서는, 하기의 출원에 기재된 내용을 참조에 의하여 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.
일본특허출원 2002-288799 출원일 2002년 10월 1일
최근, 반도체 디바이스 등에 있어서 동작 속도의 고속화 및 저가격화에 대한 요구가 현저하다. 이에 수반하여, 반도체 디바이스의 출력 신호 등의 지터를 정확하게 측정할 것이 요망된다. 예를 들면, 반도체 디바이스 간에 데이터를 주고 받는데 있어서, 데이터를 주고 받기 위한 클록(DQS)의 지터를 정확하게 측정할 것이 요망된다. DQS에 지터가 발생하는 경우 반도체 디바이스는 데이터를 정확하게 주고 받을 수 없다.
예를 들면, 클록 엣지에 따라 반도체 디바이스에 데이터를 기억시키는 경우, 반도체 디바이스에 인가되는 데이터를 클록 엣지보다 전에 소망하는 값으로 안정시킬 필요가 있다. 이 때, 클록에 지터가 생기면 데이터의 기억을 올바르게 행할 수 없는 경우가 있다. 이 때문에, 반도체 디바이스의 시험으로서, 클록 등의 지터의 측정이 행하여 진다.
종래, 피시험 디바이스의 지터를 측정하는 경우, 피측정 신호를 복수회 출력하고, 각각의 피측정 신호에 대해 조금씩 위상이 다른 스트로브를 생성하고, 피측정 신호를 위상이 다른 스트로브에 의해 조사해서 피측정 신호의 엣지를 검출한다. 이러한 절차를 반복해서 행하고, 피측정 신호의 엣지를 복수회 검출함으로써, 피측정 신호의 지터를 측정한다.
그러나, 종래의 지터측정방법은, 피측정 신호의 엣지를 1회 검출하기 위해, 피측정 신호를 복수회 출력한다. 피측정 신호의 지터를 측정하기 위해서는, 피측정 신호의 엣지를 복수회 검출할 필요가 있기 때문에, 종래의 측정방법으로는 매우 긴 측정시간이 필요하다. 또한, 복수회 출력한 피측정 신호로부터 한 개의 엣지를 검출하기 때문에, 피측정 신호의 지터를 전확하게 측정할 수 없는 경우가 있다.
따라서, 본 발명은, 상기 과제를 해결할 수 있는 지터측정장치 및 시험장치를 제공하는 것을 목적으로 한다. 이 목적은, 청구범위에 있어서 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 다른 유리한 구체예를 규정한다.
도1은 본 발명의 실시 형태에 관한 시험장치 100의 구성의 일예를 도시한 도면이다.
도2는 지터측정장치 40의 구성의 일예를 도시한 도면이다.
도3은 지터측정장치 40-1의 상세한 구성의 일예를 도시한 도면이다.
도4는 지터측정장치 40-1의 상세한 구성의 다른 예를 도시한 도면이다.
도5는 히스토그램 생성부 50이 생성한 히스토그램의 일예를 도시한 도면이다.
도6은 지터측정장치 40의 동작의 일예를 도시한 순서도이다.
상기 과제를 해결하기 위하여, 본 발명의 제1의 형태에 있어서는, 전자 디바이스가 출력하는 출력 신호의 지터를 측정하는 지터측정장치에 있어서, 셋 이상의 스트로브를 갖는 멀티스트로브를, 전자 디바이스가 복수회 출력하는 상기 출력 신호에 동기해서 복수회 생성하는 멀티스트로브 생성부와, 멀티스트로브 생성부가 복수회 생성한, 멀티스트로브의 각각의 스트로브에 있어서 출력 신호의 값을 검출하는 값검출부와, 값검출부가 검출한 출력 신호의 값에 기초해서, 각각의 출력 신호에 있어서 값의 변화점의 위치를 검출하는 변화점 검출부, 및 각각의 출력 신호의 값의 변화점의 위치 마다, 변화점 검출부가 변화점을 검출한 횟수를 계수하는 히스토그램 생성부를 포함하는 지터측정장치를 제공한다.
지터측정장치는, 히스토그램 생성부의 계수 결과에 기초해서, 출력 신호의 지터를 산출하는 지터 산출 수단을 더 포함해도 좋다. 또한, 히스토그램 생성부는, 변화점 검출부의 검출 결과에 기초해서, 멀티스트로브의 어느 하나의 스트로브에 있어서 출력 신호의 값의 변화점이 검출되는가를, 각각의 스트로브마다 계수하는 카운터를 포함해도 좋다. 또한, 히스토그램 생성부는, 변화점 검출부의 검출 결과를 격납하는 변화점 기억 메모리를 포함해도 좋다.
멀티스트로브 생성부는, 스트로브 타이밍 신호를 수취하고, 수취한 스트로브 타이밍 신호를 소정 시간 지연시키고, 각각 스트로브로서 순차로 출력하는, 종속접속된 복수의 가변 지연 회로를 포함하고, 값검출부는, 각각이 가변 지연 회로의 어느 하나에 대응해서 설치되고, 대응하는 가변 지연 회로가 출력한 스트로브에 의해, 출력 신호의 값을 검출하는 복수의 타이밍 비교기를 포함하고, 변화점 검출부는, 복수의 타이밍 비교기에 있어서의 검출 결과에 기초해서, 각각의 출력 신호의 값의 변화점의 위치를 검출해도 좋다.
지터측정장치는, 출력 신호의 값과 하이 레벨을 나타내는 제1 역치를 비교하고, 비교 결과를 하이 레벨 비교 결과로서 출력하는 제1 비교기, 및 출력 신호의 값과 로우 레벨을 나타내는 제2 역치를 비교하고, 비교 결과를 로우 레벨 비교 결과로서 출력하는 제2 비교기를 더 포함하고, 멀티스트로브 생성부는, 상기 출력 신호의 상승 엣지의 타이밍에 기초한 제1 멀티스트로브와, 상기 출력신호의 하강 엣지의 타이밍에 기초한 상기 제2 멀티스트로브를 생성하고, 값검출부는, 제1 멀티스트로브에 의해, 하이 레벨 비교 결과의 값을 검출하고, 제2 멀티스트로브에 의해, 상기 로우 레벨 비교 결과의 값을 검출하고, 변화점 검출부는, 하이 레벨 비교 결과의 값의 변화점을 출력 신호의 상승 엣지에 있어서 값의 변화점으로서 검출하고, 로우 레벨 비교 결과의 값의 변화점을 출력 신호의 하강 엣지에 있어서 값의 변화점으로서 검출해도 좋다.
멀티스트로브 생성부는, 제1 스트로브 타이밍 신호를 수취하고 제1 멀티스트로브를 출력하는 종속접속된 복수의 제1 가변 지연 회로와, 제2 스트로브 타이밍 신호를 수취하고 제2 멀티스트로브를 출력하는 종속접속된 복수의 제2 가변 지연 회로를 포함하고, 값검출부는, 제1 멀티스트로브에 의해, 하이 레벨 비교 결과의 값을 검출하는 제1 타이밍 비교기와, 제2 멀티스트로브에 의해, 로우 레벨 비교 결과의 값을 검출하는 제2 타이밍 비교기를 포함해도 좋다.
변화점 검출부가 검출한 출력 신호의 상승 엣지에 있어서 값의 변화점, 또는 출력 신호의 하강 엣지에 있어서 값의 변화점의 어느 하나를 선택하고, 히스토그램 생성부에 공급하는 선택기를 더 포함해도 좋다.
본 발명의 제2의 형태에 있어서는, 전자 디바이스를 시험하는 시험장치에 있어서, 전자 디바이스를 시험하기 위한 시험 패턴을 생성하는 패턴 발생기와, 시험 패턴을 정형하고, 전자 디바이스에 공급하는 파형 정형기와, 시험 패턴에 따라 전자 디바이스가 출력하는 출력 신호의 지터를 해석하는 지터측정장치, 및 지터측정장치에 있어서의 해석 결과에 기초해서, 전자 디바이스의 합격/실패를 판정하는 판정기를 포함하고, 지터측정장치는, 셋 이상의 스트로브를 갖는 멀티스트로브를, 전자 디바이스가 복수회 출력하는 출력 신호에 동기해서 복수회 생성하는 멀티스트로브 생성부와, 멀티스트로브 생성부가 복수회 생성한, 멀티스트로브의 각각의 상기 스트로브에 있어서 출력 신호의 값을 검출하는 값검출부와, 값검출부가 검출한 출력 신호의 값에 기초해서, 각각의 출력 신호에 있어서 값의 변화점의 위치를 검출하는 변화점 검출부, 및 변화점 검출부가 검출한 각각의 출력 신호의 값의 변화점의 위치 마다, 변화점 검출부가 변화점을 검출한 횟수를 계수하는 히스토그램 생성부를 포함하는 시험장치를 제공한다.
또한, 상기의 발명의 개요는 본 발명의 필요한 특징의 전체를 열거한 것은 아니고, 이러한 특징군의 서브콤비네이션 또한 발명을 이룰 수 있다.
이하, 본 발명의 실시의 형태를 통해 본 발명을 설명하는 바, 이하의 실시 형태는 특허청구범위에 기재된 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되는 특징의 조합의 전체가 발명의 해결수단으로서 필수인 것으로 한정되지 않는다.
도1은 본 발명의 실시 형태에 관한 시험장치 100의 구성의 일예를 도시한다. 시험장치 100은, 피시험 디바이스인 전자 디바이스 200의 지터를 측정한다. 시험장치 100은, 타이밍 발생기 10, 패턴 발생기 20, 파형 정형기 30, 지터측정장치 40, 및 판정기 80을 포함한다.
타이밍 발생기 10은, 시험장치 100을 동작시키기 위한 타이밍 신호를 생성한다. 예를 들면, 타이밍 발생기 10은, 전자 디바이스 200에 시험 패턴을 공급하는 타이밍을 나타내는 신호를, 파형 정형기 30에 공급한다. 또한, 시험장치 100의 동작을 동기시키는 기준 클록을 생성하고, 시험장치 100의 각 구성요소에 공급해도 좋다.
패턴 발생기 20은, 전자 디바이스 200을 시험하기 위한 시험 패턴을 생성하고, 파형 정형기 30에 공급한다. 파형 정형기 30은, 시험 패턴을 정형하고, 타이밍 발생기 10으로부터 수취한 신호에 따라서, 시험 패턴을 전자 디바이스 200에 공급한다.
지터측정장치 40은, 시험 패턴에 따라 전자 디바이스 200이 출력하는 출력 신호의 지터를 해석한다. 판정기 80은, 지터측정장치 40에 있어서의 해석 결과에 기초해서, 전자 디바이스 200의 합격/실패를 판정한다.
도2는 지터측정장치 40의 구성의 일예를 도시한다. 지터측정장치 40은, 셋이상의 스트로브를 갖는 멀티스트로브에 의해, 피측정 신호의 변화점을 검출하고, 지터를 측정한다. 예를 들면, 지터측정장치 40은, 전자 디바이스 200이 복수회 출력하는 출력 신호에 기초해서, 출력 신호의 지터를 측정한다.
또한, 본 예에 있어서의 시험장치 100은, 전자 디바이스 200의 출력 신호 중에서 데이터 신호(DQ)의 지터를 측정하는 지터측정장치 40-2와, 데이터 신호와 동기해서 출력되는 클록 신호(DQS)의 지터를 측정하는 지터측정장치 40-1을 포함한다. 각각의 지터측정장치 40은, 전압 비교기 42, 멀티스트로브 생성부 44, 값검출부 46, 변화점 검출부 48, 히스토그램 생성부 50, 및 지터 산출부 52를 포함한다. 본 예에서는, 클록 신호의 지터를 측정하는 지터측정장치 40-1의 구성에 관하여 설명하지만, 지터측정장치 40-2에 관해서도 지터측정장치 40-1과 같은 기능 및 구성을 갖는다.
전압 비교기 42는, 전자 디바이스 200이 출력한 클록 신호를 소정의 역치와 비교하고, 비교 결과를 값검출부 46에 공급한다. 예를 들면, 전압 비교기 42는, 클록 신호가 하이 레벨(H level)의 값을 나타내는가 로우 레벨(L level)을 나타내는가를, 소정의 역치와 비교함으로써 판정한다.
멀티스트로브 생성부 44는, 셋 이상의 스트로브를 갖는 멀티스트로브를, 전자 디바이스 200이 복수회 출력하는 클록 신호에 동기해서 복수회 생성한다. 여기서, 멀티스트로브란, 위상이 조금씩 다른 복수의 스트로브의 집합을 가리킨다. 값검출부 46은, 멀티스트로브 생성부 44가 복수회 생성한, 멀티스트로브의 각각의 스트로브에 있어서 클록 신호의 값을 검출한다.
변화점 검출부 48은, 값검출부 46이 검출된 클록 신호의 값에 기초해서, 전자 디바이스 200이 복수회 출력한 각각의 클록 신호의 값의 변화점의 위치를 검출한다. 히스토그램 생성부 50은, 변화점 검출부 48이 검출한 각각의 클록 신호의 값의 변화점의 위치 마다, 해당 변화점을 검출한 횟수를 계수한다. 즉, 히스토그램 생성부 50은 변화점 검출부 48이 검출한 각각의 클록 신호의 값의 변화점의 히스토그램을 생성한다. 히스토그램 생성부 50이 생성한 히스토그램에 의해, 클록 신호의 지터의 다양한 해석을 행할 수 있다.
지터 산출부 52는, 히스토그램 생성부 50의 계수 결과에 기초해서, 클록 신호의 지터를 산출한다. 즉, 지터 산출부 52는 히스토그램 생성부 50이 생성한 히스토그램에 기초해서, 클록 신호의 지터를 산출한다. 또한, 지터 산출부 52는, 산출한 클록 신호의 지터를 판정기 80에 공급한다. 마찬가지로, 지터측정장치 40-2의 지터 산출부 52는, 산출한 데이터 신호의 지터를 판정기 80에 공급한다. 판정기 80은, 클록 신호 및 데이터 신호의 지터에 기초해서, 전자 디바이스 200의 합격/실패를 판정한다.
도3은 지터측정장치 40-1의 상세한 구성의 일예를 도시한다. 본 예에 있어서, 지터측정장치 40-1은, 스트로브 생성부 44 및 값검출부 46을 각각 포함하는 제1 논리 비교기 66-1과 제2 논리 비교기 66-2를 포함한다. 또한, 지터측정장치 40-1은 도2에서 설명한 구성에 더하여, 일시 메모리 68 및 선택기 74를 포함한다.
전압 비교기 42는, 전자 디바이스 200이 출력한 클록 신호의 값과, 하이 레벨을 나타내는 제1 역치 VOH를 비교하고, 비교 결과를 하이 레벨 비교 결과로서 출력하는 제1 비교기 54와, 클록 신호의 값과 로우 레벨을 나타내는 제2 역치 VOL을 비교하고, 비교 결과를 로우 레벨 비교 결과로서 출력하는 제2 비교기 56을 포함한다. 제1 비교기 54는, 하이 레벨 비교 결과를 제1 논리 비교기 66-1에 공급하고, 제2 비교기 56은, 로우 레벨 비교 결과를 제2 논리 비교기 66-2에 공급한다.
제1 논리 비교기 66-1 및 제2 논리 비교기 66-2 각각의 멀티스트로브 생성부 46은, 클록 신호의 상승 엣지의 타이밍에 기초한 제1 멀티스트로브와, 클록 신호의 하강 엣지의 타이밍에 기초한 제2 멀티스트로브를 생성하고, 각각의 값검출부 44는, 제1 멀티스트로브에 의해 하이 레벨 비교 결과의 값을 검출하고, 제2 멀티스트로브에 의해 로우 레벨 비교 결과의 값을 검출한다.
예를 들면, 제1 논리 비교기 66-1의 멀티스트로브 생성부 44는, 제1 스트로브 타이밍 신호를 수취하고, 제1 멀티스트로브를 출력하는 종속접속된 복수의 제1 가변지연회로 64를 포함하고, 제2 논리 비교기 66-2의 멀티스트로브 생성부 44는, 제2 스트로브 타이밍 신호를 수취하고, 제2 멀티스트로브를 출력하는 종속접속된 복수의 제2 가변지연회로(도시하지 않음)를 포함한다. 본 예에 있어서 각각의 스트로브 생성부 44는, n-1개(다만, n은 3이상의 정수)씩의 가변지연회로를 갖고, 인가된 스트로브 타이밍 신호 및 각각의 가변지연회로가 출력하는 스트로브로부터 n개의 스트로브를 갖는 멀티스트로브를 생성한다.
또한, 제1 논리 비교기 66-1의 값검출부 46은, 제1 멀티스트로브에 의해 하이 레벨 비교 결과의 값을 검출하는 복수의 제1 타이밍 비교기 58을 포함하고, 제2 논리 비교기 66-2의 값검출부 46은, 제2 멀티스트로브에 의해 로우 레벨 비교 결과의 값을 검출하는 복수의 제2 타이밍 비교기(도디하지 않음)을 포함한다. 이하, 제1 논리 비교기 66-1의 구성 및 동작에 관하여 설명하지만, 제2 논리 비교기 66-2에 관해서도 제1 논리 비교기 66-1과 마찬가지이다.
복수의 가변지연회로 64는, 스트로브 타이밍 신호를 수취하고, 수취한 스트로브 타이밍 신호를 소정 시간 지연시키고, 각각 스트로브로서 순차로 출력한다. 각각의 가변지연회로 64는, 생성해야하는 멀티스트로브의 스트로브 간격에 따른 지연량만큼 순차로 스트로브 타이밍 신호를 지연시켜 출력한다. 여기서, 스트로브 타이밍 신호는, 전자 디바이스 200이 복수회 출력하는 클록 신호에 동기해서, 멀티스트로브를 생성해야하는 소망의 타이밍에서 인가된다. 스트로브 타이밍 신호는, 예를 들면, 타이밍 발생기 10이 생성해도 좋다.
복수의 타이밍 발생기 58은, 각각이 가변지연회로 64의 어느 하나에 대응해서 설치되고, 대응하는 가변지연회로 64가 출력한 스트로브에 의해 클록 신호의 하이 레벨 비교 결과의 값을 검출한다. 즉, 각각의 타이밍 비교기 58은, 대응하는 가변지연회로 64가 출력한 스트로브를 수취한 타이밍에 있어서, 하이 레벨 비교 결과의 값을 검출한다. 다만, 본 예에 있어서는, 타이밍 비교기 58-0은, 스트로브 타이밍 신호에 의해 클록 신호의 하이 레벨 비교 결과의 값을 검출한다.
각각의 타이밍 비교기 58이 검출한 값은, n비트의 디지털 신호로서 일시 메모리 68에 격납된다. 본 예에 있어서, 멀티스트로브 생성 장치 40-1은, n개의 일시 메모리 68을 포함하고, 각각의 일시 메모리 68은, 검출된 하이 레벨 비교 결과와 로우 레벨 비교 결과의 값의 각각의 비트를 격납한다.
변화점 검출부 48은, 복수의 타이밍 비교기 58에 있어서의 검출 결과에 기초해서, 각각의 클록 신호에 있어서 값의 변화점의 위치를 검출한다. 본 예에 있어서, 변화점 검출부 48은, 하이 레벨 비교 결과의 값의 변화점을 클록 신호의 상승 엣지의 값의 변화점으로서 검출하고, 로우 레벨 비교 결과의 값의 변화점을 클록 신호의 하강 엣지의 값의 변화점으로서 검출한다.
변화점 검출부 48은, n-1개의 변화점 검출 회로 72를 포함하고, 각각의 변화점 검출 회로 72는 일시 메모리 68이 격납한 하이 레벨 비교 결과의 값의 디지털 신호의, 인접하는 비트의 값을 비교해서 하이 레벨 비교 결과의 값의 변화점을 검출한다. 또한, 마찬가지로 로우 레벨 비교 결과의 값의 변화점을 검출한다.
선택기 74는, 변화점 검출부 48이 검출한 클록 신호의 상승 엣지에 있어서 값의 변화점 또는 하강 엣지에 있어서 값의 변화점의 어느 하나를 선택하고, 히스토그램 50에 공급한다. 선택기 74에는, 선택 신호가 인가되고, 선택기 74는 인가된 선택 신호에 기초해서 클록 신호의 상승 엣지에 있어서 값의 변화점 또는 하강 엣지에 있어서 값의 변화점 중 어느 하나를 선택한다. 선택 신호는 패턴 발생기 20이 생성해도 좋다.
히스토그램 생성부 50은, 선택기 74가 선택한 변화점 검출부 48의 검출 결과에 기초해서, 멀티스트로브의 어느 하나의 스트로브에 있어서 클록 신호의 값의 변화점이 검출되었는가를, 각각의 스트로브 마다 계수하는 복수의 카운터 76을 포함한다. 각각의 카운터 76에는, 계수를 행할 것을 지시하는 유효 신호가 인가된다. 유효 신호는 패턴 발생기 20이 생성해도 좋다. 이 경우, 패턴 발생기 20은, 멀티스트로브 생성 장치 40이 멀티스트로브를 생성할 때 마다, 각각의 카운터 76에 계수를 행하도록 하기 위한 유효 신호를 각각의 카운터 76에 공급한다. 히스토그램 생성부 50은, 각각의 카운터 76에 있어서의 계수 결과에 따라, 클록 신호의 값의 변화점의 히스토그램을 생성한다.
지터 산출 수단 52는, 히스토그램 생성부 50이 생성한 히스토그램에 기초해서, 클록 신호의 지터를 측정한다. 예를 들면, 지터 산출 수단 52는, 대응하는 카운터 76에 있어서의 계수 결과가 소정의 역치 이상인 스트로브의 타이밍에 기초해서, 클록 신호를 지터를 측정한다.
이상 설명한 바와 같이, 본 예에 있어서의 지터측정장치 40에 의하면, 각각의 클록 신호의 값의 변화점을 멀티스트로브에 의해 검출하기 때문에, 한 개의 변화점을 검출하기 위해 복수회 클록 신호를 측정할 필요가 없다. 이 때문에, 지터 측정에 걸리는 시간을 대폭 단축할 수 있다. 또한, 한 개의 클록 신호로부터 한 개의 변화점을 검출하기 때문에, 정확하게 변화점을 검출할 수 있다. 이 때문에, 정확하게 피측정 신호의 지터를 측정할 수 있다. 또한, 시험장치 100은, 전자 디바이스 200의 합격/실패를 정확하게 판정할 수 있다.
도4는 지터측정장치 40-1의 상세한 구성의 다른 예를 도시한다. 본 예에 있어서 지터측정장치 40-1은, 도3에서 설명한 지터측정장치 40-1의 구성과 비교해서, 히스토그램 생성부 50의 구성이 다르다. 다른 구성 요소에 관해서는, 도3에서 설명한 지터측정장치 40-1의 구성요소와 동일 또는 유사한 기능 및 구성을 갖는다.
본 예에 있어서의 히스토그램 생성부 50은, 선택기 74가 선택한 변화점 검출부 48의 검출 결과를 격납하는 변화점 기억 메모리 78을 포함한다. 변화점 기억 메모리 78에는, 검출 결과를 격납하도록 지시하는 유효 신호가 인가된다. 히스토그램 생성부 50은, 변화점 기억 메모리 78이 격납한 검출 결과에 기초해서, 클록 신호의 값의 변화점의 히스토그램을 생성하는 수단을 더 포함해도 좋다. 지터 산출 수단 52는, 해당 히스토그램에 기초해서 클록 신호의 지터를 산출한다.
도5는 히스토그램 생성부 50이 생성한 히스토그램의 일예를 도시한다. 도5에 도시된 바와 같이, 히스토그램 생성부 50은 멀티스트로브 중 어느 하나의 멀티스트로브에 있어서, 클록 신호의 변화점이 검출되는가를 멀티스트로브 마다에 대하여 계수한 결과를 나타내는 히스토그램을 생성한다.
지터 산출 수단 52는, 히스토그램 생성부 50이 생성한 히스토그램에 기초해서, 클록 신호의 지터를 산출한다. 예를 들면, 변화점을 검출한 스트로브의 타이밍에 기초해서 클록 신호의 지터를 산출해도 좋다. 또한, 도5에 도시된 바와 같이, 변화점의 검출 횟수가 소정의 역치 TH 이상인 스트로브의 타이밍에 기초해서 클록 신호의 지터를 산출해도 좋다.
또한, 지터 산출 수단 52는, 해당 히스토그램에 기초해서, 클록 신호의 지터 분포를 해석해도 좋다. 또한, 클록 신호의 엣지의 이상적인 위치에 기초해서 클록 신호의 정(正)의 위상 방향의 지터와 부(負)의 위상 방향의 지터를 측정해도 좋다.
도6은 지터측정장치 40의 동작의 일예를 도시한 순서도이다.전자 디바이스 200이 출력하는 출력 신호의 지터를 측정하는 경우, 우선 시험장치 100이 전자 디바이스 200에 시험 패턴을 인가한다 (S3004). 다음으로, 전자 디바이스 200이 시험 패턴에 따라 출력하는 출력 신호를 지터측정장치 40에 입력한다 (S302).
다음으로, 값검출부 46에 있어서, 출력 신호의 값을 멀티스트로브에 의해 검출한다 (S304). 다음으로, 변화점 검출부 48에 있어서, 값검출부 46이 검출한 출력 신호의 값에 기초해서 출력 신호의 값의 변화점을 검출한다 (S306). 다음으로, 히스토그램 생성부 50의 카운터 76에 있어서, 출력 신호의 값의 변화점마다, 검출한 변화점의 횟수를 계수한다 (S308). 여기서, 단계 S302부터 S308까지의 처리를 소정의 횟수 반복하고, 출력 신호의 값의 변화점을 복수회 검출한다.
다음으로, 전자 디바이스 200에 대한 시험 패턴의 공급을 정지하고 (S310), 각각의 카운터 76이 계수한 변화점의 횟수를 읽어낸다 (S312). 여기서, 단계 S312는 전체 카운터 76에 대해서, 계수한 변화점의 횟수를 읽어낼 때까지 반복된다. 다음으로, 읽어낸 변화점의 횟수에 기초해서, 출력신호의 값의 변화점의 위치의 히스토그램을 생성한다 (S314). 시험장치 100은, 단계 S314에서 생성된 히스토그램에 기초해서, 출력 신호의 지터를 해석한다.
본 예에 있어서는, 도3과 관련해서 설명한 지터측정장치 40의 동작의 일예에 관해서 설명했지만, 도4와 관련해서 설명한 지터측정장치 40에 관해서도 유사한 동작을 행한다.
이상, 본 발명을 실시의 형태를 이용해서 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 가할 수 있다는 것은 당업자에게 자명하다. 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것은 청구의 범위의 기재로부터 명백하다.
상기 설명으로부터 명확한 바와 같이, 본 발명에 관한 지터측정장치에 의하면, 피측정 신호의 지터를 고속으로 그리고 정확하게 검출할 수 있다. 또한 시험장치에 의하면, 전자 디바이스를 정확하게 시험할 수 있다.

Claims (9)

  1. 전자 디바이스가 출력하는 출력 신호의 지터를 측정하는 지터측정장치에 있어서,
    셋 이상의 스트로브를 갖는 멀티스트로브를, 상기 전자 디바이스가 복수회 출력하는 상기 출력 신호에 동기해서 복수회 생성하는 멀티스트로브 생성부와,
    상기 멀티스트로브 생성부가 복수회 생성한, 상기 멀티스트로브의 각각의 상기 스트로브에 있어서 상기 출력 신호의 값을 검출하는 값검출부와,
    상기 값검출부가 검출한 상기 출력 신호의 값에 기초해서, 각각의 상기 출력 신호에 있어서 값의 변화점의 위치를 검출하는 변화점 검출부, 및
    각각의 상기 출력 신호의 값의 변화점의 위치 마다, 상기 변화점 검출부가 상기 변화점을 검출한 횟수를 계수하는 히스토그램 생성부를 포함하는 지터측정장치.
  2. 제1항에 있어서, 상기 히스토그램 생성부의 계수 결과에 기초해서, 상기 출력 신호의 지터를 산출하는 지터 산출 수단을 더 포함하는, 지터측정장치.
  3. 제2항에 있어서, 상기 히스토그램 생성부는, 상기 변화점 검출부의 검출 결과에 기초해서, 상기 멀티스트로브의 어느 하나의 스트로브에 있어서 상기 출력 신호의 값의 변화점이 검출되는가를, 각각의 상기 스트로브마다 계수하는 카운터를 포함하는, 지터측정장치.
  4. 제2항에 있어서, 상기 히스토그램 생성부는, 상기 변화점 검출부의 검출 결과를 격납하는 변화점 기억 메모리를 포함하는, 지터측정장치.
  5. 제1항에 있어서, 상기 멀티스트로브 생성부는, 스트로브 타이밍 신호를 수취하고, 수취한 스트로브 타이밍 신호를 소정 시간 지연시키고, 각각 상기 스트로브로서 순차로 출력하는, 종속접속된 복수의 가변 지연 회로를 포함하고,
    상기 값검출부는, 각각이 상기 가변 지연 회로의 어느 하나에 대응해서 설치되고, 대응하는 상기 가변 지연 회로가 출력한 상기 스트로브에 의해, 상기 출력 신호의 값을 검출하는 복수의 타이밍 비교기를 포함하고,
    상기 변화점 검출부는, 상기 복수의 타이밍 비교기에 있어서의 검출 결과에 기초해서, 각각의 상기 출력 신호의 값의 변화점의 위치를 검출하는, 지터측정장치.
  6. 제5항에 있어서, 상기 출력 신호의 값과 하이 레벨을 나타내는 제1 역치를 비교하고, 비교 결과를 하이 레벨 비교 결과로서 출력하는 제1 비교기, 및
    상기 출력 신호의 값과 로우 레벨을 나타내는 제2 역치를 비교하고, 비교 결과를 로우 레벨 비교 결과로서 출력하는 제2 비교기를 더 포함하고,
    상기 멀티스트로브 생성부는, 상기 출력 신호의 상승 엣지의 타이밍에 기초한 제1 멀티스트로브와, 상기 출력신호의 하강 엣지의 타이밍에 기초한 상기 제2 멀티스트로브를 생성하고,
    상기 값검출부는, 상기 제1 멀티스트로브에 의해, 상기 하이 레벨 비교 결과의 값을 검출하고, 상기 제2 멀티스트로브에 의해, 상기 로우 레벨 비교 결과의 값을 검출하고,
    상기 변화점 검출부는, 상기 하이 레벨 비교 결과의 값의 변화점을 상기 출력 신호의 상승 엣지에 있어서 값의 변화점으로서 검출하고, 상기 로우 레벨 비교 결과의 값의 변화점을 상기 출력 신호의 하강 엣지에 있어서 값의 변화점으로서 검출하는, 지터측정장치.
  7. 제6항에 있어서, 상기 멀티스트로브 생성부는, 제1 스트로브 타이밍 신호를 수취하고 상기 제1 멀티스트로브를 출력하는 종속접속된 복수의 제1 가변 지연 회로와, 제2 스트로브 타이밍 신호를 수취하고 상기 제2 멀티스트로브를 출력하는 종속접속된 복수의 제2 가변 지연 회로를 포함하고,
    상기 값검출부는, 상기 제1 멀티스트로브에 의해, 상기 하이 레벨 비교 결과의 값을 검출하는 제1 타이밍 비교기와, 상기 제2 멀티스트로브에 의해, 상기 로우 레벨 비교 결과의 값을 검출하는 제2 타이밍 비교기를 포함하는, 지터측정장치.
  8. 제7항에 있어서, 상기 변화점 검출부가 검출한 상기 출력 신호의 상승 엣지에 있어서 값의 변화점, 또는 상기 출력 신호의 하강 엣지에 있어서 값의 변화점의 어느 하나를 선택하고, 상기 히스토그램 생성부에 공급하는 선택기를 더 포함하는 지터측정장치.
  9. 전자 디바이스를 시험하는 시험장치에 있어서,
    상기 전자 디바이스를 시험하기 위한 시험 패턴을 생성하는 패턴 발생기와,
    상기 시험 패턴을 정형하고, 상기 전자 디바이스에 공급하는 파형 정형기와,
    상기 시험 패턴에 따라 상기 전자 디바이스가 출력하는 출력 신호의 지터를 해석하는 지터측정장치, 및
    상기 지터측정장치에 있어서의 해석 결과에 기초해서, 상기 전자 디바이스의 합격/실패를 판정하는 판정기를 포함하고,
    상기 지터측정장치는,
    셋 이상의 스트로브를 갖는 멀티스트로브를, 상기 전자 디바이스가 복수회 출력하는 상기 출력 신호에 동기해서 복수회 생성하는 멀티스트로브 생성부와,
    상기 멀티스트로브 생성부가 복수회 생성한, 상기 멀티스트로브의 각각의 상기 스트로브에 있어서 상기 출력 신호의 값을 검출하는 값검출부와,
    상기 값검출부가 검출한 상기 출력 신호의 값에 기초해서, 각각의 상기 출력 신호에 있어서 값의 변화점의 위치를 검출하는 변화점 검출부, 및
    상기 변화점 검출부가 검출한 각각의 상기 출력 신호의 값의 변화점의 위치 마다, 상기 변화점 검출부가 상기 변화점을 검출한 횟수를 계수하는 히스토그램 생성부를 포함하는, 시험장치.
KR1020057005754A 2002-10-01 2003-09-30 지터측정장치 및 시험장치 KR100997086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002288799A JP4152710B2 (ja) 2002-10-01 2002-10-01 ジッタ測定装置、及び試験装置
JPJP-P-2002-00288799 2002-10-01

Publications (2)

Publication Number Publication Date
KR20050046818A true KR20050046818A (ko) 2005-05-18
KR100997086B1 KR100997086B1 (ko) 2010-11-29

Family

ID=32063693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005754A KR100997086B1 (ko) 2002-10-01 2003-09-30 지터측정장치 및 시험장치

Country Status (6)

Country Link
US (1) US7002334B2 (ko)
JP (1) JP4152710B2 (ko)
KR (1) KR100997086B1 (ko)
DE (1) DE10393446T5 (ko)
TW (1) TWI228594B (ko)
WO (1) WO2004031785A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021095B1 (ko) * 2008-11-21 2011-03-14 엠텍비젼 주식회사 위상제어루프의 지터 측정 방법, 장치 및 그 방법을 수행하기 위한 프로그램이 기록된 기록매체
KR101044707B1 (ko) * 2007-03-08 2011-06-28 가부시키가이샤 어드밴티스트 신호 측정 장치 및 시험 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7627790B2 (en) * 2003-08-21 2009-12-01 Credence Systems Corporation Apparatus for jitter testing an IC
JP2009506344A (ja) * 2005-08-29 2009-02-12 テクトロニクス・インコーポレイテッド 期待確率によるビデオ・ピーク・ジッタの測定及び表示
CN1953083A (zh) * 2005-10-21 2007-04-25 鸿富锦精密工业（深圳）有限公司 机芯量测系统及方法
US8068538B2 (en) * 2005-11-04 2011-11-29 Advantest Corporation Jitter measuring apparatus, jitter measuring method and test apparatus
US7778319B2 (en) * 2005-11-04 2010-08-17 Advantest Corporation Jitter measuring apparatus, jitter measuring method and test apparatus
WO2007091413A1 (ja) * 2006-02-10 2007-08-16 Advantest Corporation 変化点検出回路、ジッタ測定装置、及び試験装置
US7970565B2 (en) 2006-02-27 2011-06-28 Advantest Corporation Measuring device, test device, electronic device, program, and recording medium
US8442788B2 (en) 2006-02-27 2013-05-14 Advantest Corporation Measuring device, test device, electronic device, measuring method, program, and recording medium
US7856330B2 (en) * 2006-02-27 2010-12-21 Advantest Corporation Measuring apparatus, testing apparatus, and electronic device
US7398169B2 (en) 2006-02-27 2008-07-08 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
US7421355B2 (en) * 2006-02-27 2008-09-02 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronic device
US7554332B2 (en) 2006-03-10 2009-06-30 Advantest Corporation Calibration apparatus, calibration method, testing apparatus, and testing method
JP5394060B2 (ja) 2006-03-21 2014-01-22 株式会社アドバンテスト 確率密度関数分離装置、確率密度関数分離方法、ノイズ分離装置、ノイズ分離方法、試験装置、試験方法、プログラム、及び記録媒体
US7856463B2 (en) 2006-03-21 2010-12-21 Advantest Corporation Probability density function separating apparatus, probability density function separating method, testing apparatus, bit error rate measuring apparatus, electronic device, and program
US7809516B2 (en) 2006-08-10 2010-10-05 Advantest Corporation Probability density function separating apparatus, probability density function separating method, program, testing apparatus, bit error rate measuring apparatus, electronic device, and jitter transfer function measuring apparatus
DE112007001891T5 (de) * 2006-08-10 2009-05-20 Advantest Corp. Wahrscheinlichkeitsdichtefunktions-Trennvorrichtung, Wahrscheinlichkeitsdichtefunktions-Trennverfahren, Programm, Prüfvorrichtung, Bitfehlerraten-Messvorrichtung, elektronische Vorrichtung und Jitterübertragungsfunktions-Messvorrichtung
JP4703535B2 (ja) * 2006-10-20 2011-06-15 株式会社東芝 半導体集積回路
US7587650B2 (en) * 2006-12-08 2009-09-08 Intel Corporation Clock jitter detector
WO2008136301A1 (ja) * 2007-04-27 2008-11-13 Advantest Corporation 試験装置および試験方法
DE112007003570T5 (de) 2007-06-27 2010-08-26 Advantest Corp. Erfassungsgerät und Prüfgerät
US8121815B2 (en) 2007-08-10 2012-02-21 Advantest Corporation Noise separating apparatus, noise separating method, probability density function separating apparatus, probability density function separating method, testing apparatus, electronic device, program, and recording medium
US7930139B2 (en) 2007-08-10 2011-04-19 Advantest Corporation Probability density function separating apparatus, probability density function separating method, program, testing apparatus, bit error rate measuring apparatus, electronic device, and jitter transfer function measuring apparatus
US7756654B2 (en) * 2007-08-15 2010-07-13 Advantest Corporation Test apparatus
JP5215679B2 (ja) * 2008-01-25 2013-06-19 アンリツ株式会社 ジッタ測定装置
US20090213918A1 (en) * 2008-02-27 2009-08-27 Waschura Thomas E Separating jitter components in a data stream
KR101226404B1 (ko) * 2008-06-09 2013-01-24 가부시키가이샤 어드밴티스트 반도체 집적 회로 및 시험 장치
US7965093B2 (en) * 2009-02-13 2011-06-21 Advantest Corporation Test apparatus and test method for testing a device under test using a multi-strobe
US8228072B2 (en) * 2009-04-23 2012-07-24 Tektronix, Inc. Test and measurement instrument with an automatic threshold control
CN102415045A (zh) * 2009-05-11 2012-04-11 爱德万测试株式会社 接收装置、测试装置、接收方法及测试方法
JPWO2010137076A1 (ja) * 2009-05-28 2012-11-12 株式会社アドバンテスト パルス測定装置およびパルス測定方法ならびにそれらを用いた試験装置
US8473233B1 (en) * 2009-08-05 2013-06-25 Gary K. Giust Analyzing jitter in a clock timing signal
US9003549B2 (en) * 2010-08-31 2015-04-07 Gary K. Giust Analysis of an analog property of a signal
US8891602B1 (en) 2011-05-19 2014-11-18 Gary K. Giust Analyzing jitter with noise from the measurement environment
US11567127B2 (en) * 2020-04-06 2023-01-31 Government Of The United States Of America, As Represented By The Secretary Of Commerce Temporal jitter analyzer and analyzing temporal jitter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452333A (en) 1992-06-19 1995-09-19 Advanced Micro Devices, Inc. Digital jitter correction method and signal preconditioner
US6661836B1 (en) 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
JP3830020B2 (ja) * 2000-10-30 2006-10-04 株式会社日立製作所 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044707B1 (ko) * 2007-03-08 2011-06-28 가부시키가이샤 어드밴티스트 신호 측정 장치 및 시험 장치
KR101021095B1 (ko) * 2008-11-21 2011-03-14 엠텍비젼 주식회사 위상제어루프의 지터 측정 방법, 장치 및 그 방법을 수행하기 위한 프로그램이 기록된 기록매체

Also Published As

Publication number Publication date
JP4152710B2 (ja) 2008-09-17
KR100997086B1 (ko) 2010-11-29
TW200405936A (en) 2004-04-16
US7002334B2 (en) 2006-02-21
DE10393446T5 (de) 2005-09-08
US20050218881A1 (en) 2005-10-06
WO2004031785A1 (ja) 2004-04-15
JP2004125552A (ja) 2004-04-22
TWI228594B (en) 2005-03-01

Similar Documents

Publication Publication Date Title
KR100997086B1 (ko) 지터측정장치 및 시험장치
US7574632B2 (en) Strobe technique for time stamping a digital signal
KR101044707B1 (ko) 신호 측정 장치 및 시험 장치
US7461316B2 (en) Multi-strobe generation apparatus, test apparatus and adjustment method
US8278961B2 (en) Test apparatus and test method
US7216271B2 (en) Testing apparatus and a testing method
US7856578B2 (en) Strobe technique for test of digital signal timing
KR101095642B1 (ko) 시험 장치
US7283920B2 (en) Apparatus and method for testing semiconductor device
US7573957B2 (en) Strobe technique for recovering a clock in a digital signal
KR100269704B1 (ko) 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로
US7262627B2 (en) Measuring apparatus, measuring method, and test apparatus
JP4152323B2 (ja) 被測定ｌｓｉの試験装置
EP1927204A2 (en) Strobe technique for time stamping a digital signal
KR20050085898A (ko) 반도체 시험 장치
US7143323B2 (en) High speed capture and averaging of serial data by asynchronous periodic sampling
KR100356725B1 (ko) 반도체 시험 장치
US7209849B1 (en) Test system, added apparatus, and test method
US20080228417A1 (en) Changing point detecting circuit, jitter measuring apparatus and test apparatus
US7197682B2 (en) Semiconductor test device and timing measurement method
US20030210032A1 (en) Jitter quantity calculator and tester
US5191281A (en) IC tester capable of changing strobe position in accordance with a predetermined reference signal
JP2005156328A (ja) 試験装置及び試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191023

Year of fee payment: 10