KR20050046058A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20050046058A
KR20050046058A KR1020030080036A KR20030080036A KR20050046058A KR 20050046058 A KR20050046058 A KR 20050046058A KR 1020030080036 A KR1020030080036 A KR 1020030080036A KR 20030080036 A KR20030080036 A KR 20030080036A KR 20050046058 A KR20050046058 A KR 20050046058A
Authority
KR
South Korea
Prior art keywords
film
gas
sccm
hard mask
dielectric constant
Prior art date
Application number
KR1020030080036A
Other languages
English (en)
Other versions
KR100539153B1 (ko
Inventor
윤준호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0080036A priority Critical patent/KR100539153B1/ko
Publication of KR20050046058A publication Critical patent/KR20050046058A/ko
Application granted granted Critical
Publication of KR100539153B1 publication Critical patent/KR100539153B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 싱글 다마신 구조의 금속배선 패턴 형성시 감광막 패턴 하부에 금속 하드 마스크막을 형성함으로써, 감광막 패턴과의 높은 식각 선택조건 설정에 대한 우려가 없으며, 감광막 패턴의 두께를 낮출 수 있고, 마스크 공정의 DOF 마진을 넓일 수 있으며, 찰흔현상을 제거할 수 있고, 금속 증착시 유리하게 작용하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming metal line in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 금속 하드 마스크를 이용한 싱글 다마신 구조의 금속 배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자서 배선 및 콘택으로 구리를 이용하여 형성하고 있다. 다층(Multi-Stack)의 절연막을 식각하여 콘택용 홀(Hole) 형성에 비해 배선용 트렌치 라인(Trench Line) 형성시 개방되는 영역(Open Area)이 상대적으로 크게된다. 금속배선용 트랜치 형성시 절연막을 식각할 경우 발생되는 식각 부산물(Etch Byproduct; CO, CO2)의 양이 많음으로 인해 감광막 패턴(Photo Resist Pattern) 측벽에 간면(Facet)이 심하게 되며, 감광막 패턴의 마진(Margin)이 부족하게 되는 문제점이 발생한다.
도 1은 종래의 금속배선 문제점을 설명하기 위한 SEM 사진이다.
도 1을 참조하면, 감광막의 마진이 부작하게 되어 트렌치 라인 에지로 주름 현상이 발생되어 후속 금속 증착시 스텝 커버리지(Step Coverage) 특성을 열화시키게 된다.
또한, 트렌치 식각후 감광막 스트립(Strip) 공정시에도 저 유전 물질(Low-k Material)의 절연막에 영향을 최소화 하기 위하여 바이어스드 O2 플라즈마(Biased O2 Plasma)를 이용한다. 하지만, 스트립 공정시 스퍼터링에 의해 상부의 트렌치 라인이 간면을 형성함으로써 금속배선간의 누설 특성을 열화시키기 쉬운 문제점이 발생한다.
또한, 감광막을 이용한 마스크 공정시 DOF(Depth of Focus) 마진을 증가 시키기 위해 유기 반사 방지막(Organic BARC)을 이용하는데 트렌치 식각공정전에 유기 반사 방지막을 필수적으로 제거하여야 하며, 유기 반사 방지막의 경우 감광막과 식각 특성이 유사함으로 유기 반사 방지막 식각시 감광막 손실이 많으며, 피티클의 소스 역할을 함으로 인해 소자특성을 열화 시키는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 감광막 형성전에 금속 하드 마스크막을 형성함으로써, 감광막 패턴을 이용한 트렌치 식각시 충분한 마진을 확보할 수 있고, 감광막 패턴의 손실을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.
본 발명에 따른 콘택 플러그가 형성된 반도체 기판상에 식각 정지막, 저 유전율 절연막, 캐핑막, 금속 하드 마스크막 및 감광막 패턴을 순차적으로 형성하는 단계와, 상기 금속 하드 마스크막을 제거하는 단계와, 상기 캐핑막 및 상기 저 유전율 절연막을 순차적으로 제거하여 트렌치를 형성하는 단계와, 상기 트렌치 하부의 상기 식각 정지막을 제거하는 단계와, 상기 트렌치를 구리막으로 매립하는 단계 및 평탄화 공정을 실시하여 상기 캐핑막 상의 상기 금속 하드 마스크막 및 상기 구리막을 제거하여 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포함하는 여러 요소(반도체 구조물)가 형성된 반도체 기판(100) 상에 소정의 절연막을 형성한다. 소정의 패터닝 공정을 실시하여 접합부를 개방하는 콘택홀을 형성한 다음 텅스텐을 이용한 매립 평탄화 공정을 실시하여 텅스텐으로 구성된 콘택 플러그(102)를 형성한다.
콘택 플러그(102)가 형성된 반도체 기판(100) 상에 식각정지막(104), 저 유전율 절연막(106), 캐핑막(108), 금속 하드 마스크막(110) 및 감광막을 순차적으로 형성한다. 감광막 마스크를 이용한 사진 식각 공정을 실시하여 금속배선이 형성될 영역을 개방하는 감광막 패턴(112)을 형성한다.
식각정지막(104)은 SiC막을 300 내지 500Å 두께로 형성하여 트렌치 식각시 식각정지 역할을 하는 것이 바람직하다. 저 유전율막(Organic Silica Glass; OSG)(106)은 PE CVD 방법을 이용하여 2000 내지 3000Å 두께로 증착하는 것이 바람직하다. 산화막의 유전 상수는 4인데 저 유전율 절연막이라 함은 산화막의 유전상수 보다 낮은 2 내지 4의 유전상수를 갖는 절연막을 지칭한다. 저 유전율 절연막은 증착 방법 및 물질 조성에 따라 여러가지가 있으며, 본 실시예에서는 카본 도핑(Carbon Doping)된 저 유전율 물질막을 사용하는 것이 효과적이다. 저 유전율막(106)을 캐핑하기 위한 캐핑막(108)은 산화막을 1000 내지 1500Å 두께로 형성하는 것이 바람직하다. 금속 하드 마스크막(110)은 아크 TiN(Arc TiN)막을 PVD 계열의 방법을 이용하여 300 내지 800Å두께로 형성하는 것이 바람직하다. 아크 TiN막을 사용함으로써, 감광막의 두께를 낮출수 있고, 마스킹 공정시에 DOF 마진을 향상시킬 수 있게 된다. 감광막은 회전 도포 방법을 이용하여 3000 내지 4000Å 두께로 코팅하는 것이 바람직하다.
도 2b를 참조하면, 소정의 식각공정을 실시하여 금속 하드 마스크막(110)을 제거한다. 캐핑막(108)과 저 유전율 절연막(106)을 제거하여 금속배선용 트렌치(114)를 형성한다.
금속 하드 마스크막(110)은 플라즈마 식각방법을 이용한 건식 식각을 실시하여 감광막 패턴(112)의 손실 없이 수직한 형상으로 식각되도록 하는 것이 바람직하다. 플라즈마 식각은 500 내지 800Watt의 파워와 10 내지 50mT의 압력하에서 30 내지 50sccm의 Cl가스, 40 내지 60sccm의 BCl3가스 및 20 내지 40sccm의 N2가스를 유입하여 식각을 실시한다.
캐핑막(108)은 C/F율이 높은 식각조건하에서 실시하는 것이 바람직하다. 본 실시예에서 캐핑막(108) 식각은 MID(Middle Ion Density; 1×1011ion/㎤) 장비를 이용하여 30 내지 100mT의 압력과 1500 내지 2000Watt의 상부 파워와 1000 내지 1500Watt의 하부 파워하에서 10 내지 20sccm의 C4F8가스, 5 내지 15sccm의 O2 가스 및 300 내지 600sccm의 Ar가스를 유입하여 실시하는 것이 바람직하다.
저 유전율 절연막(106)은 카본소모(Carbon Depletion)를 막기 위해 산소가 없는 조건하에서 식각을 실시하는 것이 바람직하다. 또한, 캣소드 온도증가(20 내지 50℃)를 통하여 폴리머(Polymer)가 트렌치(114)의 바닥보다는 측벽(Sidewall)에 증착될 확률을 증가시켜 식각에 의한 데미지를 최소화하도록 하는 것이 바람직하다. 또한, 카본이 도핑된 저 유전율 절연막(106)을 사용함으로 C/F율이 높은 식각가스 즉, C4F8 및/또는 C5F8 가스의 유량을 적게 사용하여 식각 정지 현상을 방지하는 것이 바람직하다. 또한, 측벽 패시베이션과 하부의 식각 정지층간의 고선택비 특성을 위해 O2 대시 N2 가스를 유입시켜 실시하는 것이 바람직하다. 본 실시예에서의 저 유전율 절연막(106)의 식각은 MID 장비를 이용하여 30 내지 50mT의 압력과 1000 내지 1500Watt의 상부 파워와 1500 내지 2000Watt의 하부 파워하에서 3 내지 5sccm의 C4F8가스, 100 내지 200sccm의 N2가스 및 300 내지 600sccm의 Ar가스를 유입하여 실시하는 것이 바람직하다.
도 2c를 참조하면, 트렌치(114) 하부에 노출된 식각정지막(104)을 제거한 다음 잔류하는 소정의 스트립 공정을 실시하여 잔류하는 감광막 패턴(112)을 제거한다.
식각정지막(104)은 하부의 텅스텐으로 이루어진 콘택 플러그(102)의 손실을 최소화하기 위해 바이어스 파워를 낮춤으로써 이온에너지가 낮은 조건을 갖는 플라즈마 건식 식각을 실시하여 제거하는 것이 바람직하다. 플라즈마 건식 식각은 30 내지 50mT의 압력과 1000 내지 1200Watt의 상부 파워와 200 내지 300Watt의 하부 파워하에서 20 내지 30sccm의 CHF3가스, 15 내지 20sccm의 O2가스 및 300 내지 500sccm의 Ar가스를 유입하여 실시하는 것이 바람직하다. 이때 감광막 패턴(112)은 거의 제거된 상태이기 때문에 상부의 금속 하드 마스크막(110)이 식각마스크막 역할을 충분히 하게 되어 트렌치(114) 상부에 간면이 발생하는 현상을 방지할 수 있다.
감광막 패턴(112)을 바이어스드 O2 플라즈마를 이용한 건식식각을 실시하여 제거하되, 식각시 발생된 거치른(Tough) 금속성의 폴리머(Metallic Polymer)가 완전히 제거되는 조건으로 실시하는 것이 바람직하다. 감광막 패턴 제거후, 소정의 클리닝공정을 실시하는 것이 바람직하다.
도 2d를 참조하면, 전체 구조상에 그 단차를 따라 배리어막(116)과 구리 시드막(미도시)을 형성한다. 전기도금법을 이용하여 구리막(118)을 형성하여 트렌치(114)를 매립한다. 배리어막(116)은 탄탈 및 티타늄 계열의 물질막을 이용하여 형성하는 것이 바람직하다. 본 실시예에서는 TaN막을 사용하는 것이 효과적이다.
도 2e를 참조하면, 평탄화 공정을 실시하여 캐핑막(108) 상부의 구리막(118), 배리어막(116) 및 금속 하드 마스크막(110)을 제거하여 다마신 구조의 금속배선(120)을 형성한다.
평탄화 공정은 화학 기계적 연마(Chemical Mechanical Polishing)를 실시하는 것이 바람직하다. 평탄화 공정의 타켓을 캐핑막(108)의 손실이 500 내지 1000Å일때로 하여 인접한 금속배선간(120)의 전기적 접촉 즉, 브리지 현상을 완전히 제거되도록 하는 것이 바람직하다.
상술한 바와 같이, 본 발명은 씽글 다마신 구조의 금속배선 패턴 형성시 감광막 패턴 하부에 금속 하드 마스크막을 형성함으로써, 감광막 패턴과의 높은 식각 선택조건 설정에 대한 우려가 없으며, 감광막 패턴의 두께를 낮출 수 있고, 마스크 공정의 DOF 마진을 넓일수 있다.
또한, 금속 하드 마스크막을 사용함으로써, 찰흔(Striation)현상을 제거할 수 있고, 금속 증착시 유리하게 작용하여 소자의 신뢰성을 향상시킬 수 있다.
또한, 하부 유기 반사 방지막을 형성할 필요가 없으며, 파티클(Particle) 발생을 줄일 수 있다.
도 1은 종래의 금속배선 문제점을 설명하기 위한 SEM 사진이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 콘택 플러그
104 : 식각 정지막 106 : 저 유전율 절연막
108 : 캐핑막 110 : 금속 하드 마스크막
112 : 감광막 패턴 114 : 트렌치
116 : 배리어막 118 : 구리막
120 : 금속 배선

Claims (6)

  1. 콘택 플러그가 형성된 반도체 기판상에 식각 정지막, 저 유전율 절연막, 캐핑막, 금속 하드 마스크막 및 감광막 패턴을 순차적으로 형성하는 단계;
    상기 금속 하드 마스크막을 제거하는 단계;
    상기 캐핑막 및 상기 저 유전율 절연막을 순차적으로 제거하여 트렌치를 형성하는 단계;
    상기 트렌치 하부의 상기 식각 정지막을 제거하는 단계;
    상기 트렌치를 구리막으로 매립하는 단계; 및
    평탄화 공정을 실시하여 상기 캐핑막 상의 상기 금속 하드 마스크막 및 상기 구리막을 제거하여 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속 하드 마스크막은 300 내지 800Å 두께의 TiN막을 사용하고, 상기 캐핑막은 1000 내지 1500Å두께의 산화막을 사용하고, 상기 저 유전율막은 유전율이 2 내지 4인 OSG막을 사용하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 금속 하드 마스크막은 플라즈마 식각을 통해 제거하되, 500 내지 800Watt의 파워와 10 내지 50mT의 압력하에서 30 내지 50sccm의 Cl가스, 40 내지 60sccm의 BCl3가스 및 20 내지 40sccm의 N2가스를 유입하여 실시하는 반도체 소자의 금속배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 캐핑막은 C/F율이 높은 건식 식각을 통해 제거하되, 30 내지 100mT의 압력과 1500 내지 2000Watt의 상부 파워와 1000 내지 1500Watt의 하부 파워하에서 10 내지 20sccm의 C4F8가스, 5 내지 15sccm의 O2가스 및 300 내지 600sccm의 Ar가스를 유입하여 실시하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 저 유전율막의 제거는 30 내지 50mT의 압력과 1000 내지 1500Watt의 상부 파워와 1500 내지 2000Watt의 하부 파워하에서 3 내지 5sccm의 C4F8가스, 100 내지 200sccm의 N2가스 및 300 내지 600sccm의 Ar가스를 유입하여 실시하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 트렌치 하부의 상기 식각 정지막 제거후,
    상기 감광막 패턴을 바이어스드 O2 플라즈마를 이용한 건식식각을 통해 제거하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
KR10-2003-0080036A 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법 KR100539153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0080036A KR100539153B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0080036A KR100539153B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050046058A true KR20050046058A (ko) 2005-05-18
KR100539153B1 KR100539153B1 (ko) 2005-12-26

Family

ID=37245502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0080036A KR100539153B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100539153B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698743B1 (ko) * 2005-12-14 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698743B1 (ko) * 2005-12-14 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR100539153B1 (ko) 2005-12-26

Similar Documents

Publication Publication Date Title
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
CN104979275B (zh) 接触插塞的形成方法
KR100539153B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
KR100900680B1 (ko) 반도체 소자의 제조 방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100587602B1 (ko) 반도체소자의 엠아이엠 캐패시터 형성방법
KR100483202B1 (ko) 반도체 소자의 제조 방법
KR100875026B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR101107226B1 (ko) 반도체 소자의 금속배선 형성방법
KR100460745B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100875027B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100413496B1 (ko) 반도체 소자의 금속배선 형성방법
KR100447322B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050007641A (ko) 반도체 소자의 구리 금속배선 형성방법
JP2012079792A (ja) 半導体装置の製造方法
KR20050122642A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050064661A (ko) 반도체 소자의 금속 배선 형성 방법
KR20090019136A (ko) 반도체 소자의 콘택 홀 형성방법
KR20080038845A (ko) 반도체 소자의 제조방법
KR20070064965A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 15