KR20050045524A - 듀얼 다마신 패턴 형성방법 - Google Patents

듀얼 다마신 패턴 형성방법 Download PDF

Info

Publication number
KR20050045524A
KR20050045524A KR1020030079615A KR20030079615A KR20050045524A KR 20050045524 A KR20050045524 A KR 20050045524A KR 1020030079615 A KR1020030079615 A KR 1020030079615A KR 20030079615 A KR20030079615 A KR 20030079615A KR 20050045524 A KR20050045524 A KR 20050045524A
Authority
KR
South Korea
Prior art keywords
layer
film
interlayer insulating
via hole
dual damascene
Prior art date
Application number
KR1020030079615A
Other languages
English (en)
Inventor
오준환
한상철
손홍성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030079615A priority Critical patent/KR20050045524A/ko
Publication of KR20050045524A publication Critical patent/KR20050045524A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

듀얼 다마신 패턴 형성방법을 제공한다. 이 방법은 먼저, 하지층 상에 하부 식각저지막, 층간절연막 및 캐핑막을 차례로 형성한다. 이어서, 상기 캐핑막 및 층간절연막을 차례로 패터닝 하여 상기 하부 식각저지막을 노출시키는 비아홀을 형성한다. 상기 비아홀을 갖는 결과물 상에 상기 비아홀을 채우는 희생 충진막을 형성한다. 상기 희생 충진막의 상부, 상기 캐핑막 및 상기 층간절연막의 상부를 패터닝하여 상기 층간절연막의 상부에 적어도 상기 비아홀을 포함하는 트렌치를 형성한다. 이어서, 상기 비아홀 내부 및 상기 캐핑막 상에 잔존하는 상기 잔존 희생 충진막에 대하여 열처리를 수행한다. 상기 잔존 희생 충진막을 제거한다.

Description

듀얼 다마신 패턴 형성방법{method of forming dual damascene pattern}
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로 특히 듀얼 다마신 패턴 형성방법에 관한 것 이다.
반도체 소자가 고집적화에 됨에 따라 신뢰성 있는 배선에 대한 요구가 증대되고 있다. 반도체 소자의 배선 재료로써 구리(Cu)는 종래의 알루미늄(Al)에 비하여 낮은 비저항 특성을 지니고 있어 RC 시간지연(RC delay)의 증가를 감소시킬 수 있다. 또한 알루미늄에 비하여 상대적으로 높은 녹는점을 지니고 있어 일렉트로 마이그레이션(electro-migration) 및 스트레스 마이그레이션(stress-migration)에 대한 우수한 내성을 지니고 있다.
상기 구리를 사용하여 반도체 소자의 배선을 형성하는 방법으로 다마신 공정(damascene process)이 적용되고 있다. 특히 듀얼 다마신 공정(dual dama scene process)은 다층 금속배선과 상기 배선간 콘택을 동시에 형성 할 수 있을 뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
상기 듀얼 다마신 공정은 패턴의 형성방법에 따라 비아 퍼스트법과 트렌치 퍼스트법으로 구분되며 비아 퍼스트법이 일반적으로 적용되고 있다.
도 1 내지 도 3은 종래의 듀얼 다마신 패턴 형성방법을 설명하기 위하여 나타낸 단면도들이다.
도 1을 참조하면, 먼저, 하지층(100) 상에 하부 식각저지막(102), 제1 층간절연막(104), 상부 식각저지막(106), 제2 층간절연막(108) 및 캐핑막(110)을 차례로 형성한다. 이어서, 상기 캐핑막(110), 제2 층간절연막(108), 상부 식각저지막 (106) 및 제1 층간절연막(104)을 차례로 패터닝하여 상기 하부 식각저지막(102)을 노출시키는 비아홀(112)을 형성한다. 다음으로, 상기 비아홀(112)을 채우는 희생 충진막(114)을 형성한다. 상기 희생 충진막(114)은 HSQ(hydro silses quioxane)막으로 형성한다.
도 2를 참조하면, 상기 희생 충진막(114) 상에 소정영역의 개구부를 갖는 포토레지스트 패턴(116)을 형성한다. 상기 포토레지스트 패턴(116)을 식각마스크로 한 이방성식각을 수행하여 상기 제2 층간절연막(108) 내에 적어도 상기 비아홀 (112)과 중첩하는 트렌치(118)를 형성한다. 이 과정에서 상기 비아홀(112)의 내부 및 상기 캐핑막(110) 상에 잔존 희생 충진막(114′)이 남게된다.
도 3을 참조하면, 먼저, 산소 플라즈마에 의한 애슁(ashing) 공정을 수행하여 상기 포토레지스트 패턴(116)을 제거한다. 이어서, 상기 잔존 희생 충진막 (114′)을 제거하기 위하여 습식식각을 수행한다. 상기 희생 충진막(114)으로 사용된 상기 HSQ막은 상기 애슁 공정을 수행하는 동안 막 내의 수소가 H2 또는 H2O의 형태로 배출되면서 경화된다. 또한, 상기 포토레지스트 패턴(116)을 형성하는 과정에서 오정렬이 발생하여 상기 포토레지스트 패턴(116)의 형성 및 제거과정을 반복하게 되는 경우에는 상기 HSQ막의 경화는 더욱 심화된다. 그 결과, 도 3에 도시한 바와 같이 상기 잔존 희생 충진막(114′)이 상기 습식식각 중에 완전히 제거되지 않고 상기 비아홀(112)의 내부 또는 상기 캐핑막(110) 상에 식각잔류물(120)로써 남게 된다. 상기 캐핑막(110) 상의 식각잔류물(120)은 후속의 CMP공정에서 단차를 발생시켜 금속배선 두께의 불균일을 초래할 수 있으며 상기 비아홀(112) 내부의 식각잔류물(120)은 후속공정에 의하여 형성된 금속배선의 전기적 특성을 저하시킬 수 있다.
또한, 상기 식각 잔류물(120)을 완전히 제거하기 위하여 일정시간 이상 습식식각을 수행하는 경우 상기 캐핑막(110) 및 제2 층간절연막(108)의 계면 또는 상기 상부 식각저지막(106) 및 제1 층간절연막(104)의 계면에서 언더컷 (undercut;122)이 발생할 수 도 있다.
본 발명이 이루고자 하는 기술적 과제는 희생 충진막의 식각특성을 향상시켜 듀얼 다마신 패턴내에 식각잔류물을 최소화 할 수 있는 듀얼 다마신 패턴 형성방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 듀얼 다마신 패턴 형성방법을 제공한다. 이 방법은 이 방법은 먼저, 하지층 상에 하부 식각저지막, 층간절연막 및 캐핑막을 차례로 형성한다. 이어서, 상기 캐핑막 및 층간절연막을 차례로 패터닝 하여 상기 하부 식각저지막을 노출시키는 비아홀을 형성한다. 상기 비아홀을 갖는 결과물 상에 상기 비아홀을 채우는 희생 충진막을 형성한다. 상기 희생 충진막의 상부, 상기 캐핑막 및 상기 층간절연막의 상부를 패터닝하여 상기 층간절연막의 상부에 적어도 상기 비아홀을 포함하는 트렌치를 형성한다. 이어서, 상기 비아홀 내부 및 상기 캐핑막 상에 잔존하는 상기 잔존 희생 충진막에 대하여 열처리를 수행한다. 상기 잔존 희생 충진막을 제거한다.
이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명 하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4 내지 도 8은 본 발명의 제1 실시예에 의한 듀얼 다마신 패턴 형성방법을 설명하기 위하여 나타낸 단면도들이다.
도 4를 참조하면, 먼저, 하지층(300) 상에 하부 식각저지막(302), 층간절연막(304) 및 캐핑막(306)을 차례로 형성한다. 상기 하지층(300)은 반도체기판 상의 불순물영역 이거나 하부 금속배선일 수 있다. 상기 하부 식각저지막(302)은 실리콘 카바이드막(SiC) 또는 실리콘 질화막(SiN 또는 Si3N4)으로 형성할 수 있다. 상기 층간절연막(304)은 SiOC:H막으로 형성할 수 있다. 또한 상기 캐핑막(306)은 USG막(undoped silicated glass) 또는 FSG막(fluorinated silicate glass)막으로 형성할 수 있다. 이어서, 상기 캐핑막(306) 상에 소정영역의 개구부를 갖는 제1 포토레지스트 패턴(308)을 형성한다. 상기 제1 포토레지스트 패턴(308)을 식각마스크로 사용하여 상기 캐핑막(306) 및 상기 층간절연막(304)을 차례로 식각하여 상기 하부 식각저지막(302)을 노출시키는 비아홀(310)을 형성한다.
도 5를 참조하면, 먼저 상기 제1 포토레지스트 패턴(308)을 제거한다. 상기 제1 포토레지스트 패턴(308)은 산소 플라즈마를 이용한 애슁(ashing)공정을 통하여 제거할 수 있다. 이어서, 상기 비아홀(310)을 갖는 결과물 상에 상기 비아홀(310)을 채우도록 희생 충진막(sacrificial filling layer;312)을 형성한다. 상기 희생 충진막(312)은 후속의 트렌치 형성공정에서 상기 비아홀(310)에 의하여 노출된 부분의 상기 하부 식각저지막(302)이 식각되어 상기 하지층(300)이 조기에 노출되는 것을 방지하기 위하여 형성한다. 상기 희생 충진막(312)은 포토레지스트막, BARC막 또는 SOG막으로 형성할 수 있으나 본 발명의 실시예들에 있어서 상기 희생 충진막(312)은 HSQ막으로 형성하는 것이 바람직하다. 이후 상기 희생 충진막(312) 내의 용매성분을 제거하기 위하여 베이크 공정을 수행한다.
도 6을 참조하면, 상기 희생 충진막(312) 상에 제2 포토레지스트 패턴(314)을 형성한다. 상기 제2 포토레지스트 패턴(314)은 적어도 상기 비아홀(310)과 중첩하며 바람직하게는 상기 비아홀(310)의 폭 보다 더 큰 폭의 개구부를 갖도록 형성한다. 상기 제2 포토레지스트 패턴(314)을 식각마스크로 사용하여 상기 희생 충진막(312)의 상부, 상기 캐핑막(306) 및 상기 층간절연막(304)의 상부를 식각한다. 그 결과 상기 층간절연막(304)의 상부에 적어도 상기 비아홀(310)과 중첩하는 트렌치(316)가 형성된다. 또한, 상기 비아홀(310)의 내부 및 상기 제2 포토레지스트 패턴(314) 하부에 잔존 희생 충진막(312′)이 남게 된다. 한편, 상기 희생 충진막 (312)으로 사용된 상기 HSQ막은 상기 층간절연막(316)으로 사용된 SiOC:H막 보다 큰 식각율을 갖는다. 그 결과 도 6에 도시한 바와 같이 상기 비아홀(310) 내의 상기 잔존 희생 충진막(312′)은 그 상부면이 상기 트렌치(316)의 바닥면과 단차를 갖을 수 있다.
도 7을 참조하면, 먼저, 상기 제2 포토레지스트 패턴(314)을 제거한다. 상기 제2 포토레지스트 패턴(314)은 산소 플라즈마를 이용한 애슁(ashing)공정을 통하여 제거할 수 있다. 이어서, 상기 잔존 희생 충진막(312′)에 대한 열처리(318)를 수행한다. 상기 열처리(318)는 애슁공정을 거치는 과정에서 경화된 상기 잔존 희생 충진막(312′)의 식각특성을 향상시키기 위하여 수행한다. 즉, 도 5에서 설명된 상기 베이크 공정 동안 상기 희생 충진막(312) 내의 용매성분이 제거되고 상기 희생 충진막 (312)은 Si-O-H 결합이 우세한 상태로 된다. 이후 상기 산소 플라즈마에 의한 애슁공정을 거치면서 상기 잔존 희생 충진막(312′) 내부의 수소가 배출되고 Si-O 결합이 우세해지면서 실리콘 산화막으로 경화된다. 상기 Si-O-H 결합이 우세한 상태의 희생 충진막은 상기 애슁공정을 거치면서 경화된 상태의 희생 충진막 보다 큰 식각률을 갖는다. 따라서, 열처리를 통하여 상기 경화된 희생 충진막을 Si-O-H 결합이 우세한 상태로 환원시킴으로써 상기 잔존 희생 충진막(312′)의 식각특성이 향상될 것 이다. 상기 열처리(318)는 반응기의 분위기를 수소 분위기로 하고 250℃ 내지 600℃의 온도범위, 바람직하게는 400℃의 온도에서 베이크를 하거나 반응기를 진공으로 하고 250℃ 내지 600℃의 온도범위, 바람직하게는 400℃의 온도에서 어닐링하여 수행할 수 있다.
도 8을 참조하면, 먼저, 상기 열처리(318)를 거친 상기 잔존 희생 충진막 (312′)을 제거한다. 상기 잔존 희생 충진막 (312′)은 불산(HF)을 식각액으로 사용한 습식식각으로 제거될 수 있다. 상술한 바와 같이 상기 열처리(318)를 거친 상기 잔존 희생 충진막 (312′)은 식각특성이 향상되어 상기 습식식각시 식각잔류물이 최소화 될 수 있다. 또한, 상기 습식식각 공정 시간이 줄어들고 상기 열처리 (318) 과정에서 상기 층간절연막(304) 내에 잔존하는 수분이 제거됨으로 인해 상기 캐핑막(306) 하부의 상기 층간절연막(304)에서 발생하는 언더컷을 방지할 수 있게된다.
상기 잔존 희생 충진막(312′)을 제거한 후 상기 비아홀(310)에 의하여 노출된 부분의 상기 하부 식각저지막(302)을 제거하여 듀얼 다마신 패턴을 형성한다. 상기 하부 식각저지막(302)은 반응성 이온 식각으로 제거될 수 있다. 이후, 확산장벽층 형성 및 금속층 형성등 통상의 공정을 수행하여 금속배선을 형성할 수 있다.
도 9 내지 도 10은 본 발명의 제2 실시예에 의한 듀얼 다마신 패턴 형성방법을 설명하기 위하여 나타낸 단면도들이다.
도 9를 참조하면, 먼저, 하지층(500) 상에 하부 식각저지막(502), 제1 층간절연막(504), 상부 식각저지막(506), 제2 층간절연막(508) 및 캐핑막(510)을 차례로 형성한다. 상기 하부 식각저지막(502) 및 상기 상부 식각저지막(506)은 실리콘 카바이드막 또는 실리콘질화막으로 형성할 수 있다. 상기 제1 층간절연막(504) 및 상기 제2 층간절연막(508)은 SiOC:H막으로 형성할 수 있다. 또한 상기 캐핑막 (510)은 FSG막 또는 USG막으로 형성할 수 있다. 이후 상기 본 발명의 제1 실시예와 같은 방법으로 비아홀(512) 및 희생충진막(514)를 형성한다.
도 10을 참조하면, 상기 희생충진막(514) 상에 포토레지스트 패턴(도시하지 않음)을 형성한다. 상기 포토레지스트 패턴은 적어도 상기 비아홀(512)과 중첩하며 바람직하게는 상기 비아홀(512)의 폭 보다 더 큰 폭의 개구부를 갖도록 형성 한다. 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 상부 식각저지막(506)이 노출되도록 상기 희생 충진막(514), 상기 캐핑막(510) 및 상기 제2 층간절연막 (508)을 식각한다. 그 결과 상기 제2 층간절연막(508) 내에 적어도 상기 비아홀 (512)과 중첩하는 트렌치(516)가 형성된다. 또한, 상기 비아홀(512)의 내부 및 캐핑막(510) 상에 잔존 희생 충진막 (514′)이 남게 된다. 이후 상기 본 발명의 제1 실시예와 같은 방법으로 상기 잔존 희생 충진막(514′)에 대한 열처리(518)를 실시하고 상기 잔존 희생 충진막(514′)을 제거하여 듀얼 다마신 패턴을 형성한다.
상술한 바와 같이 본 발명에 의하면 듀얼 다마신 패턴 형성방법에 있어서 열처리를 통하여 희생 충진막의 식각특성을 향상시킴으로써 듀얼 다마신 패턴내에 식각잔류물을 최소화 할 수 있게 된다. 또한, 식각공정 시간이 단축되고 상기 열처리를 통해 층간절연막 내의 잔존 수분을 제거하게 됨으로써 층간절연막의 언더컷을 방지할 수 있게 된다.
도 1 내지 도 3은 종래의 듀얼 다마신 패턴 형성방법을 설명하기 위하여 나타낸 단면도들이다.
도 4 내지 도 8은 본 발명의 제1 실시예에 의한 듀얼 다마신 패턴 형성방법을 설명하기 위하여 나타낸 단면도들이다.
도 9 내지 도 10은 본 발명의 제2 실시예에 의한 듀얼 다마신 패턴 형성방법을 설명하기 위하여 나타낸 단면도들이다.
* 도면의 주요부분에 대한 설명*
300 : 하지층 302 : 하부 식각저지막
304 : 층간절연막 306 : 캐핑막
308 : 제1 포토레지스트 패턴 310 : 비아홀
312 : 희생 충진막 312′: 잔존 희생 충진막
314 : 제2 포토레지스트 패턴 316 : 트렌치

Claims (10)

  1. 하지층 상에 하부 식각저지막, 층간절연막 및 캐핑막을 차례로 형성하고,
    상기 캐핑막 및 층간절연막을 차례로 패터닝 하여 상기 하부 식각저지막을 노출시키는 비아홀을 형성하고,
    상기 비아홀을 갖는 결과물 상에 상기 비아홀을 채우는 희생 충진막을 형성하고,
    상기 희생 충진막의 상부, 상기 캐핑막 및 상기 층간절연막의 상부를 패터닝하여 상기 층간절연막의 상부에 적어도 상기 비아홀과 중첩하는 트렌치를 형성하고,
    상기 비아홀 내부 및 상기 캐핑막 상에 잔존하는 상기 잔존 희생 충진막에 대하여 열처리를 수행하고,
    상기 잔존 희생 충진막을 제거하는 것을 포함하는 듀얼 다마신 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 희생 충진막은 HSQ막인 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 열처리는 수소 분위기 내에서 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
  4. 제 1 항에 있어서,
    상기 열처리는 진공 분위기 내에서 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 열처리는 250℃ 내지 600℃의 온도범위에서 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
  6. 제 1 항에 있어서,
    상기 열처리는 400℃의 온도에서 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
  7. 제 1 항에 있어서,
    상기 잔존 희생 충진막을 제거하는 것은 불산을 식각액으로 사용하여 습식식각 하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
  8. 제 1 항에 있어서,
    상기 희생 충진막을 제거한 후에 상기 비아홀에 의해 노출된 상기 하부 식각저지막을 제거하는 것을 더 포함하는 듀얼 다마신 패턴 형성방법.
  9. 제 1 항에 있어서,
    상기 층간절연막은 상기 하부 식각저지막상에 제1 층간절연막, 상부 식각저지막 및 제2 층간절연막을 차례로 적층시키어 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
  10. 제 9 항에 있어서,
    상기 트렌치를 형성하는 것은 상기 상부 식각저지막이 노출되도록 상기 희생 충진막, 상기 캐핑막 및 상기 제2 층간절연막을 패터닝하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
KR1020030079615A 2003-11-11 2003-11-11 듀얼 다마신 패턴 형성방법 KR20050045524A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030079615A KR20050045524A (ko) 2003-11-11 2003-11-11 듀얼 다마신 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079615A KR20050045524A (ko) 2003-11-11 2003-11-11 듀얼 다마신 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20050045524A true KR20050045524A (ko) 2005-05-17

Family

ID=37245199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079615A KR20050045524A (ko) 2003-11-11 2003-11-11 듀얼 다마신 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20050045524A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755670B1 (ko) * 2006-04-03 2007-09-05 삼성전자주식회사 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755670B1 (ko) * 2006-04-03 2007-09-05 삼성전자주식회사 반도체 소자의 제조 방법
US7645695B2 (en) 2006-04-03 2010-01-12 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor element

Similar Documents

Publication Publication Date Title
US6638871B2 (en) Method for forming openings in low dielectric constant material layer
US7211519B2 (en) Method for manufacturing semiconductor device
JP3248492B2 (ja) 半導体装置及びその製造方法
US6828229B2 (en) Method of manufacturing interconnection line in semiconductor device
US8415799B2 (en) Dual damascene interconnect in hybrid dielectric
JP2003045969A (ja) デュアルダマシン工程を利用した配線形成方法
KR100593446B1 (ko) 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
US9431292B1 (en) Alternate dual damascene method for forming interconnects
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
KR100576367B1 (ko) 반도체 소자의 배선방법
CN112435983A (zh) 金属内连线结构及其制作方法
US7622331B2 (en) Method for forming contacts of semiconductor device
KR20050045524A (ko) 듀얼 다마신 패턴 형성방법
KR100440080B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
KR100950760B1 (ko) 반도체 소자의 배선 형성방법
KR100866135B1 (ko) 반도체 소자의 제조방법
KR100628227B1 (ko) 반도체 소자의 배선 형성방법
KR101081853B1 (ko) 반도체 소자의 제조방법
KR101098274B1 (ko) 듀얼 다마신 패턴 형성방법
KR100861289B1 (ko) 반도체 소자의 금속배선 제조방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100604756B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040103554A (ko) 금속 마스크층을 사용한 배선 형성 방법
KR20100036449A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination