KR20050032304A - 다마신 공정의 마진 평가용 패턴 구조 - Google Patents

다마신 공정의 마진 평가용 패턴 구조 Download PDF

Info

Publication number
KR20050032304A
KR20050032304A KR1020030068340A KR20030068340A KR20050032304A KR 20050032304 A KR20050032304 A KR 20050032304A KR 1020030068340 A KR1020030068340 A KR 1020030068340A KR 20030068340 A KR20030068340 A KR 20030068340A KR 20050032304 A KR20050032304 A KR 20050032304A
Authority
KR
South Korea
Prior art keywords
metal
metal contact
damascene process
straight bar
contact group
Prior art date
Application number
KR1020030068340A
Other languages
English (en)
Inventor
박성기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030068340A priority Critical patent/KR20050032304A/ko
Publication of KR20050032304A publication Critical patent/KR20050032304A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 다마신 공정의 마진을 효과적으로 평가할 수 있는 마진 평가용 패턴 구조에 관한 것이다. 본 발명에 따른 마진 평가용 패턴 구조는 기판의 활성 영역 상에 "ㄷ"자 모양으로 형성된 제1 내지 제4 금속 콘택을 구비하는 제1 금속 콘택 그룹, 기판의 게이트 영역 상에 "ㄷ"자 모양으로 형성된 제5 내지 제8 금속 콘택을 구비하는 제2 금속 콘택 그룹, 제1 및 제2 금속 콘택 그룹의 중심부까지 양단이 각각 연장된 제1 직선바와, 이 제1 직선바와 직교하고 제1 및 제2 금속 콘택 그룹들 사이에 연장된 제2 직선바 및 제2 직선바와 함께 제1 및 제2 금속 콘택 그룹을 포위하는 방향으로 제2 직선바의 양단에서 제1 직선바와 평행한 방향으로 연장되는 제3 및 제4 직선바를 구비하는 제1 금속 배선, 제3 또는 제4 직선바와 소정 간격을 사이에 두고 제3 또는 제4 직선바와 평행한 방향으로 연장되는 제2 금속 배선, 및 제2 금속 배선의 하부에 형성된 적어도 하나의 제9 금속 콘택을 구비하는 제3 금속 콘택 그룹을 포함한다.

Description

다마신 공정의 마진 평가용 패턴 구조{Pattern for testing damascene process margin}
본 발명은 다마신 공정상의 마진을 평가하기 위한 마진 평가용 패턴 구조에 관한 것이다.
일반적으로 메모리 반도체 공정에서는 메모리 반도체가 고집적화 할수록 사이즈 축소(Shrink)의 부담을 가지게 된다. 특히 낸드 플래시에서 비트라인으로 사용하는 금속 배선(Metal-1)은 종전의 알루미늄(Aluminum)을 증착한 후 에치하는 공정으로는 더 이상 낸드 플래시에 적용할 수 없다. 즉, 낸드 플래시 공정에 알루미늄을 사용하려면 비트라인의 최소 간격은 0.25㎛가 되어야 한다. 하지만, 낸드 플래시의 비트라인(Bitline) 간격은 0.14㎛로 더 이상 알루미늄을 이용한 증착(Deposition) 및 식각(Etch) 공정을 낸드 플래시 공정에 사용할 수 없다. 이를 위해 도입된 것이 다마신 공정(Damascene process)이다.
다마신 공정은 먼저 산화물층을 식각한 후 텅스텐(Tungsten) 증착을 실시하고 여분의 텅스텐에 대해 화학기계적 연마(CMP) 공정을 진행하여 원하는 비트라인을 확보하는 기술로써 최근의 메모리 고집적화 공정에 많이 사용되고 있다. 다마신 공정에는 상호 접속 금속 배선과 상호 접속 단계들 사이의 경로들을 동시에 형성하는 듀얼 다마신 공정(Dual damascene process)이 있다. 이러한 듀얼 다마신 공정에서는 특히 비트라인을 접속시키는 금속 콘택(M1CT; Matal-1 Contact)과 금속 배선을 동시에 적용하는 경우 더욱 세심한 노력이 필요하다.
다마신 공정의 예를 들면, 먼저 기판상에 두 절연체층이 증착되고 상부 질화물층이 패턴된다. 이때 기판과 각 절연체층 사이 및 상부 절연체층의 상부면에는 식각 방지막이 형성된다. 식각 방지막은 Si3N4 등의 선택성이 높은 실리콘 질화물로 형성된다. 그 후, 상부 절연체층은 그 상부에 형성된 포토 레지스트 층의 패턴에 따른 사진 공정을 거쳐 제1 폭의 제1 창이 형성되도록 식각된다. 식각은 상부 절연체층과 하부 절연체층 사이에 형성된 식각 방지막에서 종료된다.
다음으로 상부 절연체층의 상부측에 금속 레지스트 층이 형성되고 사진 공정이 실시된다. 그리고 금속 레지스트 층의 현상 후에 상부 절연체층 및 하부 절연체층이 동시에 식각된다. 두 절연체층의 산화물 식각 단계 후 폭이 다른 두 창이 두 절연체층에 형성된다. 그 후, 두 창의 표면에는 장벽층과 시드층이 증착되고 텅스텐(W)으로 도금된다. 그리고 상부 절연체층의 상부면에 형성된 여분의 텅스텐은 화학기계적 연마(CMP) 공정에 의해 제거된다. 이러한 과정에 의해, 다마신 공정 또는 듀얼 다마신 공정은 고집적화에 따른 미세 금속 배선을 가능케 한다.
그러나 앞서 설명한 다마신 공정에서는 금속 콘택의 코너 부분이 넓어지는 문제가 나타난다. 특히 비트라인으로 사용하는 금속 배선의 폭과 금속 콘택의 폭이 동일한 경우, 주사전자현미경(SEM) 사진을 도시화한 도 1a의 원 표시 내에서와 같이 금속 콘택의 상부 부분의 넓어짐으로 인해서 인접한 금속 배선들 사이에는 브리지(Bridge)가 발생되고, 이로 인하여 수율(Yield)을 낮아진다는 단점이 있다.
예를 들어 다마신 공정을 거친 다이에 대하여 인라인 데이터 및 제품 다이 테스트(In-line data & Product die test)를 실시하면, 금속 콘택을 가진 금속 배선 라인들이 나란하게 지나갈 경우, 다마신 공정의 특성상 거의 평행하게 형성되는 금속 배선 라인들의 중간 부분에 존재하는 산화물이 얇아져 보이는 것을 확인할 수 있다. 즉, 이것은 금속 배선들간의 브리지 가능성이 높다는 것을 나타낸다.
특히 금속 콘택과 금속 배선을 위한 콘택홀/비아홀과 트랜치를 형성하기 위하여 산화물을 에치한 후 플러그 인플란트(Plug Implant)를 실시하는 경우, 평행하게 형성되는 금속 배선 라인들 사이의 중간 산화물 부분은 인플란트 손상을 맞게 된다. 따라서 평행한 금속 배선들 간의 간격이 더욱 줄어들게 된다. 이를 구체적으로 나타내면 도 1b와 같다.
도 1b는 종래 기술에 따른 다마신 공정 후 금속 배선들간의 좁아진 간격 형태를 개략적으로 보여주는 단면도이다. 도 1b에서 (a)는 이상적인 공정 실시에 따른 결과를 나타내고, (b)는 실제의 경우를 나타낸 것이다.
도 1b의 (b)를 참조하면, 다마신 공정에 의해 금속 콘택(12)이 넓어지며 이로 인해 금속 배선들(14) 간의 간격(16)이 줄어든다. 금속 배선들(14) 간의 간격이 줄어드는 원인은 포토 레지스트 슬로프(PR slope; Photo register slope)에 기인하는 것과 플러그 인플란트 공정시의 인플란트 손상에 의한 것이 있다. 포토 레지스트 슬로프는 다마신 공정 특성상 금속 배선들 사이의 중간 부분에 포토 레지스트가 피라미드 형태로 존재하는 것을 말한다. 인플란트 손상은 플러그 인플란트 공정 진행으로 인한 절연체층 코너의 산화물 손상이 발생하는 것을 말한다. 또한, 텅스텐 증착 전에 실시하는 베리어 금속 증착의 사전 클리닝시에도 절연체층 코너의 산화물이 과도하게 식각되므로 금속 배선들 간의 간격이 급격히 좁아진다.
그러나 종래 기술에서는 금속 배선만을 위한 테스트 패턴만이 존재한다. 예를 들면, 도 2에 도시한 바와 같이 종래의 테스트 패턴(22)은 단순히 금속 배선의 직선바 형태이며 동시에 핑거(Finger) 형태이다. 즉 이러한 종래의 핑거 형태의 테스트 패턴으로는 금속 배선이 금속 콘택에 의해 영향받을 수 있는 팩터를 용이하게 구할 수 없다는 단점이 있다. 특히 종래의 테스트 패턴을 이용하면, 금속 배선들 간의 브리지 가능성에 대하여 평가할 수 있지만, 금속 배선의 라운드 모양과 금속 배선과 금속 콘택이 함께 존재하는 경우에 대한 평가는 미비하다. 특히 금속 배선과 금속 콘택이 함께 존재하는 경우, 금속 콘택의 영향에 의해 금속 배선의 폭이 넓어지는 경우에 대한 평가는 더욱 미비하다. 이를 위해 현재의 종래 기술을 이용하는 경우, 다마신 공정상의 디자인 룰 마진(Design rule margin)의 테스트를 위하여 적어도 세 개의 테스트 패턴을 준비해야 한다. 하지만 이러한 방식은 소자의 제조 공정을 복잡하게 한다는 단점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 도출된 것으로, 본 발명의 목적은 다마신 공정에 적용할 수 있는 개선된 구조의 마진 평가용 패턴을 제공하는 것이다.
본 발명의 다른 목적은 다마신 공정의 적어도 세 개의 디자인 룰 마진에 대하여 마진 평가를 할 수 있는 마진 평가용 패턴을 제공하는 것이다.
본 발명의 또 다른 목적은 다마신 공정의 금속 콘택의 영향을 고려한 금속 배선의 마진을 평가할 수 있는 마진 평가용 패턴을 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판의 활성 영역 상에 "ㄷ"자 모양으로 형성된 제1 내지 제4 금속 콘택을 구비하는 제1 금속 콘택 그룹과, 상기 기판의 게이트 영역 상에 "ㄷ"자 모양으로 형성된 제5 내지 제8 금속 콘택을 구비하는 제2 금속 콘택 그룹과, 상기 제1 및 제2 금속 콘택 그룹의 중심부까지 양단이 각각 연장된 제1 직선바, 상기 제1 직선바와 직교하고 상기 제1 및 제2 금속 콘택 그룹들 사이에 연장된 제2 직선바 및 상기 제2 직선바와 함께 상기 제1 및 제2 금속 콘택 그룹을 포위하는 방향으로 상기 제2 직선바의 양단에서 상기 제1 직선바와 평행한 방향으로 연장되는 제3 및 제4 직선바를 구비하는 제1 금속 배선과, 상기 제3 또는 제4 직선바와 소정 간격을 사이에 두고 상기 제3 또는 제4 직선바와 평행한 방향으로 연장되는 제2 금속 배선, 및 상기 제2 금속 배선의 하부에 형성된 적어도 하나의 제9 금속 콘택을 구비한 제3 금속 콘택 그룹을 포함하는 다마신 공정의 마진 평가용 패턴 구조를 제공할 수 있다.
바람직한 일 실시예에서, 상기 적어도 하나의 제9 금속 콘택은 상기 기판의 소자 분리막 위에 형성된다.
또한, 상기 제1 내지 제9 금속 콘택과 상기 제1 및 제2 금속 배선은 동일한 폭을 구비한다.
또한, 상기 제1 금속 콘택 그룹, 상기 제2 금속 콘택 그룹, 상기 제1 금속 배선 및 상기 제2 금속 배선은 동일한 간격을 사이에 두고 형성된다.
또한, 상기 다마신 공정의 마진 평가용 패턴 구조는 복수의 상기 패턴이 배열된 어레이 구조를 포함한다.
또한, 상기 다마신 공정의 마진 평가용 패턴 구조는 상기 어레이 구조의 복수의 제1 금속 콘택 그룹이 아이솔레이션으로 연결되는 구조를 포함한다.
또한, 상기 다마신 공정의 마진 평가용 패턴 구조는 상기 아이솔레이션이 패드를 통해 테스트 장치에 연결되는 구조를 포함한다.
또한, 상기 다마신 공정의 마진 평가용 패턴 구조는 상기 어레이 구조의 복수의 제2 금속 콘택 그룹이 게이트로 연결되는 구조를 포함한다.
또한, 상기 다마신 공정의 마진 평가용 패턴 구조는 상기 게이트가 패드를 통해 테스트 장치에 연결되는 구조를 포함한다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 다마신 공정의 마진 평가용 패턴을 나타낸 레이아웃 도면이다.
도 3을 참조하면, 본 발명에 따른 다마신 공정의 마진 평가용 패턴(10)(이하 "테스트 패턴"이라 칭함)은 기본적으로 "ㄷ"자 모양의 제1 및 제2 금속 콘택 그룹(200, 300)과, 점선 모양의 제3 금속 콘택 그룹(500)과, 제 1 내지 제3 금속 콘택 그룹(200, 300, 500)들 사이에서 "H"자 모양으로 형성되는 제1 금속 배선(100), 및 상기 제3 금속 콘택 그룹(500)의 상부에 형성되는 제2 금속 배선(400)을 포함한다.
제1 금속 콘택 그룹(200)은 기판(도시하지 않음)의 활성 영역(20) 위에 "ㄷ"자 모양 또는 직사각형 모양으로 형성된다. 즉 제1 금속 콘택 그룹(200)은 "ㄷ"자 모양에 있어서 그 양단부에 각각 형성된 제1 및 제4 금속 콘택(202, 208)과, 제1 금속 콘택 그룹(200)의 두 굴절부에 각각 형성된 제2 및 제3 금속 콘택(204, 206)을 포함한다.
제2 금속 콘택 그룹(300)은 기판의 게이트 영역(30) 위에 "ㄷ"자 모양 또는 직사각형 모양으로 형성된다. 즉 제2 금속 콘택 그룹(300)은 "ㄷ"자 모양에 있어서 그 양단부에 각각 형성된 제5 및 제8 금속 콘택(302, 308)과, 제2 금속 콘택 그룹(300)의 두 굴절부에 각각 형성된 제6 및 제7 금속 콘택(304, 306)을 포함한다. 한편, 활성 영역 상이 제1 금속 콘택 그룹은 활성 영역 위에 형성된 복수의 금속 콘택을 나타내고, 게이트 상의 제2 금속 콘택 그룹은 게이트 위에 오픈된 복수의 금속 콘택을 나타낸다.
제1 금속 배선(100)은 제1 및 제4 금속 콘택(202, 208) 사이를 지나 제1 금속 콘택 그룹(200)의 중심부까지 연장된 일단과, 제5 및 제8 금속 콘택(302, 308) 사이를 지나 제2 금속 콘택 그룹(300)의 중심부까지 연장된 타단을 구비한 제1 직선바 모양의 금속 배선(102)(이하 "제1 직선바"라고 칭함)을 포함한다. 또한, 제1 금속 배선(100)은 제1 직선 모양의 금속 배선에 직교하면서 제1 금속 콘택 그룹(200)과 제2 금속 콘택 그룹(300) 사이를 지나는 제2 직선 바 모양의 금속 배선(104)(이하 "제2 직선바"라고 칭함)을 포함한다. 그리고 제1 금속 배선(100)은 제2 직선바(104)의 일단에서 제2 직선바(104)에 직교하고 제1 직선바(102)와 평행하며, 더욱이 제1, 제2, 제7 및 제8 금속 콘택(202, 204, 306, 308)이 이루는 직선과 나란하게 연장되는 제3 직선바 모양의 금속 배선(106)(이하 "제3 직선바"라고 칭함)을 포함한다. 또한, 제1 금속 배선(100)은 제2 직선바(104)의 타단에서 제2 직선바(104)에 직교하고 제1 직선바(102)와 평행하며, 더욱이 제3, 제4, 제5 및 제6 금속 콘택(202, 204, 306, 308)이 이루는 직선과 나란하게 연장되는 제4 직선바 모양의 금속 배선(108)(이하 "제4 직선바"라고 칭함)을 포함한다. 제1 직선바(102), 제2 직선바(104), 제3 직선바(106) 및 제4 직선바(108)는 일체로 형성될 수 있다.
제2 금속 배선(400)은 제3 직선바(106)와 평행하게 연장되도록 형성된다. 그리고 제3 금속 콘택 그룹(500)은 제2 금속 배선(400)의 하부에 형성된다. 제3 금속 콘택 그룹(500)은 적어도 하나의 금속 콘택을 포함한다. 도 3에서 제3 금속 콘택 그룹(500)은 제9 금속 콘택(502) 및 제10 금속 콘택(504)를 포함하도록 도시되었다. 제9 금속 콘택(502) 또는 제10 금속 콘택(504)은 기판의 소자 분리막 상에 형성되는 것이 바람직하다.
이와 같이 본 발명에서는 다마신 공정의 마진을 평가하기 위하여, 브리지를 확인하기 위한 패드에는 제1 금속 콘택을 만들지 않는다. 그리고 활성 영역 상의 제1 금속 콘택 그룹과 게이트 상의 제2 금속 콘택 그룹을 분리하여 형성한다. 활성 영역 상의 제1 금속 콘택 그룹은 다마신 공정 또는 듀얼 다마신 공정에 적절히 적용하기 위하여 기판 상의 아이솔레이션이나 소정 단계의 아이솔레이션 층으로 연결되고, 게이트 상의 제2 금속 콘택 그룹은 기판 상의 게이트나 소정 단계의 게이트 라인으로 연결된다. 상기 테스트 패턴의 구성에 의해, 다마신 공정의 마진을 매우 효과적으로 평가할 수 있다.
도 4는 도 3의 다마신 공정의 마진 평가용 패턴의 어레이 구조를 나타내는 레이아웃 도면이다.
도 4를 참조하면, 본 발명의 마진 평가용 패턴 즉 테스트 패턴(40)은 네 개의 테스트 패턴(42, 44, 46, 48)이 두 줄로 늘러선 구조를 포함한다. 물론 본 발명의 테스트 패턴(40)은 네 개의 테스트 패턴의 어레이 구조뿐만 아니라 그 이상의 테스트 패턴을 포함할 수 있고, 또한, 세 줄 이상으로 늘러선 어레이 구조를 포함할 수 있다.
도 5는 본 발명의 바람직한 일 실시예에 따른 아이솔레이션(ISO; Isolation) 및 게이트(Gate)의 레이아웃(layout)을 나타낸 도면이다. 참고로, 도 5에서 아이솔레이션(52)과 게이트(62)의 상부에는 형성되는 금속 콘택들은 참조부호 60a 및 60b로 도시되었다. 그리고 제2 금속 배선 하부에 형성되는 금속 콘택들은 참조부호 60c로 도시되었다.
도 5를 참조하면, 아이솔레이션(52)은 본 발명의 어레이 구조를 가진 테스트 패턴의 하부에 결합된다. 즉, 아이솔레이션(52)은 기판(도시하지 않음) 상에 형성되고 동시에 제1 금속 콘택 그룹의 하부에서 제1 금속 콘택 그룹 내의 각 금속 콘택을 연결하도록 형성된다. 구체적으로 아이솔레이션(52)은 제1 금속 콘택과 제2 금속 콘택을 각각 연결하는 복수의 제1 직선바(54), 제3 금속 콘택과 제4 금속 콘택을 연결하는 복수의 제2 직선바(56), 및 복수의 제1 직선바(54) 및 복수의 제2 직선바(56)를 연결하는 제3 직선바(58)를 포함한다. 제3 직선바(58)은 레이아웃 구조상 분리 연결된 제4 직선바(58a)를 포함한다. 제1 내지 제4 직선바는 기판 상에 직선바 모양으로 형성된 아이솔레이션을 나타낸다.
게이트(62)는 본 발명의 어레이 구조를 가진 테스트 패턴의 하부에 결합된다. 즉, 게이트(62)은 기판(도시하지 않음) 상에 형성되고 동시에 제2 금속 콘택 그룹의 하부에서 제2 금속 콘택 그룹 내의 각 금속 콘택을 연결하도록 형성된다. 구체적으로 게이트(62)는 제5 금속 콘택과 제6 금속 콘택을 각각 연결하는 복수의 제5 직선바(64), 제7 금속 콘택과 제8 금속 콘택을 연결하는 복수의 제6 직선바(66), 및 복수의 제5 직선바(64) 및 복수의 제6 직선바(66)를 연결하는 제7 직선바(68)를 포함한다. 제7 직선바(68)은 배치 구조상 분리 연결된 제8 직선바(68a)를 포함한다. 제5 내지 제8 직선바는 기판 상에 직선바 모양으로 형성된 게이트를 나타낸다. 상기 아이솔레이션 및 게이트의 패턴 구조에 의해, 본 발명에 따른 아이솔레이션 및 게이트는 테스트 패턴의 각 구성을 분리하여 어레이상의 동일한 요소를 적절하게 연결시킨다.
도 6은 본 발명의 바람직한 일 실시예에 따른 다마신 공정의 마진 평가용 패턴에 테스트 패드가 연결된 구조를 나타낸 도면이다.
도 6을 참조하면, 본 발명에 따른 어레이 구조의 테스트 패턴(42, 44, 46, 48)은 각 테스트 패턴 내의 제1 금속 배선에 연결되는 제1 패드(72)와, 제1 및 제2 금속 콘택 그룹의 하부에 각각 배치된 아이솔레이션(52) 및 게이트(62)에 각각 연결되는 제2 및 제3 패드(74, 76), 및 제2 금속 배선에 연결되는 제4 패드(78)를 포함한다. 제1 패드(72)에는 플러스(Plus) 전압이 인가되고, 제2 내지 제4 패드(74, 76, 78)에는 마이너스(Minus) 전압이 인가된다.
즉, 플러스 전압 패드측에는 제1 금속 배선만 연결한다. 이때, 제1 금속 배선에는 위에서 설명한 바와 같이 금속 콘택을 형성하지 않는다. 그리고 각 마이너스 전압 패드측에는 각각 아이솔레이션의 활성 영역 상에 제1 금속 콘택 그룹을 연결하고, 게이트 상의 제2 금속 콘택 그룹을 연결하며, 제2 금속 배선 하부의 제3 금속 콘택 그룹을 연결한다.
이와 같이, 본 발명에서는 제1 패드(72) 및 제2 내지 제4 패드(74, 76, 78) 사이에 선택적으로 일정 전압을 인가하고 이때 흐르는 전류를 가지고 브리지 여부를 판단한다. 특히 본 발명에서는 금속 콘택의 누설(leakage)에 의한 전류를 잘못 해석할 소지가 있으므로 상기 구성과 같이 패드를 할당하여 다마신 공정의 마진을 매우 효과적으로 평가한다.
다음으로 위에서 언급한 본 발명의 테스트 패턴을 이용하여 다마신 공정 후의 브리지를 평가하는 과정에 대하여 설명하기로 한다.
먼저는 제1 패드(72)와 제2 패드(74)를 통해 제1 금속 배선과 게이트 상의 제2 금속 콘택 그룹 사이의 브리지를 평가한다. 다음으로, 제1 패드(72)와 제3 패드(76)를 통해 제1 금속 배선과 활성 영역 상의 제1 금속 콘택 그룹 사이의 브리지를 평가한다. 다음으로, 제1 패드(72)와 제4 패드(78)를 통해 제1 금속 배선과 제3 금속 콘택 그룹의 영향을 받는 제2 금속 배선 사이의 브리지를 평가한다.
다음으로, 제1 패드(72)와 제2 내지 제4 패드(74, 76, 78)를 통해 제1 금속 배선과 활성 영역 상의 제1 금속 콘택 그룹, 게이트 상의 제2 금속 콘택 그룹 및 제3 금속 콘택 그룹의 영향을 받는 제2 금속 배선의 모든 경우에 대한 브리지를 평가한다. 마지막으로, 제2 패드(74)와 제3 패드(76)를 통해 게이트 상의 제2 금속 콘택 그룹과 활성 영역 상의 제1 금속 콘택 그룹 사이의 브리지를 평가한다. 상기 테스트 과정을 통해, 본 발명에서는 다마신 공정의 마진을 매우 효과적으로 평가할 수 있다.
본 발명에 의하면, 다마신 공정의 마진을 평가하기 위해 필요한 적어도 3개의 테스트 패턴을 하나의 테스트 패턴으로 제공할 수 있다.
또한 본 발명에 의하면, 다마신 공정의 금속 콘택의 영향을 고려한 금속 배선의 마진을 평가할 수 있는 테스트 패턴을 제공할 수 있다.
또한 본 발명에 의하면, 하나의 테스트 패턴으로 다마신 공정의 마진을 효과적으로 평가함으로써 공정 단축 및 개발 기간의 단축을 도모할 수 있다.
도 1은 종래 기술에 따른 다마신 공정 후 금속 배선들간의 좁아진 간격 형태를 개략적으로 보여주는 단면도이다.
도 2는 종래 기술에 따른 다마신 공정의 테스트 패턴을 나타낸 평면도이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 다마신 공정의 마진 평가용 패턴을 나타낸 레이아웃 도면이다.
도 4는 도 3의 다마신 공정의 마진 평가용 패턴의 어레이 구조를 나타내는 레이아웃 도면이다.
도 5는 본 발명의 바람직한 일 실시예에 따른 아이솔레이션(ISO; Isolation) 및 게이트(Gate)의 레이아웃(layout)을 나타낸 도면이다.
도 6은 본 발명의 바람직한 일 실시예에 따른 다마신 공정의 마진 평가용 패턴에 테스트 패드가 연결된 구조를 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 테스트 패턴
20 : 활성 영역
30 : 게이트 영역
100 : 제1 금속 배선
200 : 제1 금속 콘택 그룹
202 ~ 208 : 제1 내지 제4 금속 콘택
300 : 제2 금속 콘택 그룹
302 ~ 308 : 제5 내지 제8 금속 콘택
400 : 제2 금속 배선
500 : 제3 금속 콘택 그룹
502 : 제9 금속 콘택
504 : 제10 금속 콘택

Claims (9)

  1. 기판의 활성 영역 상에 "ㄷ"자 모양으로 형성된 제1 내지 제4 금속 콘택을 구비하는 제1 금속 콘택 그룹;
    상기 기판의 게이트 영역 상에 "ㄷ"자 모양으로 형성된 제5 내지 제8 금속 콘택을 구비하는 제2 금속 콘택 그룹;
    상기 제1 및 제2 금속 콘택 그룹의 중심부까지 양단이 각각 연장된 제1 직선바, 상기 제1 직선바와 직교하고 상기 제1 및 제2 금속 콘택 그룹들 사이에 연장된 제2 직선바, 및 상기 제2 직선바와 함께 상기 제1 및 제2 금속 콘택 그룹을 포위하는 방향으로 상기 제2 직선바의 양단에서 상기 제1 직선바와 평행한 방향으로 연장되는 제3 및 제4 직선바를 구비하는 제1 금속 배선;
    상기 제3 또는 제4 직선바와 소정 간격을 사이에 두고 상기 제3 또는 제4 직선바와 평행한 방향으로 연장되는 제2 금속 배선; 및
    상기 제2 금속 배선의 하부에 형성된 적어도 하나의 제9 금속 콘택을 구비하는 제3 금속 콘택 그룹을 포함하는 다마신 공정의 마진 평가용 패턴 구조.
  2. 제1항에 있어서,
    상기 적어도 하나의 제9 금속 콘택은 상기 기판의 소자 분리막 위에 형성되는 다마신 공정의 마진 평가용 패턴 구조.
  3. 제1항에 있어서,
    상기 제1 내지 제9 금속 콘택과 상기 제1 및 제2 금속 배선은 동일한 폭을 구비하는 다마신 공정의 마진 평가용 패턴 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 금속 콘택 그룹, 상기 제2 금속 콘택 그룹, 상기 제1 금속 배선 및 상기 제2 금속 배선은 동일한 간격을 사이에 두고 형성되는 다마신 공정의 마진 평가용 패턴 구조.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    어레이 구조를 포함하는 다마신 공정의 마진 평가용 패턴 구조.
  6. 제5항에 있어서,
    상기 어레이 구조의 복수의 제1 금속 콘택 그룹이 아이솔레이션으로 연결되는 구조를 포함하는 다마신 공정의 마진 평가용 패턴 구조.
  7. 제6항에 있어서,
    상기 아이솔레이션이 패드를 통해 테스트 장치에 연결되는 구조를 포함하는 다마신 공정의 마진 평가용 패턴 구조.
  8. 제5항에 있어서,
    상기 어레이 구조의 복수의 제2 금속 콘택 그룹이 게이트로 연결되는 구조를 포함하는 다마신 공정의 마진 평가용 패턴 구조.
  9. 제8항에 있어서,
    상기 게이트가 패드를 통해 테스트 장치에 연결되는 구조를 포함하는 다마신 공정의 마진 평가용 패턴 구조.
KR1020030068340A 2003-10-01 2003-10-01 다마신 공정의 마진 평가용 패턴 구조 KR20050032304A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030068340A KR20050032304A (ko) 2003-10-01 2003-10-01 다마신 공정의 마진 평가용 패턴 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030068340A KR20050032304A (ko) 2003-10-01 2003-10-01 다마신 공정의 마진 평가용 패턴 구조

Publications (1)

Publication Number Publication Date
KR20050032304A true KR20050032304A (ko) 2005-04-07

Family

ID=37236857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068340A KR20050032304A (ko) 2003-10-01 2003-10-01 다마신 공정의 마진 평가용 패턴 구조

Country Status (1)

Country Link
KR (1) KR20050032304A (ko)

Similar Documents

Publication Publication Date Title
US6531709B1 (en) Semiconductor wafer and fabrication method of a semiconductor chip
JP2998832B2 (ja) 半導体装置のパターン形成方法
KR100273317B1 (ko) 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
US6734458B2 (en) Test pattern for measuring contact resistance and method of manufacturing the same
JP3468188B2 (ja) 半導体装置とその製法
US5924006A (en) Trench surrounded metal pattern
US20080244904A1 (en) Contour Structures to Highlight Inspection Regions
CN1319164C (zh) 半导体器件及其制造方法
KR20100030125A (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
KR20050032304A (ko) 다마신 공정의 마진 평가용 패턴 구조
JP4300795B2 (ja) 半導体装置及びその検査方法
JP2008098225A (ja) 半導体装置
JP3665551B2 (ja) 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法
US7308395B2 (en) Simulation circuit pattern evaluation method, manufacturing method of semiconductor integrated circuit, test substrate, and test substrate group
KR19990078099A (ko) 반도체장치 및 그 제조방법
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
JP2006108571A (ja) 半導体装置
JP2008060213A (ja) 半導体装置の製造方法
KR100245091B1 (ko) 반도체 소자의 도전배선 형성방법
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
KR20090068569A (ko) 반도체 소자의 테스트 패턴 및 테스트 패턴 형성 방법
JP2006303187A (ja) 半導体装置の製造方法および半導体ウェーハ
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
CN115547980A (zh) 多层内连线结构及其制造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination