KR20050024596A - 네트워크 인터페이스 장치 - Google Patents

네트워크 인터페이스 장치 Download PDF

Info

Publication number
KR20050024596A
KR20050024596A KR1020030062055A KR20030062055A KR20050024596A KR 20050024596 A KR20050024596 A KR 20050024596A KR 1020030062055 A KR1020030062055 A KR 1020030062055A KR 20030062055 A KR20030062055 A KR 20030062055A KR 20050024596 A KR20050024596 A KR 20050024596A
Authority
KR
South Korea
Prior art keywords
bus line
clock
slave device
data
slave
Prior art date
Application number
KR1020030062055A
Other languages
English (en)
Other versions
KR100975992B1 (ko
Inventor
박창근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030062055A priority Critical patent/KR100975992B1/ko
Publication of KR20050024596A publication Critical patent/KR20050024596A/ko
Application granted granted Critical
Publication of KR100975992B1 publication Critical patent/KR100975992B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명은 네트워크 인터페이스 장치에 관한 것으로서, 특히, 마스터와 슬레이브 간의 커뮤니케이션을 제어하는 I2C 버스의 노이즈를 제거하여 인터페이스 성능을 향상시킬 수 있도록 하는 기술을 개시한다. 이를 위해 본 발명은, MCU(Micro Conroller Unit), QPSK(Quadrature Phase Shift Keying) 복조기 및 ZIF(Zero Intermediate Frequency;제로 중간 주파수) 수신기를 구비하는 NIM(Network Interface Module;네트워크 인터페이스 모듈)에 있어서, QPSK 복조기의 내부에 스위칭부를 구비하여, MCU와 ZIF 수신기의 통신시에는 스위칭부가 턴온되어 통상적인 데이타, 클럭 통신이 가능하도록 하고, MCU와 QPSK 복조기의 통신시에는 스위칭부를 턴오프 상태로 유지하여 ZIF 수신기에 연결된 I2C 버스의 연결을 차단함으로써, MCU와 QPSK 복조기간의 통신의 수행시 발생되는 노이즈가 ZIF 수신기에 영향을 미치지 못하도록 한다.

Description

네트워크 인터페이스 장치{Network interface device}
본 발명은 네트워크 인터페이스 장치에 관한 것으로서, 특히, 위성방송수신용 셋탑 박스에 사용되는 네트워크 인터페이스 모듈에서 마스터와 슬레이브 간의 커뮤니케이션을 제어하는 I2C 버스의 노이즈를 제거하여 인터페이스 성능을 향상시킬 수 있도록 하는 기술이다.
일반적으로 NIM(Network Interface Module;네트워크 인터페이스 모듈)은 유럽의 디지털 비디오 방송(DVB;Digital Video Broadcasting)-S 규격의 위성방송수신용 셋탑박스(Set-top-box)에 사용되는 모듈이다. NIM은 위성으로부터 오디오, 비디오, 텔레텍스트 및 데이터 등의 다양한 신호를 입력받아 복조하고 디지털 신호로 변환한 이후에 에러를 체크하는 기능을 수행한다.
도 1의 종래의 네트워크 인터페이스 장치에 관한 구성도이다.
종래의 네트워크 인터페이스 장치는 MCU(Micro Conroller Unit; 마이크로 제어 장치;1), 로드부(2,4), QPSK(Quadrature Phase Shift Keying) 복조기(3) 및 ZIF(Zero Intermediate Frequency;제로 중간 주파수) 수신기(5)를 구비한다.
여기서, MCU(1)는 내부에 I2C 마스터(Master)를 구비하여 데이타 버스라인 SDA(Serial DAta)과 클럭 버스라인 SCL(Serial CLock)을 통해 QPSK 복조기(3), ZIF 수신기(5)와 커뮤니케이션을 수행한다.
그리고, I2C 버스는 데이타 전송을 위한 데이타 버스라인 SDA과 클럭 전송을 위한 클럭 버스라인 SCL으로 구성되어 장치들간에 직렬 버스 커뮤니케이션이 가능하도록 한다. 로드부(2,4)는 전원전압 VDD 인가단과 I2C 버스 사이에 연결된 저항 R1~R4를 구비하여, 각각 데이타 버스라인 SDA과 클럭 버스라인 SCL의 로드를 제어한다.
또한, QPSK 복조기(3), ZIF 수신기(5)는 각각 고유한 주소를 갖고 MCU(1)의 제어에 따라 해당하는 주소별로 독립적으로 제어된다. ZIF 수신기(5)는 튜너(Tuner)로써 그 내부에 I2C 슬레이브를 구비하여 데이타 버스라인 SDA과 클럭 버스라인 SCL을 통해 송수신되는 무선주파수(RF)를 기저대역폭에서 증폭하고 채널 선택을 수행한다. ZIF 수신기(5)는 RF(Radio Frequency) 수신기로써 노이즈에 민감한 특성을 갖는다.
이러한 종래의 네트워크 인터페이스 장치는 한쌍의 데이타 버스라인 SDA과 클럭 버스라인 SCL에 고유의 주소를 갖는 QPSK 복조기(3) 및 ZIF 수신기(5)가 각각 연결되어 마스터 장치인 MCU(1)의 제어를 받는다. 그리고, 하나의 슬레이브 장치인 QPSK 복조기(3)가 동작할 경우, 다른 슬레이브 장치인 ZIF 수신기(5)는 동작하지 않고 MCU(1)로부터 독립적이다.
예를 들어, MCU(1)가 QPSK 복조기(3)의 특정 동작을 제어하고 있는 동안, ZIF 수신기(5)가 특정 트랜스폰더(Transponder)를 록킹(Locking)하는 동작을 독립적으로 수행하게 된다.
그런데, 이러한 종래의 구성은 I2C 버스에 다수의 슬레이브 장치가 연결된다. 따라서, 하나의 슬레이브 장치가 동작할 경우 동일한 I2C 버스에 연결된 다른 슬레이브 장치가 불필요하게 영향을 받게 된다.
이에 따라, I2C 버스를 통해 인가되는 불필요한 동작 신호들은 동작하지 않는 슬레이브 장치에 노이즈로 작용하게 된다. 특히, 고주파 아날로그 회로에서 이러한 노이즈는 정상적인 회로의 동작에 큰 영향을 미치게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 마스터와 슬레이브 간의 커뮤니케이션을 제어하는 I2C 버스의 노이즈를 제거하여 인터페이스 성능을 향상시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 네트워크 인터페이스 장치는, I2C 버스를 통해 데이타 및 클럭을 송수신하는 마이크로 제어 장치; 마이크로 제어 장치의 제어에 따라 디지털 신호의 복조를 수행하고, 마이크로 제어 장치와 제 1클럭 버스라인과 제 1데이타 버스라인을 통해 연결된 제 1슬레이브 장치; 및 마이크로 제어 장치의 제어에 따라 무선 주파수 신호를 송수신하고, 제 1슬레이브 장치와 제 2클럭 버스라인과 제 2데이타 버스라인을 통해 연결된 제 2슬레이브 장치를 구비하되, 제 1슬레이브 장치는 내부에 스위칭부를 구비하여 제 2슬레이브 장치의 동작 여부에 따라 마이크로 제어 장치와 상기 제 2슬레이브 장치의 연결을 선택적으로 제어함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
본 발명은 MCU(Micro Conroller Unit; 마이크로 제어 장치;10), 로드부(20,40), QPSK(Quadrature Phase Shift Keying) 복조기(30) 및 ZIF(Zero Intermediate Frequency;제로 중간 주파수) 수신기(50)를 구비한다. 여기서, QPSK 복조기(30)는 그 내부에 스위칭부(35)를 구비한다.
여기서, MCU(10)는 내부에 I2C 마스터(Master)를 구비하여 데이타 버스라인 SDA(Serial DAta)과 클럭 버스라인 SCL(Serial CLock)을 통해 QPSK 복조기(30), ZIF 수신기(50)와 커뮤니케이션을 수행한다.
여기서, I2C 버스는 데이타 전송을 위한 제 1데이타 버스라인 SDA_1, 제 2데이타 버스라인 SDA_2과, 클럭 전송을 위한 제 1클럭 버스라인 SCL_1, 제 2클럭 버스라인 SCL_2으로 구분되어 장치들간에 직렬 버스 커뮤니케이션이 가능하도록 한다. 로드부(20,40)는 전원전압 VDD 인가단과 I2C 버스 사이에 연결된 저항 R5~R8을 구비하여, 각각 I2C 버스 라인의 로드를 제어한다.
또한, QPSK 복조기(30), ZIF 수신기(50)는 각각 고유한 주소를 갖고 MCU(10)의 제어에 따라 해당하는 주소별로 독립적으로 제어된다. 즉, QPSK 복조기(30)는그 내부에 I2C 슬레이브를 구비하여, 제 1데이타 버스라인 SDA_1, 제 1클럭 버스라인 SCL_1으로부터 인가되는 디지털 신호를 4상 위상 변조 방식으로 복조한다.
그리고, ZIF 수신기(50)는 튜너(Tuner)로써 그 내부에 I2C 슬레이브를 구비하여 제 2데이타 버스라인 SDA_2과 제 2클럭 버스라인 SCL_2을 통해 송수신되는 무선주파수(RF;Radio Frequency)를 기저대역폭에서 증폭하고 채널 선택을 수행한다.
여기서, QPSK 복조기(30)는 그 내부에 제 1데이타 버스라인 SDA_1, 제 1클럭 버스라인 SCL_1과, 제 2데이타 버스라인 SDA_2, 제 2클럭 버스라인 SCL_2의 사이에 연결된 스위칭부(35)를 구비한다.
스위칭부(35)는 제 1클럭 버스라인 SCL_1과 제 2클럭 버스라인 SCL_2 사이에 연결된 NMOS트랜지스터 N1과, 제 1데이타 버스라인 SDA_1과 제 2데이타 버스라인 SDA_2 사이에 연결된 NMOS트랜지스터 N2를 구비한다. 여기서, 스위칭부(35)는 신호 및 클럭의 지연 시간을 최소화하고 신호의 왜곡을 피하기 위하여 NMOS트랜지스터를 사용하는 것이 바람직하다.
이러한 스위칭부(35)는 MCU(10)와 ZIF 수신기(50)의 통신시에는 NMOS트랜지스터 N1,N2가 모두 턴온되어 통상적인 데이타, 클럭 통신이 가능하도록 한다. 반면에, MCU(10)와 QPSK 복조기(30)의 통신시에는 스위칭부(35)의 NMOS트랜지스터 N1,N2가 턴오프 상태를 유지하여 ZIF 수신기(50)에 연결된 제 2데이타 버스라인 SDA_2, 제 2클럭 버스라인 SCL_2의 연결을 차단한다.
즉, 하나의 슬레이브 장치가 마스터 장치에 의해 제어될 경우, 제어되지 않는 다른 슬레이브 장치는 마스터로부터 분리함으로써 제어되고 있는 다른 장치에 의해 발생하는 노이즈의 영향을 받지 않도록 한다. 이에 따라, MCU(10)와 QPSK 복조기(30)간의 통신의 수행시 발생되는 노이즈가 ZIF 수신기(50)에 영향을 미치지 못하도록 한다.
이상에서 설명한 바와 같이, 본 발명은 마스터와 슬레이브 간의 커뮤니케이션 수행시 동작하지 않는 슬레이브 장치에 인가되는 노이즈를 제거하여 인터페이스 성능을 향상시킬 수 있도록 하는 효과를 제공한다.
도 1은 종래의 네트워크 인터페이스 장치에 관한 구성도.
도 2는 본 발명에 따른 네트워크 인터페이스 장치에 관한 구성도.

Claims (5)

  1. I2C 버스를 통해 데이타 및 클럭을 송수신하는 마이크로 제어 장치;
    상기 마이크로 제어 장치의 제어에 따라 디지털 신호의 복조를 수행하고, 상기 마이크로 제어 장치와 제 1클럭 버스라인과 제 1데이타 버스라인을 통해 연결된 제 1슬레이브 장치; 및
    상기 마이크로 제어 장치의 제어에 따라 무선 주파수 신호를 송수신하고, 상기 제 1슬레이브 장치와 제 2클럭 버스라인과 제 2데이타 버스라인을 통해 연결된 제 2슬레이브 장치를 구비하되,
    상기 제 1슬레이브 장치는 내부에 스위칭부를 구비하여 상기 제 2슬레이브 장치의 동작 여부에 따라 상기 마이크로 제어 장치와 상기 제 2슬레이브 장치의 연결을 선택적으로 제어함을 특징으로 하는 네트워크 인터페이스 장치.
  2. 제 1항에 있어서, 상기 제 2슬레이브 장치는 큐피에스케이 복조기임을 특징으로 하는 네트워크 인터페이스 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 제 2슬레이브 장치는 제로 중간 주파수 수신기임을 특징으로 하는 네트워크 인터페이스 장치.
  4. 제 1항 또는 제 2항에 있어서, 상기 스위칭부는
    상기 제 1클럭 버스라인과 상기 제 2클럭 버스라인 사이의 연결을 제어하는 제 1스위칭 소자; 및
    상기 제 1데이타 버스라인과 상기 제 2데이타 버스라인 사이의 연결을 제어하는 제 2스위칭 소자를 구비함을 특징으로 하는 네트워크 인터페이스 장치.
  5. 제 4항에 있어서, 상기 제 1스위칭 소자 및 제 2스위칭 소자는 NMOS트랜지스터임을 특징으로 하는 네트워크 인터페이스 장치.
KR1020030062055A 2003-09-05 2003-09-05 네트워크 인터페이스 장치 KR100975992B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030062055A KR100975992B1 (ko) 2003-09-05 2003-09-05 네트워크 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030062055A KR100975992B1 (ko) 2003-09-05 2003-09-05 네트워크 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20050024596A true KR20050024596A (ko) 2005-03-10
KR100975992B1 KR100975992B1 (ko) 2010-08-17

Family

ID=37231717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062055A KR100975992B1 (ko) 2003-09-05 2003-09-05 네트워크 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100975992B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143235A2 (en) * 2008-05-21 2009-11-26 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
KR20120067060A (ko) * 2010-12-15 2012-06-25 엘지이노텍 주식회사 엔 아이 엠 튜너와 그를 포함하는 디스플레이 장치 및 그 구동 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285040B2 (ja) * 1992-05-06 2002-05-27 三菱電機株式会社 通信システム
JPH09116565A (ja) * 1995-10-20 1997-05-02 Alpine Electron Inc バス接続機器の自動アドレス設定方式
JP3511804B2 (ja) * 1996-06-04 2004-03-29 村田機械株式会社 通信端末装置
JP3133732B2 (ja) * 1998-11-25 2001-02-13 甲府日本電気株式会社 マルチスレーブバスラインシステム及びシリアル転送方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143235A2 (en) * 2008-05-21 2009-11-26 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
WO2009143235A3 (en) * 2008-05-21 2010-04-01 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
KR20120067060A (ko) * 2010-12-15 2012-06-25 엘지이노텍 주식회사 엔 아이 엠 튜너와 그를 포함하는 디스플레이 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR100975992B1 (ko) 2010-08-17

Similar Documents

Publication Publication Date Title
EP1863193B1 (en) Digital satellite receiver and method for switching among multiple receiver antennas using diversity circuitry
US20070013814A1 (en) Method and apparatus for isolating IIC bus noise from a tuner in a television receiver
JP2004140594A (ja) 衛星放送受信装置
JP2012239195A (ja) 複数のチャネルを受信するためのシステム及び方法
KR100975992B1 (ko) 네트워크 인터페이스 장치
JP3896966B2 (ja) 情報ネットワーク構成方法及びネットワーク接続回路
CN1316817C (zh) 视频接收调谐器
US7430165B2 (en) Wireless communication device and radio communication system using the same
JP2010535457A (ja) ケーブル、衛星および放送用チューナ
JP3589886B2 (ja) 放送受信機
CN201315642Y (zh) 高频头总线切换电路及具有所述电路的电视机
JP2845721B2 (ja) 無線通信システム
KR20020035097A (ko) 다중 프로토콜 수신기 내의 복조 섹션
CN211959414U (zh) 高清机顶盒
KR102670042B1 (ko) 고주파 통신 제어 시스템
JPH10126361A (ja) 通信システム
US6738979B1 (en) Satellite broadcast receiver which is not influenced by unnecessary signal components
KR20040003409A (ko) 지상파 및 케이블 방송의 수신이 가능한 복조칩 내장형 디지털 튜너
JPH1141533A (ja) 衛星信号受信装置
KR20020019525A (ko) 텔레비전 수상기 내의 동조기로부터의 ｉｉｃ 버스 잡음을절연시키기 위한 방법 및 장치
KR20070105111A (ko) 디지털 튜너
JP2008271290A (ja) テレビジョンチューナモジュール
KR20040069347A (ko) 주변장치 ｉｃ에서 동작 파라미터를 설정하는 방법 및상기 방법을 실행하는 장치
JP2007306099A (ja) テレビジョン受信装置
JPH1040190A (ja) パーソナルコンピュータのデータ送受信システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 10