KR20050024226A - 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법 - Google Patents

반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법 Download PDF

Info

Publication number
KR20050024226A
KR20050024226A KR1020040069528A KR20040069528A KR20050024226A KR 20050024226 A KR20050024226 A KR 20050024226A KR 1020040069528 A KR1020040069528 A KR 1020040069528A KR 20040069528 A KR20040069528 A KR 20040069528A KR 20050024226 A KR20050024226 A KR 20050024226A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor chip
main surface
semiconductor device
circuit board
Prior art date
Application number
KR1020040069528A
Other languages
English (en)
Inventor
이와사끼도시히로
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20050024226A publication Critical patent/KR20050024226A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내부에 반도체 칩(105)를 구비한 반도체 장치(120)에 인접하는 반도체 장치와의 연결을 가능하게 하는 연결부(121, 122)를 형성한다. 이 연결부에 의해 복수의 반도체 장치(120)를 연결하여 기판을 구성하고, 그 주 표면에 설치한 전극(103)을 개재하여 반도체 패키지(111)를 기판에 실장한다. 이에 의해, 실장 밀도를 향상시킬 수 있다.

Description

반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법{SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법에 관한 것이다.
(종래의 기술 1)
종래부터 회로 기판의 표면에 복수의 반도체 칩을 포함하는 전자 부품을 실장한 반도체 장치가 이용되고 있다. 일반적으로는, 에폭시 수지 등으로 소정 형상의 기재를 구성하고, 배선 등을 설치하여 회로 기판을 구성한다. 그 회로 기판의 편면 또는 양면에, 복수의 반도체 패키지나 개별 부품 등의 전자 부품을 배열하고, 이들 전자 부품과 회로 기판 위의 전극을 접속하고 있다.
한편, 반도체 칩을 내장한 반도체 패키지를 복수 조합한 반도체 장치로서, 일본 특개평10-335570호 공보에 기재되어 있는 것이 있다. 이 반도체 장치에서는 반도체 패키지의 표면에 복수의 단자를 설치하고, 인접하는 반도체 패키지와 그 단자를 서로 접속하고 있다.
상기한 반도체 장치의 실장 구조에 있어서는, 비교적 두꺼운 기판 위에 반도체 칩을 포함하는 패키지 등을 실장하고 있으므로, 기판의 두께에 상당하는 스페이스가 항상 필요하게 되어, 실장 밀도를 향상시키는 데에 있어서의 장해로 되어 있었다. 또한, 복수의 전자 부품 등을 배열하는 경우에는 패키지 사이의 스페이스가 데드 스페이스로 되어, 실장 밀도를 향상시키는 데에 있어서의 장해로 되어 있었다.
(종래의 기술 2)
일본 특개평8-8392호 공보에는 복수의 칩을 평면 방향으로 연결한 반도체 장치가 기재되어 있다. 이 반도체 장치에서는 칩의 측면에 설치한 단자를 서로 맞대어, 전기적 접속을 행하고 있다. 이 단자 사이에, 은 페이스트 등의 도전성 수지 등을 형성하여 전기적 접속을 행하는 구성도 개시되어 있다. 또한, 각 칩은 모재 상에 고정되어 있다. 이 모재로서, 폴리이미드 필름 또는 폴리에스테르 필름을 이용하여, 일부의 칩 사이만 모재 상에 설치한 동박으로 이루어지는 배선으로 접속하는 구성도 개시되어 있다.
일본 특개평11-330350호 공보에는 복수의 반도체 칩을 탄성 접착제를 개재하여 접착한 합성 칩이 기재되어 있다.
상기 일본 특개평8-8392호 공보에 기재된 반도체 장치에 있어서는, 반도체 칩의 측면에 설치한 단자를 서로 맞대어, 전기적 접속을 행하는 것이 개시되어 있다. 단자를 맞대어 접속하는 경우에는 외부로부터의 힘에 의해 칩의 상대적 접촉면에 간극이 생기면, 그 단자 사이에서 접촉 불량이 발생할 가능성이 있다. 따라서, 칩의 상대적 접촉면에 힘이 가해지는 용도에 이용할 수는 없다. 모재를 유연성을 갖는 필름으로 구성하고, 그 필름 상의 배선에 의해 일부 칩 사이의 배선을 행하는 경우에는 그 칩 사이에서는 유연성을 확보할 수 있지만, 다른 칩 사이에서는 유연성을 확보할 수 없다고 하는 문제가 있다.
(종래의 기술 3)
일본 특개2002-118198호 공보에는 배선층 위에 반도체 칩을 배치한 반도체 장치가 기재되어 있다. 반도체 칩의 외주부에는 관통홀이 형성되고, 관통홀에는 도전체가 충전되어 있다. 그리고, 이 도전체를 배선으로서 이용하고 있다.
상기 일본 특개2002-118198호 공보에 기재된 반도체 장치에 있어서는, 반도체 칩이 단체로 이용되고 있으며, 반도체 칩 등을 중첩 사용하는 경우에 대해서는 기재되어 있지 않다.
(종래의 기술 4)
종래부터, 절연 회로 기판의 위에 반도체 칩을 중첩하여, 이들을 일체로 밀봉한 반도체 장치가 이용되고 있다.
상기 종래의 기술 4에서 설명한 바와 같이, 절연 회로 기판 위에 반도체 칩을 적층하여, 이들을 일체로 밀봉한 반도체 장치가 이용되고 있다. 이 밀봉재 및 절연 회로 기판에는 차광성의 재료가 이용되는 것이 일반적이다.
(종래의 기술 5)
반도체 칩과, 반도체 칩을 보유하는 기판은, 통상 와이어 본딩 등에 의해 직접 접속되어 있다. 그와 같은 구조로서, 일본 특개평8-70077호 공보에 기재된 것이 있다.
상기한 일본 특개평8-70077호 공보에 기재된 반도체 장치에 있어서는, 기판과 반도체 칩을 와이어 본딩에 의해 직접 접속하고 있다. 와이어 본딩에 있어서, 통상은 금속 세선이 사용된다. 또한, 기판과 반도체 칩을 직접 접속하고 있기 때문에, 금속 세선의 전체 길이가 비교적 길어진다. 이들 요인에 의해, 와이어에 고주파 전류가 흐르는 경우에는 문제점이 생길 우려가 있다.
(종래의 기술 6)
일본 특개2001-135781호 공보에 기재된 반도체 장치는, 상하로 겹친 2매의 반도체 칩을 구비하고 있다. 하층의 반도체 칩은 그 하면에 형성한 범프에 의해 기판에 접속되어 있다. 한편, 상층의 반도체 칩은 상면에 형성한 전극과 기판의 전극을 와이어 본딩에 의해 접속되어 있다.
일본 특개2000-124395호 공보에 기재된 반도체 장치는, 상하로 겹친 2매의 반도체 칩을 구비하고 있다. 하층의 반도체 칩은 리드 프레임보다 하측에 위치하고, 그 하면에 형성한 범프에 의해 외부에 접속하고 있다. 한편, 상층의 칩은 상면에 설치한 전극과 리드 프레임을 와이어 본딩에 의해 접속하고 있다.
일본 특개2001-135781호 공보에 기재된 반도체 장치에 따르면, 하층의 반도체 칩은 항상 기판을 개재하여 외부에 접속하게 되어, 배선 설계의 자유도가 제한된다.
한편, 일본 특개2000-124395호 공보에 기재된 반도체 장치에 따르면, 하층의 반도체 칩은 외부에 직접 접속할 수 있다. 그러나, 하층의 반도체 칩의 하면에 설치한 전극과, 리드 프레임을 직접 접속하는 것은 곤란하다.
(제1 발명)
제1 발명은 상기 종래 기술 1에서 설명한 과제를 해결하기 위해서 이루어진 것으로, 실장 밀도를 향상시킬 수 있는 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 기초한 반도체 장치의 임의의 국면에 따르면, 제1 주 표면 및 제2 주 표면을 갖고, 상기 제1 주 표면에 전극을 설치한 회로 기판과, 상기 회로 기판의 제2 주 표면에 접속되는 반도체 칩과, 상기 회로 기판의 제1 주 표면이 노출되도록 상기 회로 기판 및 상기 반도체 칩을 밀봉하는 밀봉재와, 인접하는 반도체 장치와의 연결을 가능하게 하는 연결부를 구비하고 있다.
본 발명에 기초한 반도체 모듈의 제조 방법의 임의의 국면에 따르면, 제1 주 표면 및 제2 주 표면을 갖는 회로 기판과, 상기 회로 기판의 제1 주 표면에 접속되는 반도체 칩과, 상기 회로 기판의 제2 주 표면이 노출되도록 상기 회로 기판 및 상기 반도체 칩을 밀봉하는 밀봉재를 구비한 복수의 반도체 장치를 신장 상태의 접착 테이프의 접착면 위에 배열하는 공정과, 상기 접착 테이프를 수축시켜, 상기 복수의 반도체 장치를 서로 밀착시켜 연결하는 공정을 포함하고 있다.
(제2 발명)
제2 발명은 상기 종래 기술 2에서 설명한 과제를 해결하기 위해서 이루어진 것으로, 반도체 칩을 조합하여, 유연성을 확보하고, 다소의 변형이 발생한 경우라도 그에 따른 문제점을 회피할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 기초한 반도체 장치의 임의의 국면에 따르면, 복수의 반도체 칩을 응력 흡수층을 개재하여 연결한 반도체 장치로서, 상기 복수의 반도체 칩 중, 적어도 일부의 반도체 칩은 그 주 표면이 다른 반도체 칩의 주 표면에 대하여 경사져 있다.
(제3 발명)
제3 발명은 상기 종래 기술 3에서 설명한 과제를 해결하기 위해서 이루어진 것으로, 반도체 칩 등을 거듭 사용하는 경우에 적합한 배선을 행할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 기초한 반도체 장치의 임의의 국면에 따르면, 기판과, 그 제1 주 표면이 기판에 대향하도록 기판 위에 고정된 베이스 부재와, 베이스 부재의 제2 주 표면에 고정된 반도체 칩을 구비하고 있다. 베이스 부재의, 반도체 칩과 중복되지 않는 부분에는 베이스 부재의 제1 주 표면으로부터 제2 주 표면으로 관통하는 도전재가 형성되어 있다. 도전재의 제1 주 표면측에는 기판에 설치된 전극이 접속되어 있으며, 도전재의 제2 주 표면측에는 반도체 칩의 전극이 직접 또는 배선을 개재하여 전기적으로 접속되어 있다.
(제4 발명)
제4 발명은 상기 종래 기술 4에서 설명한 과제를 해결하기 위해서 이루어진 것으로, 반도체 칩을 절연 회로 기판 위에 적층하여 밀봉한 반도체 장치로서, 외부로부터의 광을 반도체 칩에 도달시킬 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 기초한 반도체 장치의 임의의 국면에 따르면, 베이스 부재와, 베이스 부재의 제1 주 표면에 고정된 반도체 칩을 구비하고 있다. 베이스 부재는 베이스 부재 본체와, 베이스 부재 본체를 관통하는 투광재로 구성되어 있다. 투광재의 적어도 일부가 외부에 노출되도록, 반도체 칩 및 베이스 부재가 밀봉재에 의해 밀봉되고, 투광재는 외부의 광을 반도체 칩에 유도할 수 있다.
(제5 발명)
제5 발명은 상기 종래 기술 5에서 설명한 과제를 해결하기 위해서 이루어진 것으로, 반도체 칩에 고주파 전류를 문제점없이 유도할 수 있는 배선 구조를 가진 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 기초한 반도체 장치의 임의의 국면에 따르면, 회로 기판과, 회로 기판 위에 실장된 반도체 칩과, 제1 단부가 회로 기판에 연결됨과 함께 제2 단부가 반도체 칩에 연결된 플렉시블 기판을 구비하고 있다. 반도체 칩 상에 형성된 패드와 플렉시블 기판 위에 형성된 단자와는 전기적으로 접속되어 있다.
(제6 발명)
제6 발명은 상기 종래 기술 6에서 설명한 과제를 해결하기 위해서 이루어진 것으로, 상하로 2층의 반도체 칩을 갖는 반도체 장치의, 하층의 칩의 하면에 설치한 각 전극과, 리드 프레임 또는 외부와의 접속에 있어서, 설계상의 필요성에 따라, 리드 프레임 또는 외부를 임의로 선택하여 전극과 직접 접속할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 기초한 반도체 장치의 임의의 국면에 따르면, 리드 프레임과, 리드 프레임의 주 표면 상에 고정된, 리드 프레임의 주 표면과 그 제1 주 표면이 대향하는 제1 반도체 칩과, 제1 반도체 칩의 제2 주 표면 상에 고정된 제2 반도체 칩을 구비하고 있다. 리드 프레임은 제1 반도체 칩의 제1 주 표면에 형성된 전극의 적어도 어느 하나에 대응하는 위치에 개구부를 갖고 있다.
본 발명의 상기 및 다른 목적, 특징 국면 및 이점은, 첨부 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
〈제1 실시예〉
이하, 제1 발명에 기초한 제1 실시예에서의 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법에 대하여, 도 1 내지 도 11을 참조하여 설명한다.
도 1에 도시한 바와 같이, 본 실시예의 반도체 모듈(101)은 기판을 구성하는 복수의 반도체 장치(120a∼120d)와, 반도체 장치(120a∼120d)를 연결한 기판 위에 배치된 복수의 전자 부품(111a∼111c)으로 구성되어 있다.
본 실시예에서는, 전자 부품(111)은 반도체 칩(112)을 내장한 반도체 패키지로 구성되어 있다. 반도체 장치(120a∼120d)를 연결한 기판에 실장하는 전자 부품(111)은, 이러한 반도체 패키지 외, 저항이나 컨덴서 등의 개별 부품으로 구성해도 된다.
또한, 본 실시예의 전자 부품(111)을 구성하는 반도체 패키지는, 어느 것이나 BGA(Ball Grid Array) 패키지를 채용하고 있다. 반도체 패키지의 하면에 설치된 땜납 범프(113)에 의해, 전극(103)에 전기적으로 접속되어 있다. 반도체 패키지로서는 이러한 BGA 패키지 외, 핀을 삽입하여 접속하는 핀 리드 타입이나, 걸윙(gull-wing)의 반도체 패키지를 채용할 수 있다. 이러한 반도체 패키지를 채용하는 경우에는 반도체 장치(120a∼120d)의 표면에 핀 삽입홀이나, 실장용의 랜드를 형성함으로써 이들 반도체 패키지를 실장할 수 있다.
도 2에 도시한 바와 같이, 반도체 장치(120a∼120d)의 내부에는 각각 단수 또는 복수의 반도체 칩(105a∼105f)이 내장되어 있다. 이들 반도체 칩(105)은 절연 회로 기판(125a∼125d) 상에 고정되어 있다. 각 절연 회로 기판(125)과 각 반도체 칩(105)은, 땜납 범프를 개재하여 플립 칩 접속, 또는 와이어 본딩에 의해 접속되어 있다. 이 각 절연 회로 기판(125)에 의해, 반도체 장치(120a∼120d)로 구성된 기판에 실장되는 전자 부품(111) 상호를 접속하기 위한 배선을 구성하고 있다.
기판을 구성하는 반도체 장치(120a∼120d)에는 이들 복수의 반도체 칩(105a∼105f)을 밀봉하는 밀봉재(107a∼107d)가 설치되어 있다. 이 때, 절연 회로 기판(125)의 전극(103)이 설치된 주 표면은 밀봉재(107)로부터 노출되도록 하고 있다.
각 반도체 장치(120)의 표면에는 전극(103)이 형성되어 있다. 이 전극에는 미리 땜납재 도전성 수지, 이방성 도전성 수지 등의 접속재를 형성하도록 해도 된다.
종래에는 에폭시 수지 등의 독립된 기판을 설치하고, 그 양면에 전자 부품 배열하고 있었다. 이 경우에는 독립된 기판으로 강성을 확보할 필요가 있어, 이 독립된 기판은 비교적 두꺼운 것으로 된다. 이러한 종래의 것에 비하여, 본 실시예에서는 복수의 반도체 장치(120a∼120d)를 연결하여 구성한 기판 위에 복수의 전자 부품(111)을 직접 배열하기 때문에, 종래와 같은 두꺼운 독립된 기판이 불필요해져, 두께가 감소한다. 그 결과, 실장 밀도를 향상시킬 수 있다.
도 1에 도시한 바와 같이, 본 실시예에서의 기판은 복수의 반도체 장치(120a∼120d)를 조합하여 구성하고 있다. 각 반도체 장치(120)는 연결부로서, 인접하는 반도체 장치(120)에 끼워 맞추는 볼록조부(121a∼121c)와, 인접하는 패키지의 볼록조부(121a∼121c)가 끼워 맞춰지는 홈부(122a∼122d)를 갖고 있다. 본 실시예에서는 반도체 장치(120) 상호의 기계적 접속을 행하는 연결부로서, 상술한 바와 같이 볼록조부(121a∼121c)가 홈부(122a∼122d)에 끼워 맞추는 끼워 맞춤부를 구비하고 있다. 이 연결부로서의 끼워 맞춤부는 이러한 돌조부와 홈부로 이루어지는 것 이외로도 구성할 수 있어, 예를 들면 반도체 장치(120)의 단부면으로부터 돌출된 복수의 돌기와, 이를 받아들이는 반도체 장치(120)의 단부면에 형성된 홀부로 이루어지는 것으로 구성할 수도 있다. 이와 같이 연결부를 끼워 맞춤부로 구성한 경우에는 반도체 장치(120) 상호를 확실하게 연결할 수 있으며, 또한 반도체 장치(120)를 연결할 때의 양자의 위치 결정이 용이해진다.
도 3에 도시한 바와 같이, 반도체 장치(120)를 배열함으로써, 예를 들면 도 3에 도시한 바와 같은 평면 형상의 기판을 구성할 수 있다. 각 반도체 장치(120)는 그 주 표면으로부터 보아 직사각형으로 형성되어 있기 때문에, 그 평면 방향의 접속이 용이하다. 반도체 장치(120)는 직사각형 외에, 삼각형, 육각형, 팔각형 등으로 구성해도 된다.
반도체 장치(120)를 서로 고정하므로, 도 1에 도시한 바와 같은 접착 테이프(131)를 이용할 수 있다. 이 접착 테이프(131)로서는 신축성있는 접착 테이프를 이용하는 것이 바람직하다. 신축성있는 접착 테이프(131)를 이용한 반도체 장치(120a∼120d)의 연결은, 다음과 같은 공정에 의해 행할 수 있다.
우선, 접착 테이프(131)의 접착면을 위로 하여, 접착 테이프(131)를 신장시킨다. 접착 테이프(131)의 접착면 상에 반도체 장치(120a∼120d)를 배열하고, 접착 테이프(131)와 반도체 장치(120a∼120d)를 접착한다. 다음으로, 접착 테이프(131)의 신장력을 해방하여 수축시키고, 반도체 장치(120a∼120d)를 서로 밀착시킨다. 이와 같이 함으로써, 복수의 반도체 장치(120a∼120d)를 일체화한 기판을 용이하게 구성할 수 있다. 여기서는 접착 테이프(131)도 반도체 장치(120a∼120d) 상호의 기계적 연결을 행하는 연결부가 된다.
이러한 연결부는 접착 테이프에 의한 사물 외에, 땜납을 이용한 것이나, 접착제를 이용한 것이어도 된다. 접착 테이프(131)에 의한 연결과, 땜납이나 접착제에 의한 연결을 병용해도 된다. 또한, 연결부로서, 이러한 접착 테이프(131)나 땜납이나 접착제에 의한 연결과, 상술한 감합부를 병용하는 것도 바람직하다.
이 신축성을 갖는 접착 테이프(131)로서는, 예를 들면 염화비닐, 폴리올레핀, 폴리에틸렌텔레프탈레이트(PET) 등의 필름 위에, 점착성의 접착층을 형성한 것 등을 이용할 수 있다. 또한, 접착 테이프(131)로서 열수축성의 필름에 접착층을 형성한 것도 이용할 수 있다.
도 4에 도시한 바와 같이, 반도체 장치(120) 상호간을 전기적으로 접속하므로, 반도체 장치(120)의 볼록조부(121)의 기초부에는 접속부로서의 접속 단자(123)가 설치되어 있다. 마찬가지로, 반도체 장치(120)의 홈부(122)의 상부 에지부에는 볼록조부(121)의 접속 단자에 대응하는 위치에, 접속부로서의 접속 단자(124)가 설치되어 있다. 반도체 장치(120)를 조합함으로써, 접속 단자(123)와 접속 단자(124)가 접촉하여, 반도체 장치(120) 상호가 전기적으로 접속된다. 접속 단자(123)와 접속 단자(124)와의 도통을 보다 확실하게 하기 위한, 이방성 도전재 등의 도전재를 양자간에 이용해도 된다. 또한, 반도체 장치(120)의 측면에 도금 등으로 메탈라이징한 전극을 설치하여 접속부를 구성하고, 비도전성 수지를 이용한 금속 접촉에 의해 전기적 접속을 행해도 된다.
예를 들면, 도 5에 도시한 바와 같이 반도체 장치(120b)만을 상하 반전시키도록 해도 된다. 이와 같이 구성함으로써, 반도체 장치(120b)에 설치된 전극(103)만이 하면측에 위치하여, 양면에 전극(103)이 형성된 기판을 용이하게 구성할 수 있다. 본 실시예에서는 연결부를 볼록조부(121)와 홈부(122)로 구성되어 있으며, 또한 이 볼록조부(121)와 홈부(122)는 반도체 장치(120)의 두께 방향의 대략 중앙에 위치시키고 있다. 이에 의해, 반도체 장치(120)의 전극(103)이 형성된 주 표면을 도 5에서의 상측으로 하거나, 반대로 하측으로 하거나, 그 방향을 임의로 선택하여, 반도체 장치(120) 상호를 연결할 수 있다.
도 6에 도시한 변형예에 있어서는 반도체 장치(120a∼120d)를 연결하여 구성한 기판의 주 표면이 만곡되도록 하고 있다. 이 기판에 있어서는 각 반도체 장치(120)의 표면은 평면이지만, 반도체 장치(120a∼120d)의 상호간에 간극을 두어, 기판 전체적으로 주 표면이 만곡하도록 구성하고 있다. 주 표면이 만곡한 케이싱에, 반도체 모듈을 배치하는 경우에는 이와 같이 만곡시킴으로써, 실장 가능하게 되어, 실장 밀도가 향상된다. 이와 같이 서로 경사시켜 반도체 장치(120) 상호를 연결하는 경우에는 볼록조부(121a∼121c)를 반도체 장치(120)의 주 표면에 대하여 미리 경사시켜 설치해도 된다. 또한, 홈부(122a∼122d)를 반도체 장치(120)의 주 표면에 대하여 미리 경사시켜 설치해도 된다. 또한, 볼록조부(121a∼121c)와 홈부(122a∼122d)의 양방을 반도체 장치(120)의 주 표면에 대하여 미리 경사시키도록 해도 된다. 이와 같이 구성함으로써, 반도체 장치(120)를 서로 경사진 상태에서 연결하는 작업이 용이해지고, 또한 그 경사각을 일정하게 할 수 있다.
도 7에 도시한 변형예에 있어서는, 반도체 장치(120a∼120d)를 연결하여 구성한 기판의 주 표면에 단차를 형성하도록 되어 있다. 단차에 인접하는 반도체 장치(120b)의 볼록조부(121b)는 반도체 장치(120b)의 하면을 따르도록 형성되어 있다. 단차에 인접하는 반도체 장치(120c)의 홈부(122c)는 반도체 장치(120c)의 두께 방향의 대략 중앙부에 설치되어 있다. 이 볼록조부(121b)와, 홈부(122c)가 끼워 맞춰짐으로써, 반도체 장치(120b)와 반도체 장치(120c)와의 주 표면 사이에 단차가 형성된다. 이와 같이 구성함으로써, 기판의 주 표면에서 단차가 요구되는 간극에도 이 반도체 장치(120a∼120d)를 포함하는 반도체 모듈을 배치함으로써, 실장 밀도가 향상된다.
도 8에서는 플렉시블 기판(127)을 이용하여, 반도체 장치(120a∼120c)의 상호간을 전기적으로 접속하고 있다. 플렉시블 기판(127)은 폴리이미드 필름 등의 기재 위에 동박으로 이루어지는 배선을 설치한 것이다. 플렉시블 기판(127)을 이용하여 반도체 장치(120) 상호간을 접속함으로써, 배선 설계의 자유도가 증대된다.
본 실시예와 같이 제1 주 표면에서 볼 때 직사각형의 복수의 반도체 장치(120)를 제1 주 표면을 따라서 연결함으로써, 비교적 소형의 반도체 장치(120)를 조합하여, 평면 방향으로 확장된 기판을 구성할 수 있다. 또한, 이와 같이 구성하는 경우에는, 개별적으로 테스트한 반도체 장치(120)를 이용할 수 있기 때문에, 단일의 반도체 장치(120)에 의해 기판을 구성하는 경우에 비하여, 수율이 향상된다. 또한, 반도체 장치(120)의 조합을 변경함으로써, 임의의 형상의 기판을 구성할 수 있다.
도 9에 기초하여, 본 실시예의 변형예에 대하여 설명한다.
상기 실시예에서는 복수의 반도체 장치(120)를 조합하여 기판을 구성하였지만, 이 변형예에 있어서는 통상의 반도체 장치보다 평면 방향으로 확대한 반도체 장치(102)에 의해 기판을 구성하고 있다. 반도체 장치(102)의 표면에는 복수의 전극(103) 및 배선(104)이 설치되어 있다. 이 전극(103) 및 배선(104)은 반도체 장치(102)의 표면에 배치하는 전자 부품(111)과의 접속, 및 전자 부품(111a∼111d)의 상호간의 배선을 위해서 설치되어 있다. 배선(104)은 반드시 기판의 표면에 설치할 필요는 없고, 반도체 장치(102)의 내부에 배치해도 된다.
본 실시예와 같은 큰 사이즈의 반도체 장치(102)는 한 번에 수지 밀봉하는 영역을 크게 한 트랜스퍼 몰드에 의해 제조할 수 있다.
또한, 반도체 장치(102)의 내부에는 복수의 반도체 칩(105)을 배열하고, 이들을 일체로 밀봉하고 있다. 이와 같이 구성함으로써, 반도체 칩을 개별적으로 밀봉한 패키지를 배열하는 경우에 비하여, 반도체 칩(105) 상호의 간격을 좁게 할 수 있으므로, 반도체 칩(105a∼105f)의 실장 면적을 작게 할 수 있어, 이에 따라 실장 밀도가 향상된다.
이 변형예에 있어서의 발명의 구성을 정리하면, 반도체 칩(105)을 내장한 반도체 장치(102)의 제1 주 표면에, 전극(103)과, 전극(103)에 접속한 배선(104)을 설치하여 기판을 구성한다. 전극(103)에 전기적으로 접속되어, 반도체 장치(102)의 제1 주 표면에 복수의 전자 부품(111)을 실장하고, 본 변형예의 반도체 모듈(101)을 구성한다. 이와 같이 반도체 모듈(101)을 구성함으로써, 실장 밀도가 향상된다.
〈제2 실시예〉
이하, 제2 발명에 기초한 제2 실시예에서의 반도체 모듈 및 그 제조 방법에 대하여, 도 10 내지 도 15를 참조하여 설명한다.
도 10에 도시한 바와 같이, 본 실시예의 반도체 장치(202)는 복수의 반도체 칩(203a∼203c)을 갖고 있으며, 반도체 칩(203a)의 주 표면은 반도체 칩(203b, 203c)의 주 표면에 대하여, 경사져 있다. 이 반도체 장치(202)는 베이스 부재로서의 절연 회로 기판(211)에 전기적으로 접속되어 있다. 또한, 이 반도체 장치(202)는 밀봉재(221)에 의해 밀봉되어 반도체 장치 패키지(201)를 구성하고 있다.
절연 회로 기판(211)의 하면에는 복수의 전극(207)이 설치되어 있다. 또한, 전극(207) 사이에는 적절한 위치에 배선(208)이 설치되어 있다. 또한, 전극(207)에 접속되어, 복수의 전자 부품(261)이 반도체 패키지(201)에 배치되어 있다.
도 10 및 도 11에 도시한 바와 같이, 반도체 장치(202)는 복수의 반도체 칩(203)을 연결하여 구성되어 있다. 그리고, 모든 반도체 칩(203) 사이는 응력 흡수층(204)으로 연결되어 있다. 이에 의해, 반도체 칩 연결체(202)에 힘이 가해져 변형된 경우에도, 이 응력 흡수층이 그 변형을 흡수할 수 있어, 반도체 칩(203)의 파손을 방지할 수 있다.
상술한 바와 같이 반도체 칩(203) 사이에는 응력 흡수층(204)이 형성되어 있다. 응력 흡수층(204)은 도전성을 갖는 이방성 도전성재로 구성되어 있는 경우와, 도전성을 갖지 않는 액상 수지로 구성되어 있는 경우가 있다. 반도체 칩(203) 사이를 전기적으로 접속하는 경우에는, 반도체 칩(203) 사이의 전체 길이에 걸쳐 이방성 도전성재로 이루어지는 응력 흡수층(204)을 형성한다. 한편, 반도체 칩(203) 사이를 전기적으로 접속할 필요가 없는 경우에는 반도체 칩(203) 사이에 전체 길이에 걸쳐 도전성을 갖지 않는 액상 수지로 이루어지는 응력 흡수층(204)을 형성한다.
반도체 칩(203) 상호간을 전기적으로 접속하는 개소에는 반도체 칩(203)의 가장자리에, 접속 단자(205a, 205b)가 대향하도록 설치되어 있다. 이 대향하는 접속 단자(205a)와 접속 단자(205b)와의 사이에는 도전성을 갖는 이방성 도전성재가 배치된다. 여기서, 이방성 도전성재는 도전성을 갖지 않는 수지(204b) 중에, 서로 접촉하지 않도록 도전 입자(204a)를 분산시키는 것이다. 도 12에 도시한 바와 같이, 상호 근접하는 접속 단자(205a)와 접속 단자(205b)와의 사이에, 이 도전 입자(204a)가 끼워짐으로써, 접속 단자(205a)와 접속 단자(205b)가 상호 전기적으로 접속된다. 한편, 근접하지 않는 접속 단자 사이는 절연 상태가 유지된다. 또한, 이 수지(204b)는 어느 정도의 유연성을 갖고 있다. 이에 의해, 반도체 칩(203) 상호 간의 유연성 및 인접하는 접속 단자(205)와의 절연성을 확보하면서, 반도체 칩(203) 상호 간의 전기적 접속을 행할 수 있다. 또한, 반도체 칩(203)의 주 표면이 경사져 있는 경우라도, 이러한 이방성 도전재를 이용함으로써, 그 접속 단자(205)를 용이하게 접속할 수 있다.
반도체 칩 연결체(202)는, 도 10에 도시한 바와 같이 절연 회로 기판(211) 상에 고정되어 있다. 반도체 칩(203a, 203c)은 절연 회로 기판(211)에 대하여, 다이 본드 수지 등으로 접착되어 있다. 또한, 반도체 칩(203a, 203c)은 절연 회로 기판(211)에 대하여, 와이어 본딩에 의해 전기적으로 접속되어 있다. 이 구성에 따르면, 절연 회로 기판(211)에 힘이 가해져 다소 변형된 경우라도, 다이 본드 수지와 응력 흡수층(204)에 의해 변형을 흡수할 수 있기 때문에, 반도체 칩 연결체(202)와 동등 사이즈의 일체의 반도체 칩에 비하여, 반도체 칩(203a, 203b, 203c)에 가해지는 힘을 적게 할 수 있다. 또한, 절연 회로 기판(211) 대신에, 리드 프레임 등을 이용해도 된다.
반도체 칩(203b)과 절연 회로 기판(211)은, 플립 칩 접속에 의해 접속되어 있다. 이에 따라 반도체 칩(203b)의 절연 회로 기판(211)에의 기계적 접속과, 전기적 접속을 동시에 행할 수 있다.
복수의 반도체 칩(203)을 포함하는 반도체 장치(202)는 밀봉재(221)에 의해 일체화되어 있다. 밀봉재(221)는 유기 재료로 구성되므로, 어느 정도의 유연성을 갖고 있다. 이 밀봉재(221)에 힘이 가해져 변형되어도, 상기한 바와 같이 반도체 장치(202)는 반도체 칩(203)이 응력 흡수층(204)을 개재하여 접속되어 있기 때문에, 응력 흡수층(204)에 의해 변형을 흡수할 수 있다. 이에 따라 반도체 칩(203)의 파손을 회피할 수 있다. 또한, 반도체 장치(202)를 구성하는 반도체 칩(203a)의 주 표면은 반도체 칩(203b, 203c)의 주 표면에 대하여 경사지도록 되어 있으므로, 이들을 밀봉한 반도체 패키지(201)도 도 10에 도시한 바와 같이 일부가 경사진 구조로 할 수 있다. 이와 같이 구성함으로써, 일부가 굴곡된 공간에 반도체 패키지(201)를 실장할 수 있다.
또한, 반도체 칩(203) 상호간을 응력 흡수층(204)으로 구성하고 있기 때문에, 반도체 칩(203) 상호를 연결할 때에는 이들 주 표면이 동일 평면을 형성하도록 반도체 장치(202)를 구성하고, 후 공정에서, 일부의 반도체 칩(203)의 주 표면을 다른 반도체 칩(203)의 주 표면에 대하여 경사지도록 구성할 수도 있다. 이 일부의 반도체 칩(203)을 다른 반도체 칩(203)에 대하여 경사시키는 공정은, 예를 들면 다음과 같이 행할 수 있다. 응력 흡수층(204)을 개재하여 반도체 칩(203)을 연결하고, 평판 형상의 반도체 장치(202)를 구성한다. 이 평판 형상의 반도체 장치(202)를 미리 굴곡 형상으로 구성한 기판(211)에 고정한다. 이와 같이 함으로써, 평판 형상으로 반도체 장치(202)의 일부가 기판(211)을 따라서 경사지고, 일부의 반도체 칩(203)의 주 표면이 다른 반도체 칩(203)에 주 표면에 대하여 경사진, 반도체 장치(202)를 구성할 수 있다.
본 실시예에서는 제조 수율이 양호하고 저비용인 비교적 작은 사이즈의 반도체 칩(203)을 복수 조합함으로써, 큰 사이즈의 반도체 칩을 구성하고 있다. 이에 의해, 큰 사이즈의 반도체 칩을 수율 좋게, 또한 염가로 제조할 수 있다. 또한, 반도체 칩은 통상의 패키지 조립 프로세스를 이용하여 처리할 수 있어, 그 처리가 용이하다. 또한, 이 반도체 칩을 이용하여, 큰 사이즈의 반도체 패키지를 구성한 경우에는 큰 사이즈의 반도체 패키지에 있어서 발생하기 쉬운, 패키지의 휨이 발생한 경우라도, 그 변형을 응력 흡수층(204)으로 흡수할 수 있어, 반도체 칩(203)의 파손 등의 문제점을 회피할 수 있다.
본 실시예에서는 평면에서 볼때 직사각형의 반도체 칩(203)을 이용하고 있다. 이에 따라 그 평면 방향의 접속이 용이하다. 반도체 칩(203)은 직사각형 외에, 삼각형, 육각형, 팔각형 등의 형상으로 구성해도 된다.
반도체 칩(203)을 서로 고정하기 위해서, 도 13에 도시한 바와 같은 접착 테이프(231)를 이용할 수 있다. 이 접착 테이프(231)로서는 신축성있는 접착 테이프를 이용하는 것이 바람직하다. 신축성있는 접착 테이프(231)를 이용한 반도체 칩(203)의 연결은, 다음과 같은 공정에 의해 행할 수 있다.
우선, 접착 테이프(231)의 접착면을 위로 하여, 접착 테이프(231)를 신장시킨다. 접착 테이프(231)의 접착면 위에 반도체 칩(203)을 배열하여, 접착 테이프(231)와 반도체 칩(203)을 접착한다. 다음으로, 반도체 칩(203) 상호간에, 응력 흡수층(204)이 되는 수지를 주입한다. 계속해서, 접착 테이프(231)의 신장력을 해방하여 수축시키고, 반도체 칩(203)을 서로 밀착시킨다. 마지막으로, 필요에 따라 일부의 반도체 칩(203a)을 경사시킨 후, 응력 흡수층(204)을 구성하는 수지를 경화시킨다. 이와 같이 함으로써 용이하게 복수의 반도체 칩(203)을 일체화한 반도체 칩 연결체(202)를 구성할 수 있다. 이 신축성을 갖는 접착 테이프(231)로서는, 예를 들면 염화비닐, 폴리올레핀, 폴리에틸렌텔레프탈레이트(PET) 등의 필름 위에, 점착성의 접착층을 형성한 것 등을 이용할 수 있다. 또한, 접착 테이프(231)로서 열수축성의 필름에 접착층을 형성한 것도 이용할 수 있다.
도 14에 도시한 반도체 장치(202)에 있어서는 반도체 장치(202)에 포함되는 반도체 칩(203) 사이에, 플렉시블 기판(251)을 배치하고 있다. 이 플렉시블 기판(251)에 의해, 반도체 칩(203) 상호 간의 전기적 접속을 행하고 있다. 플렉시블 기판(251)은 폴리이미드 필름 등의 기재 위에 동박으로 이루어지는 배선을 형성한 것이다. 반도체 칩(203)의 상면에는 플렉시블 기판(251)에 접속하는 전극이 설치되어 있으며, 전극과 플렉시블 기판(251) 상에 설치된 배선이 전기적으로 접속되어 있다.
반도체 칩(203) 상호 간의 전기적 접속은 이 플렉시블 기판에 의해서만 행해도 되고, 상기한 도전성 수지에 의한 접속과 병용하도록 해도 된다. 플렉시블 기판(251)을 이용함으로써, 반도체 장치(202)의 배선 설계에 있어서의 자유도가 향상됨과 함께, 반도체 장치(202)의 강도가 향상된다.
본 실시예에서는 도 15에 도시한 바와 같이 반도체 장치(202)를 밀봉한 밀봉재(221)를 포함하는 반도체 패키지(201)에 의해, 전자 기기의 케이싱(241)의 일부를 구성하고 있다. 또한, 이 반도체 패키지(201)는 기판으로서의 기능을 갖고 있으며, 그 내표면에는 복수의 전자 부품(261)이 배치되어 있다.
본 실시예의 반도체 패키지(201)는 단면 L자형으로 구성되어 있으며, 그 양에지부에 결합하여, 덮개(271)가 접속되어 있다. 이 반도체 패키지(201)와 덮개(271)로, 케이싱(241)을 구성하고 있다. 이 케이싱(241)은, 예를 들면 휴대 전화기의 케이싱 등을 구성할 수 있다. 본 실시예와 같은 큰 사이즈의 패키지는 한번에 수지 밀봉하는 영역을 크게 한 트랜스퍼몰드에 의해 제조할 수 있다. 여기서, 케이싱(241)의 도 15에서의 상면은 일부 경사져 있지만, 그에 맞추기 위해서, 반도체 칩(203a)의 주 표면을 반도체 칩(203b, 203c)의 주 표면에 대하여 경사시키고 있다.
반도체 패키지(201)와 덮개(271)로 둘러싸이는 공간에는, 상술된 바와 같이 전자 부품(261)이 배치되어 있다. 이 전자 부품(261)으로서는, 반도체 칩을 내장한 반도체 패키지 외, 저항이나 컨덴서 등의 개별 부품 등이 있다.
반도체 패키지(201)의 내측면에는 이 전자 부품(261)이 전기적으로 접속되는 전극(207)이 설치되어 있다. 전자 부품(261)을 구성하는 패키지는 어느 것이나 BGA(Ball Grid Array) 패키지를 채용하고 있어, 패키지의 하면에 설치된 볼에 의해, 전극(207)과 전기적으로 접속되어 있다.
또한, 전극(207) 사이에는 배선(208)이 설치되고, 이들 전자 부품(261) 사이의 배선을 행하고 있다. 또한, 배선(208)을 절연 회로 기판(211)에 접속되는 반도체 장치(202)의 내부에 설치하거나, 그 표면에 설치해도 된다.
이와 같이 구성함으로써, 실장 밀도의 향상이나, 부품 점수의 감소에 수반하는 경량화 등을 도모할 수 있다. 또한, 케이싱에는 여러가지의 외력이 작용하여, 케이싱이 변형되는 경우가 있지만, 반도체 칩(203)의 상호간을 응력 흡수층(204)으로 구성하고 있기 때문에, 그 변형을 응력 흡수층(204)으로 흡수할 수 있어, 변형에 의한 문제점을 회피할 수 있다. 또한, 케이싱의 일부가 되는 밀봉재의 열팽창 등에 의한 변형이 발생해도, 이 응력 흡수층(204)에 의해 그 변형을 흡수할 수 있다.
본 실시예에서의 발명의 구성을 정리하면, 본 실시예의 반도체 장치(202)에 있어서는, 복수의 반도체 칩(203)을 반도체 칩(203)의 상호간에 형성한 응력 흡수층(204)을 개재하여 연결하고, 일부의 반도체 칩(203)의 주 표면은 다른 반도체 칩(203)의 주 표면에 대하여 경사지도록 하고 있다. 이와 같이 구성함으로써, 일부가 굴곡된 공간에 반도체 패키지(201)를 실장할 수 있어, 이 반도체 패키지(201)가 실장되는 장치에서의 실장 밀도가 향상된다. 또한, 반도체 칩(203) 상호간을 응력 흡수층(204)으로 구성하고 있기 때문에, 반도체 칩(203) 상호를 연결할 때에는 이들 주 표면이 동일 평면을 형성하도록 평판 형상으로 구성하고, 필요에 따라 후공정에서 일부의 반도체 칩(203)을 다른 반도체 칩(203)에 대하여, 그 주 표면을 경사시킬 수도 있다.
반도체 장치(202)는 밀봉재(221)에 의해 일체로 밀봉되어 있으며, 바람직하게는 밀봉재(221)가 전자 기기의 케이싱(241)의 일부를 구성하고 있다. 각 반도체 칩(203)의 에지부에는 인접하는 반도체 칩(203)과 전기적으로 접속하기 위한 접속 단자(205)가 설치되어 있다. 각 반도체 칩(203)의 상호간은, 바람직하게는 플렉시블 기판(251)에 의해 전기적으로 접속되어 있다.
반도체 장치(202)와 접속하는 베이스 부재로서의 절연 회로 기판(211)을 더 구비하고, 반도체 장치(202)를 구성하는 적어도 하나의 반도체 칩(203)과 절연 회로 기판(211)은, 플립 칩 접속에 의해 접속되어 있다. 반도체 장치(202)를 구성하는 남은 반도체 칩(203) 중 적어도 하나의 반도체 칩(203)과 절연 회로 기판(211)은, 와이어 본딩에 의해 접속되어 있다.
〈제3 실시예〉
이하, 제3 발명에 기초한 제3 실시예에서의 반도체 장치에 대하여, 도 16을 참조하여 설명한다.
본 실시예의 반도체 장치(301)는, 도 16에 도시한 바와 같이 기판(311)과, 그 제1 주 표면이 기판(311)에 대향하도록 기판(311) 상에 고정된 베이스 부재(321)와, 베이스 부재(321)의 제2 주 표면에 고정된 반도체 칩(331)을 구비하고 있다. 베이스 부재(321)의, 반도체 칩(331)에 중복되지 않는 부분에는 베이스 부재(321)의 제1 주 표면으로부터 제2 주 표면으로 관통하는 도전재(322)가 설치되어 있다. 도전재(322)의 제1 주 표면측에는 반도체 칩(331)의 전극(332)이 배선(323)을 개재하여 전기적으로 접속되어 있다. 도전재(322)의 제2 주 표면측에는 기판(311)에 설치된 전극이 접속되어 있다.
기판(311)은 절연 회로 기판으로 구성되어 있으며, 기판(311)의 표면에는 전극(312, 313)이 설치되어 있다. 전극(312)에는 도전재(322)의 하단이 땜납 범프(351)를 개재하여 전기적으로 접속되어 있다. 한편, 전극(313)은 베이스 부재(321)의 표면에 형성한 전극(324)과 와이어 본딩에 의해 접속되어 있다.
반도체 칩(331)의 하면에는 전극(332)이 형성되어 있다. 그 전극(332)의 표면에는 땜납 범프가 형성되고, 플립 칩 접속에 의해 베이스 부재의 배선(323)에 접속되어 있다. 베이스 부재(321)로서는 반도체 칩 외에, 반도체 소자를 갖고 있지 않는 단순한 실리콘 기판으로 구성해도 된다.
베이스 부재(321)의, 반도체 칩(331)에 중복되지 않는 외측에만, 관통홀을 형성하고, 그 내부에 도전재(322)를 충전하고 있다. 이 관통홀은, 예를 들면 웨트 에칭이나 레이저를 조사함으로써 형성할 수 있다. 도전재(322)는 금속 도금 등에 의해 형성할 수 있다.
베이스 부재(321) 및 반도체 칩(331)은 밀봉재(341)에 의해 밀봉되어 있다.
본 실시예의 반도체 장치에서는 베이스 부재(321)의 반도체 칩(331)에 중복되지 않는 외측에만 도전재(322)를 배치하였기 때문에, 반도체 칩(331)에 중복하는 위치에도 도전재(322)를 형성한 경우에 비하여, 반도체 칩(331)의 전극과의 배선을 단순하게 구성할 수 있다. 이에 따라, 베이스 부재(321)에 다층 배선을 형성할 필요가 없어, 염가로 형성할 수 있다.
〈제4 실시예〉
이하, 제4 발명에 기초한 본 실시예의 반도체 장치에 대하여, 도 17을 참조하여 설명한다.
본 실시예의 반도체 장치는 베이스 부재(421)와, 베이스 부재(421)의 제1 주 표면에 고정된 반도체 칩(431)을 구비하고 있다. 베이스 부재(421)는 베이스 부재 본체(422)와, 베이스 부재 본체(422)를 관통하는 투광재(423)로 구성되어 있다. 투광재(423)의 적어도 일부가 외부에 노출되도록, 반도체 칩(431) 및 베이스 부재(421)가 밀봉재(441)에 의해 밀봉되어 있다. 또한, 베이스 부재(421)는 기판(411)에 고정되어 있다.
기판(411)은 에폭시 수지 등으로 구성된 기재 위에, 전극(412, 413) 및 도시하지 않는 배선을 형성하여 구성되어 있다. 기판(411)의 중앙부에는 투광재(423)의 하단부가 관통하는 관통홀이 형성되어 있다.
베이스 부재(421)는 베이스 부재 본체(422)와, 베이스 부재 본체(422)에 접착제(452)를 개재하여 고정된 투광재(423)로 구성되어 있다. 베이스 부재 본체(422)는 반도체 소자를 갖고 있지 않은 실리콘 기판 등으로 구성되고, 그 중앙부에는 투광재(423)가 관통하는 관통홀이 형성되어 있다. 베이스 부재 본체(422)의 상면에는 전극(424)이 설치되어 있으며, 그 일단은 반도체 칩(431)에 접속되어 있다. 전극(424)의 타단은 와이어 본딩에 의해, 기판(411)의 전극(413)에 접속되어 있다. 또한, 베이스 부재 본체(422)는 다이 본드재(425)에 의해 기판(411)에 접착되어 있다.
투광재(423)는 평판 형상의 투광재 본체(423a)와, 투광재 본체(423a)의 하면에 연속하는 기둥 형상의 수직 하강부(423b)로 구성되어 있다. 투광재(423)로서는 가수 분해하기 어려운 고내습 유리를 이용하는 것이 바람직하다. 또한, 반도체 칩(431)에 문제점을 발생시킬 가능성이 있는, K나 Na의 함유량이 적은 것이 보다 바람직하다. 여기서는 이러한 조건을 만족하는 투광재(423)로서, 석영 유리를 이용하고 있다.
투광재(423)의 수직 하강부(423b)의 하단부는 기판(411)을 관통하고 있으며, 수직 하강부(423b)의 하단면은 외부에 노출되어 있다. 투광재(423)의 투광재 본체(423a)의 하면에는 땜납 범프(453)가 형성되고, 기판(411)의 표면에 배치된 전극(412)에 접속하고 있다. 투광재(423)를 기재로서, 투광재(423)의 표면에 배선을 형성할 수 있으며, 그 경우에는 이 땜납 범프(453)를 개재하여, 그 배선을 전극(412)에 접속할 수 있다.
반도체 칩(431)은 투광재(423)의 상측에, 공동(461)을 개재하여 배치되어 있다. 반도체 칩(431)은 그 하면의 전극을 베이스 부재(421)의 전극(424)에 땜납 범프(432)를 개재하여 접속함으로써, 베이스 부재(421)에 대하여 전기적인 접속 및 기계적인 접속을 행하고 있다. 반도체 칩(431)으로서, 예를 들면 휴대 전화기의 카메라 대응 칩 등을 이용한 경우에는 외부로부터의 광을 투광재(423)를 개재하여 반도체 칩(431)에 유도할 수 있어, 외부의 광을 반도체 칩(431)에 입력할 수 있다.
본 실시예와 같이 반도체 장치를 구성함으로써, 카메라 대응의 칩과 같은 외부로부터의 광을 도입할 필요가 있는 반도체 칩(431)을 이용한 경우에는 반도체 칩(431)에 외부의 광을 입력할 수 있어 바람직하다. 또한, 이 투광재(423)는 표면에 배선 및 전극을 형성함으로써, 반도체 칩(431)의 배선을 행하는 절연 회로 기판으로서도 이용할 수 있다.
〈제5 실시예〉
이하, 제5 발명에 기초한 제5 실시예에서의 반도체 장치에 대하여, 도 18 및 도 19를 참조하여 설명한다.
본 실시예의 반도체 장치(501)에 있어서는, 회로 기판(511)과, 회로 기판(511) 상에 실장된 반도체 칩(521)과, 제1 단부가 회로 기판(511)에 연결하여, 제2 단부가 반도체 칩(521)에 연결하도록 배치된 플렉시블 기판(531)을 구비하고 있다. 반도체 칩(521) 상에 형성된 패드(522)와 플렉시블 기판(531) 상에 형성된 단자(532)와는 전기적으로 접속되어 있다.
회로 기판(511)은 에폭시 수지 등으로 구성된 기재와, 기재의 표면에 형성된 전극(512)과, 도시하지 않은 배선을 구비하고 있다. 회로 기판(511)의 전극에는 띠 형상의 플렉시블 기판(531)의 배선의 일단이 땜납 등에 의해 접속되어 있다. 플렉시블 기판(531)은 폴리이미드 필름 등의 기재 위에 동박으로 이루어지는 배선을 설치한 것이다.
플렉시블 기판(531)의 타단에는 배선에 접속한 단자(532)가 설치되어 있다. 단자(532)에는 와이어 본딩에 의해, 반도체 칩(521)의 상면에 설치된 패드(522)가 접속되어 있다. 이 접속은 와이어 본딩에 한정되지 않고, 다른 접속부에 의해 전기적으로 접속해도 된다.
여기서, 플렉시블 기판(531)에 형성된 배선은 와이어 본딩 등에 이용되는 금속 세선보다 굵다. 본 실시예에서는 플렉시블 기판(531)을 반도체 칩(521)의 표면에 접속하고, 플렉시블 기판(531)의 단자(532)를 반도체 칩(521)의 패드(522)의 근방에 위치시키고 있다. 이에 의해, 단자(532)와 패드(522)가 근접하므로, 와이어 본딩에 있어서 사용되는 가는 금속 세선의 길이를 최소한으로 할 수 있다. 이에 따라 고주파 전류를 이용한 고속 신호에 대응한 구조를 실현할 수 있다.
반도체 칩(521)의 패드(522)가 반도체 칩(521)의 주 표면의 외연부에 설치되어 있는 경우에는 플렉시블 기판(531)을 반도체 칩(521)의 외연부에 접속하고, 플렉시블 기판(531)과 패드(522)를 와이어 본딩에 의해 접속하면 된다.
한편, 도 19에 도시한 바와 같이, 반도체 칩(521)의 패드(522)가 반도체 칩(521)의 주 표면의 중앙부에 설치되어 있는 경우에는, 플렉시블 기판(531)을 반도체 칩(521)의 중앙부까지 연장하여, 플렉시블 기판(531)과 패드(522)를 와이어 본딩에 의해 접속하면 된다. 이에 의해, 패드(522)가 반도체 칩(521)의 중앙부에 설치되어 있는 경우라도, 금속 세선의 길이를 최소로 할 수 있어, 고주파 신호에의 대응이 가능하게 된다.
또한, 이 와이어 본딩부의 근방만을 밀봉재(541)로 밀봉하도록 해도 된다. 외력에 대하여 약한 와이어 본딩부의 금속 세선을 피복하도록, 와이어 본딩부의 근방을 밀봉재(541)로 밀봉함으로써, 금속 세선을 보호할 수 있다. 한편, 비교적 외력에 강한 플렉시블 기판(531)에 대해서는 밀봉재(541)를 생략하도록 함으로써, 밀봉재(541)의 사용량을 최소한으로 하여, 반도체 장치의 경량화를 도모할 수 있다.
〈제6 실시예〉
이하, 제6 발명에 기초한 제6 실시예에서의 반도체 장치 및 반도체 장치의 제조 방법에 대하여, 도 20 내지 도 22를 참조하여 설명한다.
본 실시예의 반도체 장치(601)는 리드 프레임(611)과, 리드 프레임(611)의 주 표면 상에, 리드 프레임(611)의 주 표면과 그 제1 주 표면이 대향하도록 고정된 제1 반도체 칩(621)과, 제1 반도체 칩(621)의 제2 주 표면 상에 고정된 제2 반도체 칩(631)을 구비하고 있다. 리드 프레임(611)은 제1 반도체 칩(621)의 제1 주 표면에 형성된 전극(622) 중 적어도 어느 하나에 대응하는 위치에, 개구부(612)를 갖고 있다.
도 20에 도시한 바와 같이, 본 실시예의 반도체 장치(201)는 상하로 적층된 제1 반도체 칩(621)과 제2 반도체 칩(631)을 구비하고 있다. 제1 반도체 칩(621)과 제2 반도체 칩(631)은, 다이 본드재(641)에 의해 접착되어 있다.
이들 반도체 칩은 내부에 반도체 소자가 형성되어 있으며, 각각 상호 대향하지 않는 외면을 기능면으로 하고 있다. 즉, 제1 반도체 칩(621)에 있어서는 리드 프레임(611)에 대향하는 면을 기능면으로 하고 있다. 한편, 제2 반도체 칩(631)에 있어서는 도 20에서의 상면을 기능면으로 하고 있다. 제1 반도체 칩(621) 및 제2 반도체 칩(631)에 있어서, 기능면에는 각각 전극이 형성되어 있다. 또한, 제1 반도체 칩(621)과 제2 반도체 칩(631)은 밀봉재(661)에 의해 밀봉되어 있다.
제2 반도체 칩(631)에 있어서는 전극(632)이 와이어 본딩에 의해, 리드 프레임(611)과 접속되어 있다.
제1 반도체 칩(621)에 있어서는 그 기능면인, 도 20에서의 하면에, 복수의 전극(622)이 형성되어 있다. 이 전극(622)은 땜납 범프로 구성되어 있다. 이 전극(622) 중, 일부 전극(622b, 622d)은 리드 프레임(611)의 개구부(612)를 관통하고 있다. 이 전극(622b, 622d)은 기판(651)의 전극(652)에 각각 접속되어 있다. 한편, 다른 전극(622a, 622c)은 리드 프레임(611)에 접속되어 있다.
이 리드 프레임(611)은 외주에 복수의 타이-바(613)를 갖고 있다. 타이-바(613)의 선단에는 도금부(613a)가 형성되어 있다. 도금부(613a)는 제2 반도체 칩(631)의 전극(632)과 와이어 본딩에 의해 접속된다.
리드 프레임(611)은, 도 21에 도시한 바와 같은 배선 패턴을 갖고 있으며, 이에 따라 제1 반도체 칩(621) 및 제2 반도체 칩(631)의 배선을 행하고 있다. 제1 반도체 칩(621)의 일부의 전극(622b)은 리드 프레임(611)에 접속하고 있다. 한편, 다른 전극(622a)은 리드 프레임(611)의 개구부(612)를 관통하고 있다. 즉, 이들 전극(622a)은 리드 프레임(611)과 접촉하지 않고 외부에 노출되어 있다.
본 실시예에서는 상기한 바와 같이 구성하였기 때문에, 하층의 반도체 칩인 제1 반도체 칩(621)의, 하면에 형성한 복수의 전극(622)을 외부 또는 리드 프레임(611)에 선택적으로 접속할 수 있다. 전극(622b)을 외부에 접속하는 경우에는 리드 프레임(611)에 개구부(612)를 형성하고, 전극(622b)을 리드 프레임(611)에 접촉시키지 않고 외부에 노출시키도록 하면 된다. 한편, 전극(622a)을 리드 프레임(611)에 접속하는 경우에는 리드 프레임(611)의 배선 패턴의 일부가 접속하는 전극(622a)에 중첩되도록 형성하면 된다.
도 22에 도시한 변형예에 있어서는, 제1 반도체 칩(621)과 제2 반도체 칩(631)을 동일한 평면 형상으로 하고 있다. 이 변형예의 반도체 장치의 제조 방법에 대하여 이하에 설명한다.
우선, 전극(622)이 형성된 주 표면을 갖는 제1 반도체 칩(621)과, 전극(632)이 형성된 주 표면을 갖는 제2 반도체 칩(631)을 준비한다. 다음으로, 제1 반도체 칩(621)과 제2 반도체 칩(631)의 각각의 전극(622, 632)을 외측으로 하고, 제1 반도체 칩(621)과 제2 반도체 칩(631)을 다이 본드재(641)를 이용하여 접착한다. 이 공정에 의해, 표리의 양 주 표면에 기능면이 형성된, 양면 반도체 칩이 형성된다. 계속해서, 상기한 공정에 의해 일체화된, 양면 반도체 칩을 리드 프레임(611) 상에, 다이 본드재(641)를 이용하여 고정한다.
이 제조 방법에 따르면, 제1 반도체 칩(621)을 리드 프레임(611)에 접착하고, 계속해서 얇은 제2 반도체 칩(631)을 제1 반도체 칩(621) 상에 고정하는 경우에 비하여 제조가 용이하다. 제1 반도체 칩(621) 및 제2 반도체 칩(631)을 순서대로 적층하는 경우에는 얇은 제1 반도체 칩(621) 및 제2 반도체 칩(631)을 각각 단체로 리드 프레임(611) 상에서 처리해야 하므로, 번잡해진다.
이에 대하여, 본 실시예의 제조 방법에 따르면, 제1 반도체 칩(621)과 제2 반도체 칩(631)을 미리 일체화하고 나서 리드 프레임(611)에 고정하므로, 반도체 칩(621, 631)을 취급할 때에는 그 접착 작업을 행하기 쉬운 환경에서 작업할 수 있어, 제조 효율이 향상된다.
또한, 본 실시예의 변형예의 반도체 장치의 제조 방법에 따르면, 제1 반도체 칩(621)과 제2 반도체 칩(631)은, 동일 평면 형상을 갖고 있으며, 양자를 접착하는 경우에는 그 위치 결정 등을 용이하게 행할 수 있어, 제조 효율이 더욱 향상된다.
또, 금회 개시한 상기 실시예는 모든 점에서 예시로서, 한정적인 해석의 근거가 되는 것은 아니다. 따라서, 본 발명의 기술적 범위는 상기한 실시예에만 따라서 해석되는 것은 아니고, 특허 청구의 범위의 기재에 기초하여 획정된다. 또한, 특허 청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함된다.
따라서, 본 발명에 따르면, 제1 반도체 칩(621)과 제2 반도체 칩(631)을 미리 일체화하고 나서 리드 프레임(611)에 고정하므로, 반도체 칩(621, 631)을 취급할 때에는 그 접착 작업을 행하기 쉬운 환경에서 작업할 수 있어, 제조 효율이 향상된다.
또한, 본 실시예의 변형예의 반도체 장치의 제조 방법에 따르면, 제1 반도체 칩(621)과 제2 반도체 칩(631)은, 동일 평면 형상을 갖고 있으며, 양자를 접착하는 경우에는 그 위치 결정 등을 용이하게 행할 수 있어, 제조 효율이 더욱 향상된다.
도 1은 제1 발명에 기초한 제1 실시예에서의 반도체 모듈을 나타내는 정면도.
도 2는 제1 발명에 기초한 제1 실시예에서의 반도체 모듈을 나타내는 단면도.
도 3은 제1 발명에 기초한 제1 실시예에서의 복수의 반도체 장치의 연결 구조를 나타내는 평면도.
도 4는 제1 발명에 기초한 제1 실시예에서의 반도체 장치 상호의 전기적 접속 구조를 나타내는 평면도.
도 5는 제1 발명에 기초한 제1 실시예의 변형예를 나타내는 정면도.
도 6은 제1 발명에 기초한 제1 실시예의 변형예를 나타내는 정면도.
도 7은 제1 발명에 기초한 제1 실시예의 변형예를 나타내는 정면도.
도 8은 제1 발명에 기초한 제1 실시예의 변형예의, 플렉시블 기판을 이용한 접속 구조를 나타내는 정면도.
도 9는 제1 발명에 기초한 제1 실시예의 변형예의 반도체 모듈을 나타내는 단면도.
도 10은 제2 발명에 기초한 제2 실시예의 반도체 장치를 나타내는 단면도.
도 11은 제2 발명에 기초한 제2 실시예의 반도체 장치를 나타내는 평면도.
도 12는 제2 발명에 기초한 제2 실시예에서의 반도체 장치를 구성하는 각 반도체 칩 사이의 전기적 접속 구조를 나타내는 평면도.
도 13은 제2 발명에 기초한 제2 실시예의 반도체 장치에서의, 반도체 칩 상호를 접착 테이프에 의해 고정하는 경우를 나타내는 정면도.
도 14는 제2 발명에 기초한 제2 실시예의 반도체 장치에서의, 반도체 칩 사이를 플렉시블 기판을 이용하여 접속하는 구조를 나타내는 단면도.
도 15는 제2 발명에 기초한 제2 실시예의 반도체 장치의, 변형예의 구조를 나타내는 단면도.
도 16은 제3 발명에 기초한 제3 실시예의 반도체 장치의 단면도.
도 17은 제4 발명에 기초한 제4 실시예의 반도체 장치의 단면도.
도 18은 제5 발명에 기초한 제5 실시예의 반도체 장치의 단면도.
도 19는 제5 발명에 기초한 제5 실시예의 반도체 장치의 변형예를 나타내는 단면도.
도 20은 제6 발명에 기초한 제6 실시예의 반도체 장치의 단면도.
도 21은 제6 발명에 기초한 제6 실시예의 반도체 장치에서의, 리드 프레임을 나타내는 평면도.
도 22는 제6 발명에 기초한 제6 실시예의 반도체 장치의 변형예의 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
101 : 반도체 모듈
105, 203, 331, 431, 521 : 반도체 칩
107 : 밀봉재
111 : 전자 부품
120, 202, 301, 501, 601 : 반도체 장치
121 : 볼록조부(연결부)
122 : 홈부(연결부)
123, 124 : 접속 단자(접속부)
124, 531 : 플렉시블 기판
125 : 절연 회로 기판
131 : 접착 테이프
204 : 응력 흡수층
311, 411 : 기판
312, 332, 622, 632 : 전극
321, 421 : 베이스 부재
322 : 도전재
422 : 베이스 부재 본체
423 : 투광재
441, 541 : 밀봉재
511 : 회로 기판
522 : 패드
611 : 리드 프레임
612 : 개구부
621 : 제1 반도체 칩
631 : 제2 반도체 칩

Claims (14)

  1. 제1 주 표면 및 제2 주 표면을 갖고, 상기 제1 주 표면에 전극을 설치한 회로 기판과, 상기 회로 기판의 제2 주 표면에 접속되는 반도체 칩과, 상기 회로 기판의 제1 주 표면이 노출되도록 상기 회로 기판 및 상기 반도체 칩을 밀봉하는 밀봉재와, 인접하는 반도체 장치와의 연결을 가능하게 하는 연결부를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    대략 직사각형의 외형 형상을 갖는 반도체 장치.
  3. 제1항에 있어서,
    상기 연결부는 상기 제1 주 표면이 동일 방향을 향하는 상태 및 상기 제1 주 표면이 상호 반대 방향을 향하는 상태 중 어느 상태에서도 인접하는 반도체 장치와의 연결이 가능한 반도체 장치.
  4. 제1항에 있어서,
    상기 연결부는 그 주 표면이 상호 경사진 상태에서 인접하는 반도체 장치와의 연결이 가능한 반도체 장치.
  5. 제1항에 있어서,
    상기 연결부는 그 대응하는 주 표면 사이에 단차가 형성된 상태에서 인접하는 반도체 장치와의 연결이 가능한 반도체 장치.
  6. 제1항에 있어서,
    인접하는 반도체 장치와 전기적으로 접속하기 위한 접속부를 더 포함하는 반도체 장치.
  7. 제6항에 있어서,
    상기 접속부는 인접하는 반도체 장치에 전기적으로 접속하는 플렉시블(flexible) 기판을 포함하는 반도체 장치.
  8. 제1항의 반도체 장치를 복수 연결함과 함께, 상기 전극을 개재하여, 상기 제1 주 표면에 전자 부품을 접속한 반도체 모듈.
  9. 제1 주 표면 및 제2 주 표면을 갖는 회로 기판과, 상기 회로 기판의 제1 주 표면에 접속되는 반도체 칩과, 상기 회로 기판의 제2 주 표면이 노출되도록 상기 회로 기판 및 상기 반도체 칩을 밀봉하는 밀봉재를 포함하는 복수의 반도체 장치를 신장 상태의 접착 테이프의 접착면 위에 배열하는 공정과,
    상기 접착 테이프를 수축시켜, 상기 복수의 반도체 장치를 서로 밀착시켜 연결하는 공정을 포함하는, 반도체 모듈의 제조 방법.
  10. 복수의 반도체 칩을, 응력 흡수층을 개재하여 연결한 반도체 장치로서,
    상기 복수의 반도체 칩 중, 적어도 일부의 반도체 칩은 그 주 표면이 다른 반도체 칩의 주 표면에 대하여 경사진 반도체 장치.
  11. 기판과, 그 제1 주 표면이 상기 기판에 대향하도록 상기 기판 위에 고정된 베이스 부재와, 상기 베이스 부재의 제2 주 표면에 고정된 반도체 칩을 포함하고,
    상기 베이스 부재의, 상기 반도체 칩과 중복되지 않는 부분에는 상기 베이스 부재의 제1 주 표면으로부터 제2 주 표면으로 관통하는 도전재가 형성되어 있으며,
    상기 도전재의 상기 제1 주 표면측에는 상기 기판에 설치된 전극이 접속되어 있으며,
    상기 도전재의 상기 제2 주 표면측에는 상기 반도체 칩의 전극이 직접 또는 배선을 개재하여 전기적으로 접속되어 있는 반도체 장치.
  12. 베이스 부재와, 상기 베이스 부재의 제1 주 표면에 고정된 반도체 칩을 포함하고,
    상기 베이스 부재는 베이스 부재 본체와, 상기 베이스 부재 본체를 관통하는 투광재를 갖고,
    상기 투광재의 적어도 일부가 외부에 노출되도록 상기 반도체 칩 및 상기 베이스 부재가 밀봉재에 의해 밀봉되고, 상기 투광재는 외부의 광을 상기 반도체 칩에 유도하는 반도체 장치.
  13. 회로 기판과, 상기 회로 기판 위에 실장된 반도체 칩과, 제1 단부가 상기 회로 기판에 연결됨과 함께 제2 단부가 상기 반도체 칩에 연결된 플렉시블 기판을 포함하고, 상기 반도체 칩 상에 형성된 패드와 상기 플렉시블 기판 위에 형성된 단자와는 전기적으로 접속되어 있는 반도체 장치.
  14. 리드 프레임과, 상기 리드 프레임의 주 표면 상에 고정된, 상기 리드 프레임의 주 표면과 그 제1 주 표면이 대향하는 제1 반도체 칩과, 상기 제1 반도체 칩의 제2 주 표면 상에 고정된 제2 반도체 칩을 포함하고,
    상기 리드 프레임은 상기 제1 반도체 칩의 제1 주 표면에 형성된 전극 중 적어도 어느 하나에 대응하는 위치에 개구부를 갖는 반도체 장치.
KR1020040069528A 2003-09-01 2004-09-01 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법 KR20050024226A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00309009 2003-09-01
JP2003309009A JP2005079387A (ja) 2003-09-01 2003-09-01 半導体装置、半導体モジュールおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20050024226A true KR20050024226A (ko) 2005-03-10

Family

ID=34214181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069528A KR20050024226A (ko) 2003-09-01 2004-09-01 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법

Country Status (5)

Country Link
US (1) US20050046036A1 (ko)
JP (1) JP2005079387A (ko)
KR (1) KR20050024226A (ko)
CN (1) CN1591863A (ko)
TW (1) TW200514236A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652904B1 (ko) * 2005-05-12 2006-12-01 한국과학기술원 센서 시스템

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675166B2 (en) 2005-05-11 2010-03-09 Maxim Integrated Products, Inc. Integrated circuit package device comprising electrical contacts making solderless and bondless electrical-mechanical connection
CN102779760B (zh) * 2011-05-13 2015-06-03 力成科技股份有限公司 基板镶接式多晶片封装制程与构造
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652904B1 (ko) * 2005-05-12 2006-12-01 한국과학기술원 센서 시스템

Also Published As

Publication number Publication date
TW200514236A (en) 2005-04-16
JP2005079387A (ja) 2005-03-24
US20050046036A1 (en) 2005-03-03
CN1591863A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
JP2878243B2 (ja) マルチ電子デバイス・パッケージ
KR950006439B1 (ko) 반도체장치 및 그 제조방법
US6198162B1 (en) Method and apparatus for a chip-on-board semiconductor module
KR20080077566A (ko) 반도체 장치와 그것을 이용한 반도체 모듈
US20090261465A1 (en) Semiconductor device and its manufacturing method
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
CN100527412C (zh) 电子电路模块及其制造方法
JP2003133518A (ja) 半導体モジュール
KR20020016517A (ko) 내부에 전자소자를 밀봉하는 전자부품과 그 제조방법, 및이러한 전자부품에 적합한 프린트 배선판
KR100647090B1 (ko) 다수의 반도체 칩을 포함하는 반도체 소자
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
US6201298B1 (en) Semiconductor device using wiring tape
JP2001077294A (ja) 半導体装置
JPH1126678A (ja) 電子部品のリード構造
KR101832494B1 (ko) Ｂｇａ 반도체 패키지 및 그 제조 방법
KR20110128227A (ko) 다층 프린트 기판 및 그 제조 방법
KR20050021905A (ko) 반도체 장치용 패키지
JP2012094800A (ja) 半導体記憶装置およびその製造方法
US20080081456A1 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
KR20050024226A (ko) 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JP2669352B2 (ja) 液晶表示装置
KR100385088B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
JPH07221427A (ja) 表面実装用パッケージ及びパッケージ実装装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application