KR20050010690A - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR20050010690A KR20050010690A KR1020030050075A KR20030050075A KR20050010690A KR 20050010690 A KR20050010690 A KR 20050010690A KR 1020030050075 A KR1020030050075 A KR 1020030050075A KR 20030050075 A KR20030050075 A KR 20030050075A KR 20050010690 A KR20050010690 A KR 20050010690A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- active regions
- semiconductor substrate
- rows
- isolation layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 230000010354 integration Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치에 관한 것으로서 반도체기판과, 상기 반도체기판 상에 형성된 소자분리막과, 상기 반도체기판 상에 상기 소자분리막에 의해 돌출된 부분 없이 경사지게 다수 개가 배열되는 행이 다수 개가 형성되되 짝수 행의 일측 끝 부분이 홀수 행의 중간 부분에 대응되게 형성되는 활성영역을 구비한다. 따라서, 동일한 크기의 반도체기판 상에 활성영역의 개수를 증가시켜 배선의 폭이 감소시키지 않으면서 집적도를 향상시킬 수 있다.
Description
본 발명은 반도체장치에 관한 것으로서, 특히, 활성영역을 경사지게 형성하여 집적도를 향상시킬 수 있는 반도체장치에 관한 것이다.
일반적으로 반도체장치는 반도체기판에 산화실리콘 등의 절연물질로 소자분리막을 형성하는 것에 의해 소자가 형성될 활성영역이 한정된다. 활성영역은 비트 라인을 형성하기 위해 통상 철(凸)자 형상을 가지며 매트릭스(matrix) 형상으로 형성된다.
반도체장치의 집적도를 향상시키기 위해서는 배선들의 선폭을 감소시켜 단위 셀의 크기를 축소시키는 방법과 동일한 크기의 반도체기판 상에 활성영역의 개수를 증가시키는 방법이 있다.
상기에서 활성영역의 개수를 증가시키는 방법은 동일한 칩 내에 소자분리막을 작게 형성하는 것이다. 그러나, 활성영역이 철(凸)자 형상으로 매트릭스 형태로 형성되므로 소자분리막의 크기를 감소시키기 어렵다.
그러므로, 종래의 반도체장치는 리쏘그래피 장비의 성능을 향상시키거나 공정 기술을 개발하여 배선들의 선폭을 감소시켜 단위 셀들의 크기를 감소시키는 것에 의해 집적도를 향상시켰다.
그러나, 배선의 선폭을 감소시키기 위한 리쏘그래피 장비의 성능 향상에 한계가 있을 뿐만 아니라 복잡한 공정 기술에 의해 수율이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 동일한 크기의 반도체기판 상에 활성영역의 개수를 증가시켜 배선의 폭이 감소시키지 않으면서 집적도를 향상시킬 수 있는 반도체장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치는 반도체기판과, 상기 반도체기판 상에 형성된 소자분리막과, 상기 반도체기판 상에 상기 소자분리막에 의해 돌출된 부분 없이 경사지게 다수 개가 배열되는 행이 다수 개가 형성되되 짝수 행의 일측 끝 부분이 홀수 행의 중간 부분에 대응되게 형성되는 활성영역을 구비한다.
상기에서 활성영역은 홀수 행과 짝수 행이 동일한 방향으로 경사진다.
상기에서 활성영역은 홀수 행과 짝수 행이 서로 반대 방향으로 경사진다.
도 1은 본 발명의 실시 예에 따른 반도체장치의 레이아웃.
도 2는 본 발명의 다른 실시 예에 따른 반도체장치의 레이아웃.
* 도면의 주요 부분에 대한 간단한 설명 *
11 : 반도체기판 13 : 활성영역
15 : 소자분리막 17, 19 : 제 1 및 제 2 접촉
21 : 비트라인
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 반도체장치의 레이아웃이다.
반도체기판(11) 상에 LOCOS(Local Oxidation of Silicon) 방법 또는 STI(Shallow Trench Isolation) 방법에 의해 형성된 소자분리막(15)에 의해 반도체소자가 형성되는 다수 개의 활성영역(13)이 한정된다. 상기에서 다수 개의 활성영역(13)은 돌출된 부분 없이 경사지게 형성되며 행(行)을 이룬다. 활성영역(13)은 다음 행에서 일측 끝 부분이 이전 행의 중간 부분에 대응되게 형성된다. 그러므로, 다수 개의 활성영역(13)은 각각 홀수 행과 짝수 행에 형성된 것끼리 매트릭스 형태로 형성된다. 상기에서 다수 개의 활성영역(13)은 돌출된 부분이 없으므로 이격 거리를 감소시킬 수 있으므로 소자분리막(15)의 크기를 감소시킬 수 있다. 따라서, 동일한 크기의 반도체기판(11) 상에 활성영역(13)의 개수를 증가시킬 수 있다.
활성영역(13)에 게이트(도시되지 않음)와 소오스 및 드레인영역(도시되지 않음)을 포함하는 트랜지스터가 형성된다. 상기에서 소오스 및 드레인영역에 각각 제1 및 제 2 접촉(17)(19)가 형성된다. 상기에서 제 1 접촉(17)은 스택 구조의 커패시터(도시되지 않음)과 연결되고, 제 2 접촉(19)은 비트라인(21)과 접촉된다. 상기에서 비트라인(21)은 커패시터 사이에 중첩되지 않게 직선으로 형성된다.
상기에서 동일한 크기의 반도체기판(11) 상에 활성영역(13)의 개수를 증가시키므로 비트라인(21)을 포함한 배선들의 선폭을 줄이지 않고도 반도체장치의 집적도를 향상시킬 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 반도체장치의 레이아웃이다.
본 발명의 다른 실시 예에 따른 반도체장치는 다수 개의 활성영역(13) 중 짝수 행의 것이 홀수 행의 것과 반대 방향으로 경사진 것을 제외하고 도 1에 도시된 반도체장치와 동일하다. 상기에서도 다수 개의 활성영역(13)은 돌출된 부분이 없으므로 이격 거리를 감소시킬 수 있으므로 소자분리막(15)의 크기를 감소시킬 수 있다. 따라서, 동일한 크기의 반도체기판(11) 상에 활성영역(13)의 개수를 증가시킬 수 있어 반도체장치의 집적도를 향상시킬 수 있다.
상술한 바와 같이 본 발명에 따른 반도체장치는 다수 개의 활성영역에 돌출된 부분이 없이 경사지게 형성되며 하나의 행을 이루며, 다음 행에서 양 측 끝 부분이 이전 행의 중간 부분에 대응되게 형성되므로 다수 개의 활성영역 사이의 이격 거리를 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
따라서, 본 발명은 동일한 크기의 반도체기판 상에 활성영역의 개수를 증가시켜 배선의 폭이 감소시키지 않으면서 집적도를 향상시킬 수 있는 잇점이 있다.
Claims (3)
- 반도체기판과,상기 반도체기판 상에 형성된 소자분리막과,상기 반도체기판 상에 상기 소자분리막에 의해 돌출된 부분 없이 경사지게 다수 개가 배열되는 행이 다수 개가 형성되되 짝수 행의 일측 끝 부분이 홀수 행의 중간 부분에 대응되게 형성되는 활성영역을 구비하는 반도체장치.
- 청구항 1에 있어서, 상기 활성영역은 홀수 행과 짝수 행이 동일한 방향으로 경사진 반도체장치.
- 청구항 1에 있어서, 상기 활성영역은 홀수 행과 짝수 행이 서로 반대 방향으로 경사진 반도체장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050075A KR20050010690A (ko) | 2003-07-22 | 2003-07-22 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050075A KR20050010690A (ko) | 2003-07-22 | 2003-07-22 | 반도체장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050010690A true KR20050010690A (ko) | 2005-01-28 |
Family
ID=37223063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030050075A KR20050010690A (ko) | 2003-07-22 | 2003-07-22 | 반도체장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050010690A (ko) |
-
2003
- 2003-07-22 KR KR1020030050075A patent/KR20050010690A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070134884A1 (en) | Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby | |
| TWI783064B (zh) | 半導體裝置及其形成方法 | |
| KR960019739A (ko) | 고집적 dram을 위한 유니트 셀 배치 및 전송 게이트 설계방법 | |
| KR100593734B1 (ko) | 채널부 홀 내 채널 영역을 갖는 반도체 장치의트랜지스터들 및 그 제조 방법들 | |
| JP2004071903A (ja) | 半導体装置 | |
| US20070278613A1 (en) | Semiconductor device | |
| KR20130079842A (ko) | 반도체 소자 | |
| US10795255B2 (en) | Method of forming layout definition of semiconductor device | |
| US7732838B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9305130B2 (en) | Method for forming semiconductor layout patterns, semiconductor layout patterns, and semiconductor structure | |
| KR100673011B1 (ko) | 노어형 플래시 메모리 장치 및 그 제조 방법 | |
| KR0161438B1 (ko) | 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조 방법 | |
| CN113437069B (zh) | 动态随机存取存储器及其形成方法 | |
| KR20100030216A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100846393B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| US20080012055A1 (en) | Layout structure of non-volatile memory | |
| KR20050010690A (ko) | 반도체장치 | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| JPH10321734A (ja) | Ｓｒａｍセル及びその製造方法 | |
| US11670631B2 (en) | Semiconductor device | |
| KR20020096550A (ko) | 반도체 소자 및 그 제조방법 | |
| CN110707086B (zh) | 半导体元件 | |
| KR100451761B1 (ko) | 에스램셀의제조방법 | |
| KR19990016230A (ko) | 반도체 메모리 셀의 이중 비트라인 패턴 제조방법 | |
| KR100214472B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |