KR20050005971A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20050005971A KR20050005971A KR1020030045969A KR20030045969A KR20050005971A KR 20050005971 A KR20050005971 A KR 20050005971A KR 1020030045969 A KR1020030045969 A KR 1020030045969A KR 20030045969 A KR20030045969 A KR 20030045969A KR 20050005971 A KR20050005971 A KR 20050005971A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- interlayer insulating
- insulating film
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 229910052718 tin Inorganic materials 0.000 description 23
- 239000007789 gas Substances 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000002313 adhesive film Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910015844 BCl3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910010342 TiF4 Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 각각의 하부전극 및 하부금속배선을 형성하는 단계; 상기 기판 전면에 제1층간절연막을 형성하는 단계; 상기 제1층간절연막 상에 캐패시터 영역을 한정하는 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 마스크로 하여 상기 제1층간절연막을 식각하여 트렌치를 형성하는 단계; 상기 제1감광막패턴을 제거하는 단계; 상기 결과물 상에 유전체막 형성용 절연막, 제2층간절연막을 차례로 증착 시키는 단계; 상기 제2층간절연막과 유전체막 형성용 절연막을 씨엠피 하여 U 자형의 유전체막을 형성하는 단계; 상기 제2층간절연막과 제1층간절연막을 습식 식각하여 제거하고, 상기 하부전극 상에 유전체막만 남기는 공정을 실시하는 단계; 상기 유전체막 상에 상부전극층을 형성하는 단계; 상부전극 형성 영역을 한정하는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 마스크로 이용하여 상기 상부전극층을 식각해서 상부전극과 상기 유전체막 측면에 스페이서를 형성하고, 상기 제2감광막패턴을 제거하는 단계; 상기 결과물에 제3층간절연막을 형성하는 단계; 상기 제3층간절연막 상에 비아 홀 형성 영역을 한정하는 제3감광막패턴을 형성하는 단계; 상기 제3감광막패턴을 마스크로 하여 상기 제3층간절연막을 식각하여 하부금속배선, 캐패시터 하부 및 상부전극을 각각 노출시키는 비아 홀을 형성하는 단계; 상기 제3감광막패턴을 제거하는 단계; 상기 결과물 상에 CVD 방식으로 제1금속막을 증착 시키고, 씨엠피 하여 상기 비아홀들을 상기 제1금속막으로 매립시키는 비아플러그들을 형성하는 단계; 및 상기 결과의 제3층간절연막 상에 상기 비아 플러그와 연결되는 상부금속배선을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 상부와 하부 금속간의 리키지(Leakage)를 개선시키는 엠아이엠(Metal-Insulator-Metal ; MIM) 캐패시터를 적용시킨 반도체 소자의 제조방법에 관한 것이다.
엠아이엠 캐패시터의 구조는, PMD(Pre Metal Dielectric)공정 완료후에 하부 플레이트 금속 증착, 유전체막 증착 및 상부 플레이트 금속 증착을 하고, 캐패시터를 정의하기 위해 상부 플레이트 금속 식각, 유전체막 식각 및 하부 플레이트 금속 식각의 공정을 진행한 후, 산화막 계통의 층간절연막을 형성하고 캐패시터로 인한 단차 완화를 위한 화학적 기계적 연마(Chemical Mechanical Polishing ; 이하, 씨엠피) 공정으로 상기 층간절연막을 식각하여 평탄화한다.
종래의 반도체 소자의 제조방법에 대하여 도 1a 내지 도 1e를 참조하여 간략하게 설명하면 다음과 같다.
종래의 반도체 소자의 제조방법은, 도 1a에 도시된 바와 같이, 먼저, 반도체 기판(1) 상에 제1층간절연막(3), 하부금속배선층(11), 유전체막 형성용 절연막(13) 및 상부전극층(15)을 차례로 형성한다. 그런다음, 상기 상부전극층(15) 상에 공지의 포토리소그라피 공정을 통해서 캐패시터 상부전극 형성 영역(미도시)을 한정하는 제1감광막패턴(25)을 형성한다.
여기서, 하부금속배선층(11)은 제 1 Ti/TiN 막(5), 알루미늄막(7) 및 제 2Ti/TiN 막(9)의 적층구조로 형성된 것이다. 이 때, 상기 제 1 Ti/TiN 막(5)에서 Ti는 접착막이고 TiN은 확산방지막이다. 그리고, 상기 알루미늄막(7)은 저항이 낮은 것으로 인해 실질적인 전기 신호를 전달하도록 기능하며, 상기 제 2 Ti/TiN 막(9)에서 Ti는 접착막이고 TiN은 반사방지막이다. 그리고, 상기 유전체막 형성용 절연막(13)은 유전상수(dielectric constant)가 높은 산화막, 예컨데, 실리콘옥시나이트라이드(SiOxNy)막, 실리콘나이트라이드(Si3N4)막, 또는, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식에 의해 형성된 산화막으로 이루어진다. 또한, 상기 상부전극층(15)은 상기 하부금속배선층(11)과 마찬가지로 Ti/TiN/Al/Ti/TiN 의 구조로 되어있는 것이 일반적이며, Al,W,Ti,TiN 또는 이들의 조합을 이용하여 구성한다. 아울러, 도시되지는 않았으나, 상기 제1층간절연막(3)에는 콘택플러그가 존재하고, 이 콘택플러그는 상기 하부금속배선층(11)과 콘택된 것으로 이해될 수 있다.
그리고 나서, 도 1b에 도시된 바와 같이, 상기 제1감광막패턴을 마스크로 하여 상기 상부전극층과 유전체막 형성용 절연막을 식각하여 상부전극(16)과 유전체막(14)을 형성한다. 이 때, 상기 상부전극층의 식각은 Cl2, BCl3 및 N2 가스의 혼합 가스로 이루어진 활성화 플라즈마를 이용한 건식 식각으로 수행한다. 이어서, 상기 유전체막 형성용 절연막의 식각은 "C" 및 "F"를 주성분으로 하는 가스, 예컨데, CF4, C2F6, C4F8, C5F8 등과 같은 CxFy 가스를 이용하여 활성화시킨 플라즈마로 수행한다. 또한, 상기 유전체막 형성용 절연막의 식각시 O2, Ar 및 CHF3 등의 가스가 추가 되기도 한다. 아울러, 상기 캐패시터 상부전극(16)의 형성을 위한 공정은 상부전극층의 식각, 제1감광막패턴의 제거, 유전체막 형성용 절연막의 식각 순으로 진행하거나, 또는, 상부전극층의 식각, 유전체막 형성용 절연막의 식각, 제1감광막패턴의 제거 순으로 진행한다.
계속해서, 상기 결과물 상에 캐패시터 하부전극의 형성 영역(미도시)을 한정하는 제2감광막패턴(27)을 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 제2감광막패턴에 의해 덮히지 않고 노출된 상기 하부금속배선층을 Cl2, BCl3 및 N2의 혼합 가스로 이루어진 활성화 플라즈마로 건식 식각하여, 캐패시터 하부전극(11a)을 형성하고, 상기 제2감광막패턴을 제거한다. 도 1c에서, 미설명된 도면부호 11b는 하부금속배선을 나타낸다.
그런 다음, 도 1d에 도시된 바와 같이, 상기 결과물 상에 제2층간절연막(17)을 형성하고, 씨엠피 하여 상기 제2층간절연막(17) 상부의 표면 굴곡(Surface Topology)을 평탄화시킨다. 여기서, 상기 제2층간절연막(17)은 이중막 구조를 이용하며, 이중에서 하부층으로는 PE-THEOS(17a)를 이용하고, 상부층으로는 저유전율 물질인 SOG 또는 FOX(17b)을 이용한다. 상기 PE-TEOS(17a) 대신 FOX를 사용할 수도 있다.
이어서, 도 1e에 도시된 바와 같이, 상기 제2층간절연막(17)상에 비아 홀의 형성 영역(미도시)을 한정하는 제3감광막패턴(29)을 형성한다.
그리고, 도 1f에 도시된 바와 같이, 상기 제3감광막패턴을 마스크로 하여 상기 제2층간절연막(17)의 소정 부분들을 선택적으로 식각하여 캐패시터 하부 및 상부전극(11a, 16)과 하부금속배선(11b)을 각각 노출시키는 비아 홀(19)들을 형성하고, 상기 제3감광막패턴을 제거한다. 이 때, 상기 제2층간절연막(17)의 식각은 CxFy 기체를 활성화 시킨 플라즈마로 건식 식각한다.
다음으로, 도 1g에 도시된 바와 같이, 상기 결과물 상에 CVD(Chemical Vapor Deposition) 방식을 이용하여 텅스텐(W)이나 구리(Cu) 등의 제1금속막(미도시)을 증착 시킨 다음, 상기 제1금속막을 씨엠피 하여 상기 비아 홀(19)들을 상기 제1금속막으로 매립시켜 하부금속배선(11b), 캐패시터 하부 및 상부전극(11a, 16)과 각각 콘택되는 비아 플러그들(21)을 형성한다. 그리고나서, 상기 제2층간절연막(17) 상에 제2금속막(미도시)의 증착 및 패터닝을 수행하여 각 비아 플러그들(21)을 통해 상기 하부금속배선(11b)과 캐패시터 하부 및 상부전극(11a, 16)과 전기적으로 콘택되는 상부금속배선(23)을 형성한다. 여기서, 상기 상부금속배선(23)들은 Ti/TiN/Al/Ti/TiN의 적층 구조로 형성한다.
그러나, 전술한 바와 같은 종래의 반도체 소자의 제조방법은 상부금속/유전체막/하부금속 각각의 식각 공정 중에서 유전체막의 건식 식각시 하부금속과의 이온 스퍼터링(Ion Sputtering) 현상이 발생하여 유전체막에 언더컷(Under-Cut) 현상이 발생한다. 이러한 언더컷 현상이 상부와 하부금속간의 절연효과를 감쇠시켜 리키지가 발생하는 문제점이 발생된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 유전체막의 구조를 U자형으로 만들어줌으로써 상부전극의 사이드월(Side Wall)을 형성시켜 상부와 하부금속간의 리키지를 개선함과 동시에 엠아이엠 캐패시터의 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1g는 종래의 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2l은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
-도면의 주요 부분에 대한 부호의 설명-
51 : 반도체기판 53 : 제1층간절연막
55 : 제 1 Ti/TiN 막 57 : 알루미늄막
59 : 제 2 Ti/TiN 막 61a : 하부전극
61b : 하부금속배선 63 : 제2층간절연막
77 : 제1감광막패턴 65 : 트렌치
67 : 유전체막 형성용 절연막 64 : 제3층간절연막
68 : 유전체막 69 : 상부전극층
79 : 제2감광막패턴 70 : 상부전극
71 : 스페이서 81 : 제3감광막패턴
66 : 제4층간절연막 72 : 비아 홀
73 : 비아 플러그 75 : 상부금속배선
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 반도체 기판 상에 각각의 하부전극 및 하부금속배선을 형성하는 단계; 상기 기판 전면에 제1층간절연막을 형성하는 단계; 상기 제1층간절연막 상에 캐패시터 영역을 한정하는 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 마스크로 하여 상기 제1층간절연막을 식각하여 트렌치를 형성하는 단계; 상기 제1감광막패턴을 제거하는 단계; 상기 결과물 상에 유전체막 형성용 절연막, 제2층간절연막을 차례로 증착 시키는 단계; 상기 제2층간절연막과 유전체막 형성용 절연막을 씨엠피 하여 U 자형의 유전체막을 형성하는 단계; 상기 제2층간절연막과 제1층간절연막을 습식 식각하여 제거하고, 상기 하부전극 상에 유전체막만 남기는 공정을 실시하는 단계; 상기 유전체막 상에 상부전극층을 형성하는 단계; 상부전극 형성 영역을 한정하는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 마스크로 이용하여 상기 상부전극층을 식각해서 상부전극과 상기 유전체막 측면에 스페이서를 형성하고, 상기 제2감광막패턴을 제거하는 단계; 상기 결과물에 제3층간절연막을 형성하는 단계; 상기 제3층간절연막 상에 비아 홀 형성 영역을 한정하는 제3감광막패턴을 형성하는 단계; 상기 제3감광막패턴을 마스크로 하여 상기 제3층간절연막을 식각하여 하부금속배선, 캐패시터 하부 및 상부전극을 각각 노출시키는 비아 홀을 형성하는 단계; 상기 제3감광막패턴을 제거하는 단계; 상기 결과물 상에 CVD 방식으로 제1금속막을 증착 시키고, 씨엠피 하여 상기 비아홀들을 상기 제1금속막으로 매립시키는 비아플러그들을 형성하는 단계; 및 상기 결과의 제3층간절연막 상에 상기 비아 플러그와 연결되는 상부금속배선을 형성하는 단계를 포함한다.
여기서, 상기 제1층간절연막의 식각시 CxFy 가스를 이용하여 활성화시킨 플라즈마로 수행하고, 상기 CxFy 가스는 CF4, CHF3, C2F6, C4F8 등의 "C" 및 "F" 의 조합으로 이루어진 가스를 사용하며, 여기에 O2, Ar, N2, H2 가스 또는 이들의 조합으로 된 가스를 추가하기도 한다. 그리고, 상기 유전체막 형성용 절연막을 증착 시키는 단계는, CVD 방식을 이용하여 증착시킨다. 또한, 상기 제2층간절연막과 제1층간절연막을 습식 식각하여 제거하는 단계는, 습식 식각액으로 BOE를 사용한다. 그리고, 상기 상부전극층을 증착 시키는 단계는, CVD 방식을 이용하여 증착시키며, 상기 상부전극층은 Ti/TiN 구조로 증착 시킨다.
본 발명에 따르면, 상부와 하부금속간의 리키지를 개선 시킨 엠아이엠 캐패시터의 구조를 적용함으로써 반도체 소자의 특성을 향상 시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2l은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
본 발명의 실시예에 따른 반도체 소자의 제조방법은, 도 2a에 도시된 바와 같이, 먼저, 반도체 기판(51) 상에 제1층간절연막(53)과 하부금속배선층(미도시)을 차례로 형성하고, 상기 하부금속배선층(미도시)을 패터닝하여 각각의하부전극(61a) 및 하부금속배선(61b)을 형성한다. 그리고, 상기 결과의 구조물 상에 제2층간절연막(63)을 형성한다. 그런다음, 상기 제2층간절연막(63) 상에 공지의 포토리소그라피 공정을 통해서 캐패시터 형성 영역(미도시)을 한정하는 제1감광막패턴(77)을 형성한다.
이 때, 상기 하부전극(61a)은 제 1 Ti/TiN 막(55), 알루미늄막(57) 및 제 2 Ti/TiN 막(59) 적층구조로 이루어진다. 여기서, 상기 제 1 Ti/TiN 막(55)에서 Ti는 접착막이고 TiN은 확산방지막이다. 그리고, 상기 알루미늄막(57)은 저항이 낮은 것으로 인해 실질적인 전기 신호를 전달하도록 기능하며 상기 제 2 Ti/TiN 막(59)에서 Ti는 접착막이고 TiN은 반사방지막이다. 아울러, 도시되지는 않았으나, 상기 제1층간절연막(53)에는 콘택플러그가 존재하고, 이 콘택플러그는 상기 하부금속배선층(미도시)과 콘택된 것으로 이해될 수 있다.
그리고 나서, 도 2b에 도시된 바와 같이, 상기 제1감광막패턴을 마스크로 하여 상기 제2층간절연막(63)을 식각하여 트렌치(65)를 형성하고, 상기 제1감광막패턴을 제거한다. 이 때, 상기 제2층간절연막(63)의 식각 공정은 CxFy 가스를 이용하여 활성화시킨 플라즈마로 수행한다. 여기서, CxFy 는 CF4, CHF3, C2F6, C4F8, C5F8 등의 "C" 및 "F" 의 조합으로 이루어진 가스를 말하며 여기에 O2, Ar, N2, H2 가스 또는 이들의 조합으로 된 가스가 추가 되기도 한다. 그리고 상기 트렌치(65)는 후속공정으로 형성될 유전체막의 두께와 상부전극의 두께의 합과 같은 깊이(h)로 형성하고, 유전체막과 상부전극이 형성되는 영역과 같은 너비(w)로 형성한다. 이 때, h(Depth) < w(Width)가 된다.
다음으로, 도 2c에 도시된 바와 같이, 상기 결과물의 전체표면상부에 유전체막 형성용 절연막(67)을 증착 시킨다. 상기 유전체막 형성용 절연막(67)은 CVD 방식을 이용하여 증착 시킨다. 또한, 상기 유전체막 형성용 절연막(67)은 유전상수가 높은 실리콘옥시나이트라이드(SiOxNy)막, 실리콘나이트라이드(Si3N4)막, 또는, PECVD 방식에 의해 형성된 산화막으로 이루어진다.
그리고, 도 2d에 도시된 바와 같이, 상기 유전체막 형성용 절연막(67) 상부에 제3층간절연막(64)을 증착시킨다.
이어서, 도 2e에 도시된 바와 같이, 상기 제3층간절연막(64)과 유전체막 형성용 절연막을 씨엠피 하여 U 자형의 유전체막(68)을 형성한다.
그런 다음, 도 2f에 도시된 바와 같이, 상기 제3층간절연막과 제2층간절연막을 습식 식각하여 제거하고, 상기 하부전극(61a) 상에 유전체막(68)만 남기는 공정을 실시한다. 이 때, 상기 습식 식각액으로 BOE(Buffered Oxide Etch)를 사용한다.
그리고 나서, 도 2g에 도시된 바와 같이, 상기 하부전극(61a) 상에 형성된 유전체막(68) 상에 상부전극층(69)을 증착 시킨다. 상기 상부전극층(69)은 CVD 방식을 이용하여 Ti/TiN막 구조로 증착 시키는데, TiN을 증착하는 이유는 증착 방식의 특성이 상/하부 층 표면으로 부터 일정한 방향 및 속도로 증착이 진행되기 때문이다.
다음으로, 도 2h에 도시된 바와 같이, 상부전극 형성 영역(미도시)을 한정하는 제2감광막패턴(79)을 형성한다.
그런 다음, 도 2i에 도시된 바와 같이, 상기 제2감광막패턴을 마스크로 이용하여 상기 상부전극층을 식각해서 상부전극(70)과 상기 유전체막(68) 측면에 스페이서(Spacer)(71)를 형성한다. 그리고, 상기 제2감광막패턴을 제거한다. 여기서, 상기 상부전극층의 식각은 Cl2, BCl3 및 N2 가스의 혼합 가스로 이루어진 활성화 플라즈마로 건식 식각한다. 이 때, 과도식각(Over Etch)이 심하면 상기 하부전극(61a)에도 영향을 미치게 되어 동시에 식각 되는 경향이 있다. 따라서 상기 하부전극(61a)이나 상부전극(70)은 같은 금속 물질로서 상기 유전체막(68) 측면에 스페이서(71)가 형성될 정도의 타겟(Target)으로 진행한다. 그러면, 상기 유전체막(68) 상부의 상기 상부전극(70)은 U 자형의 구조로 감싸고, 유전체막(68) 측면에는 스페이서(71)가 형성되어 일반적인 엠아이엠 캐패시터의 특성보다 낳은 캐패시터 용량을 가질 수 있다.
그리고, 도 2j에 도시된 바와 같이, 상기 결과물 상부에 제4층간절연막(66)을 형성하고, 상기 제4층간절연막(66) 상에 비아 홀 형성 영역(미도시)을 한정하는 제3감광막패턴(81)을 형성한다.
이어서, 도 2k에 도시된 바와 같이, 상기 제3감광막패턴을 마스크로 하여 상기 제4층간절연막(66)을 식각하여 하부금속배선(61b), 캐패시터 하부 및 상부전극(61a,70)을 각각 노출시키는 비아 홀(72)들을 형성한다. 이 때, 상기 제4층간절연막(66)의 식각은 CxFy 기체를 활성화시킨 플라즈마로 건식 식각 한다. 그 다음, 상기 제3감광막패턴을 제거한다.
다음으로, 도 2l에 도시된 바와 같이, 상기 결과물 상에 CVD 방식을 이용하여 텅스텐(W)이나 구리(Cu) 등의 제1금속막(미도시)을 증착 시킨 다음, 상기 제1금속막을 씨엠피 하여 상기 비아 홀(72)들을 상기 제1금속막으로 매립시키는 상기 하부금속배선(61b), 캐패시터 하부 및 상부금속(61a, 70)과 각각 콘택되는 비아 플러그(73)들을 형성한다. 그리고 나서, 상기 제4층간절연막(66) 상에 제2금속막(미도시)의 증착 및 패터닝을 수행하여 각 비아 플러그(73)들을 통해 상기 하부금속배선(61b), 캐패시터 하부 및 상부전극(61a, 70)과 전기적으로 콘택되는 상부금속배선(75)들을 형성한다. 여기서, 상기 상부금속배선(75)은 Ti/TiN/Al/Ti/TiN의 적층 구조로 형성한다.
상기와 같은 공정을 통해 형성되는 본 발명에 따른 반도체 소자는 엠아이엠 캐패시터의 유전체막 구조를 U자형으로 만들어줌으로써 상부전극에 측벽을 형성시켜 상부와 하부금속간의 리키지를 개선함과 동시에 엠아이엠 캐패시터의 특성을 향상시킬 수 있다.
이상에서와 같이, 본 발명은 유전체막의 구조를 U자형으로 만들어줌으로써 상부전극의 측벽을 형성시켜 상부와 하부금속간의 리키지를 개선시킨다. 또한, 기존의 유전체막을 건식 식각할 때에는, TiF4가 재 스퍼터(Sputter)되어 리키지를 유발 시키는 경우가 발생하나, 본 발명에서는 상부전극을 유전체막이 U자형으로 측벽을 형성하면서 감싸고 있어서 리키지 문제를 개선할 수 있다. 또한, 기존의 유전체막 건식 식각 중에 바닥(bottom)에 잔류물(residue)이 종종 생성되는데, 이는 금속 배선 건식 식각에서 잔류물이 장벽(barrier) 역할을 하여 그 프로파일(profile)을 따라감으로 해서 브릿지(bridge)가 발생될 수 있다. 그러나 본 발명에서는 원하는위치에 유전체막의 구조를 만들어 줌으로 해서 이러한 문제를 해결함과 동시에 유전체막의 측벽에 금속물질의 스페이서가 형성됨으로 해서 캐패시터 용량의 특성을 향상 시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (8)
- 반도체 기판 상에 각각의 하부전극 및 하부금속배선을 형성하는 단계;상기 기판 전면에 제1층간절연막을 형성하는 단계;상기 제1층간절연막 상에 캐패시터 영역을 한정하는 제1감광막패턴을 형성하는 단계;상기 제1감광막패턴을 마스크로 하여 상기 제1층간절연막을 식각하여 트렌치를 형성하는 단계;상기 제1감광막패턴을 제거하는 단계;상기 결과물 상에 유전체막 형성용 절연막, 제2층간절연막을 차례로 증착 시키는 단계;상기 제2층간절연막과 유전체막 형성용 절연막을 씨엠피 하여 U 자형의 유전체막을 형성하는 단계;상기 제2층간절연막과 제1층간절연막을 습식 식각하여 제거하고, 상기 하부전극 상에 유전체막만 남기는 공정을 실시하는 단계;상기 유전체막 상에 상부전극층을 형성하는 단계;상부전극 형성 영역을 한정하는 제2감광막패턴을 형성하는 단계;상기 제2감광막패턴을 마스크로 이용하여 상기 상부전극층을 식각해서 상부전극과 상기 유전체막 측면에 스페이서를 형성하고, 상기 제2감광막패턴을 제거하는 단계;상기 결과물에 제3층간절연막을 형성하는 단계;상기 제3층간절연막 상에 비아 홀 형성 영역을 한정하는 제3감광막패턴을 형성하는 단계;상기 제3감광막패턴을 마스크로 하여 상기 제3층간절연막을 식각하여 하부금속배선, 캐패시터 하부 및 상부전극을 각각 노출시키는 비아 홀을 형성하는 단계;상기 제3감광막패턴을 제거하는 단계;상기 결과물 상에 CVD 방식으로 제1금속막을 증착 시키고, 씨엠피 하여 상기 비아홀들을 상기 제1금속막으로 매립시키는 비아 플러그들을 형성하는 단계; 및상기 결과의 제3층간절연막 상에 상기 비아 플러그와 연결되는 상부금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서, 상기 제1층간절연막의 식각시 CxFy 가스를 이용하여 활성화시킨 플라즈마로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2항에 있어서, 상기 CxFy 가스는 CF4, CHF3, C2F6, C4F8 등의 "C" 및 "F" 의 조합으로 이루어진 가스를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2항에 있어서, 상기 제1층간절연막의 식각시 CxFy 가스를 이용하여 활성화시킨 플라즈마로 수행할 때, O2, Ar, N2, H2 가스 또는 이들의 조합으로 된 가스를 추가하기도 하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서, 상기 유전체막 형성용 절연막을 증착 시키는 단계는, CVD 방식을 이용하여 증착시키는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서, 상기 제2층간절연막과 제1층간절연막을 습식 식각하여 제거하는 단계는, 상기 습식 식각액으로 BOE를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서, 상기 상부전극층을 증착 시키는 단계는, CVD 방식을 이용하여 증착시키는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서, 상기 상부전극층은 Ti/TiN 구조로 증착 시키는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030045969A KR101006503B1 (ko) | 2003-07-08 | 2003-07-08 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030045969A KR101006503B1 (ko) | 2003-07-08 | 2003-07-08 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050005971A true KR20050005971A (ko) | 2005-01-15 |
| KR101006503B1 KR101006503B1 (ko) | 2011-01-07 |
Family
ID=37220063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030045969A KR101006503B1 (ko) | 2003-07-08 | 2003-07-08 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101006503B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418580B1 (ko) | 2001-06-12 | 2004-02-21 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR20030002604A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 엠아이엠 캐패시터 형성방법 |
-
2003
- 2003-07-08 KR KR1020030045969A patent/KR101006503B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101006503B1 (ko) | 2011-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| US6399483B1 (en) | Method for improving faceting effect in dual damascene process | |
| US20060160356A1 (en) | Method for fabricating self-aligned contact hole | |
| KR20000035246A (ko) | 반도체 구조물의 제조 방법 | |
| JP4108310B2 (ja) | シリコン含有絶縁膜を有する半導体装置の製造方法 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| KR20040057534A (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| KR100997776B1 (ko) | 반도체 소자의 제조방법 | |
| KR101006503B1 (ko) | 반도체 소자의 제조방법 | |
| US20030036227A1 (en) | Process for producing contact holes on a metallization structure | |
| KR20030002604A (ko) | 엠아이엠 캐패시터 형성방법 | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| KR100588665B1 (ko) | 반도체 소자의 장벽금속층 형성 방법 | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| KR100997780B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100597090B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100652302B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100451989B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20030002598A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100871370B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |