KR20050005889A - 지연동기루프회로 - Google Patents

지연동기루프회로 Download PDF

Info

Publication number
KR20050005889A
KR20050005889A KR1020030045791A KR20030045791A KR20050005889A KR 20050005889 A KR20050005889 A KR 20050005889A KR 1020030045791 A KR1020030045791 A KR 1020030045791A KR 20030045791 A KR20030045791 A KR 20030045791A KR 20050005889 A KR20050005889 A KR 20050005889A
Authority
KR
South Korea
Prior art keywords
delay
signal
phase
external clock
clock signal
Prior art date
Application number
KR1020030045791A
Other languages
English (en)
Other versions
KR100543460B1 (ko
Inventor
신상웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030045791A priority Critical patent/KR100543460B1/ko
Priority to US10/876,811 priority patent/US7034590B2/en
Publication of KR20050005889A publication Critical patent/KR20050005889A/ko
Application granted granted Critical
Publication of KR100543460B1 publication Critical patent/KR100543460B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 코어스-파인 동기구조를 사용하는 지연동기루프회로에 관한 것이다.
본 발명은 코어스-파인 동기구조를 갖는 지연동기루프회로에서 지터와 같은 노이즈에 의해 코어스동기에서 파인동기로 넘어가는 시점을 정확하게 판단하지 못해 발생하는 오동작을 방지하기 위해 위상차이를 갖는 두 개의 궤환신호를 지연동기루프회로의 위상검출기의 입력신호로 사용한다.
또한 본 발명은 저주파수에서 고주파수까지 넓은 범위의 주파수대역에서 코어스동기에서 파인동기로 넘어가는 시점을 정확하게 판단할 수 있도록 주파수정보를 이용하여 상기 두 개의 궤환신호의 위상차이를 조절하는 것을 특징으로 한다.

Description

지연동기루프회로{Delay Locked Loop}
본 발명은 반도체 메모리장치에 관한 것으로, 더욱 상세하게는 반도체메모리장치의 지연동기회로에 관한 것이다.
DRAM(Dynamic Random Access Memory)과 같은 반도체메모리장치는 컴퓨터를 비롯한 다양한 전자장치에서 데이터를 저장하기 위해 널리 사용되고 있다.
데이터는 기록동작(Write Operation)에 의해 반도체메모리장치에 저장되고, 저장된 데이터는 독출동작(Read Operation)에 의해 반도체메모리장치로부터 읽혀진다. 독출동작에서 메모리셀이 엑세스되고, 저장된 데이터는 메모리셀로부터 읽혀져 출력패드로 전송된다.
외부클럭신호에 동기되어 동작하는 반도체 메모리장치에서는 내부클럭신호가 외부클럭신호에 비해 일정시간 지연될 경우 반도체메모리장치의 고주파수 동작성능이 저하된다. 특히 외부클럭신호 인가 후 데이터가 출력되는 시간, 즉 출력데이터 액세스시간(tAC)이 길어진다. 따라서 반도체 메모리장치의 고주파수 동작성능의 저하를 방지하기 위해서 내부클럭 신호의 위상을 외부클럭 신호의 위상에정확히 동기시키는 회로가 요구되며 일반적으로 지연동기루프(delayed Locked Loop: DLL)가 사용된다.
도 1a는 종래의 지연동기루프(DLL)회로의 구성을 보여주는 도면이고, 도 1b는 종래의 코어스-파인동기 구조(Coarse Lock - fine Lock Scheme)를 사용하는 지연동기루프회로의 구성을 보여주는 도면이다.
도 1b를 참조하면, 종래의 코어스-파인동기 구조(Coarse Lock - fine Lock Scheme)를 사용하는 지연동기루프(DLL)회로는 외부클럭신호(Ext. Clock)와 궤환신호(PD input)를 비교하여 상기 외부클럭신호와 상기 궤환신호의 위상차이에 대응하는 검출신호를 발생하는 위상검출기(10)와; 상기 검출신호를 수신하여 제 1 및 제 2지연제어신호를 발생하는 지연제어부(20)와; 상기 제 1지연제어신호에 의하여 상기 외부클럭신호를 소정의 제 1위상지연만큼 지연하여 지연신호를 발생하는 코어스동기부(50)와; 상기 제 2지연제어신호에 의하여 상기 외부클럭신호를 소정의 제 2위상지연만큼 지연하여 지연신호를 발생하는 파인동기부(60)와; 상기 코어스동기부(50) 또는 파인동기부(60)의 출력신호를 수신하여 상기 궤환신호를 발생하는 보상지연부(40)를 포함하여 구성된다.
지연동기루프회로가 하는 역할은 출력데이터 엑세스시간인 tAC를 0으로 만드는 것이다. 즉 외부클럭상승엣지(External Clock Rising Edge)에 데이터출력을 동기시키는 것이다. 위상검출기(Phase Detector: 10)는 외부클럭신호와 데이터출력과 동일한 위상을 갖는 신호를 비교한 후 코어스동기부(50) 또는 파인동기부(60)를 이용하여 위상지연값을 증가시키거나 감소시키라는 정보를 발생시킨다.
상기 코어스동기부(50)의 제 1위상지연은 상기 파인동기부(60)의 제 2위상지연보다 큰 값을 갖는다. 코어스동기부(50)에서 큰 지연량으로 데이터출력과 외부플럭과의 위상을 빨리 비슷한 곳에 위치시킨 후 파인동기부(60)에서 미세한 위상지연을 주어 위상을 정확하게 맞춘다.
도 2a는 위상출력기의 궤환신호 즉, 위상검출기의 입력신호의 위상이 외부클럭신호의 위상보다 느린경우의 외부클럭신호와 위상검출기의 입력신호의 타이밍도이고, 도 2b는 위상출력기의 궤환신호 즉, 위상검출기의 입력신호의 위상이 외부클럭신호의 위상보다 빠른 경우의 외부클럭신호와 위상검출기의 입력신호의 타이밍도이다.
도 2a에서는 데이터출력의 위상이 외부클럭신호보다 빠르기 때문에 위상검출기는 지연동기회로의 위상지연을 증가시키라는 정보를 발생하고 도 2b에서는 데이터출력의 위상이 외부클럭신호보다 느리기 때문에 위상지연을 감소시키라는 정보를 발생한다.
코어스-파인동기구조를 사용하는 지연동기루프회로에서는 코어스 동기에서 파인동기로 넘어갈 때의 기준이 있어야 한다. 가장 간단한 방법은 데이터출력의 위상이 외부클럭신호의 위상보다 느리다가 빠르게 넘어가면 그때부터 코어스동기(coarse lock)에서 파인동기(fine lock)로 넘어가는 것이다.
도 3은 종래의 지연동기루프회로에서 코어스 동기에서 파인동기로 넘어가는 시점을 결정하는 방법을 설명하기 위한 도면이다. 도 3을 참조하면, 위상검출기의 비교신호의 상승엣지(rising edge)에서 외부클럭신호의 값이 Low 였다가 High로 변하면, 즉 데이터출력의 위상이 외부클럭신호보다 느리다가 빠르게 넘어가면 코어스동기(coarse lock)가 끝나고 파인동기(fine lock)로 넘어가도록 한다.
도 4는 단위궤환신호를 갖는 위상검출기의 로직다이어그램이고, 도 5는 단위궤환신호를 갖는 위상검출기의 오동작을 설명하기 위한 타이밍도이다.
도 5에서 볼 수 있는 바와 같이, 위상검출기의 비교신호인 궤환신호의 상승엣지가 외부클럭신호의 하강엣지 근처에 있어서 Low 값이 검출되었다가 다음 순간 지터(jitter)를 타서 외부클럭신호와의 비교후 High값이 검출되면, 실제로는 반 클럭시간 만큼 더 코어스동기부에서 지연을 주고 나서 파인동기부로 넘어가야 하는 것이 바로 파인동기부로 넘어가는 오동작이 일어나게 된다. 통상 외부클럭신호의 지터(jitter)가 ±5%정도이므로 상기와 같은 오동작이 발생하는 종래의 지연동기루프회로는 노이즈면역성(noise immunity)이 상당히 떨어지는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 지터나 노이즈의 영향을 받지 않고 코어서지연부에서 파인동기부로 정확하게 넘어갈 수 있는 지연동기루프회로를 제공하는데 있다.
도 1a는 종래의 지연동기루프(DLL)회로의 구성을 보여주는 도면,
도 1b는 종래의 코어스-파인동기 구조(Coarse Lock - fine Lock Scheme)를 사용하는 지연동기루프회로의 구성을 보여주는 도면,
도 2a는 위상검출기의 입력신호의 위상이 외부클럭신호의 위상보다 느린경우의 외부클럭신호와 위상검출기의 입력신호의 타이밍도,
도 2b는 위상검출기의 입력신호의 위상이 외부클럭신호의 위상보다 빠른 경우의 외부클럭신호와 위상검출기의 입력신호의 타이밍도,
도 3은 종래의 지연동기루프회로에서 코어스 동기에서 파인동기로 넘어가는 시점을 결정하는 방법을 설명하기 위한 도면,
도 4는 단위궤환신호를 갖는 위상검출기의 로직다이어그램,
도 5는 단위궤환신호를 갖는 위상검출기의 오동작을 설명하기 위한 타이밍도,
도 6은 본 발명의 일실시예에 따른 두 개의 궤환신호를 갖는 위상검출기의 타이밍도,
도 7은 본 발명의 일실시예에 따른 두 개의 궤환신호를 갖는 위상검출기에서 두 개의 궤환신호의 상승엣지에서의 외부클럭신호의 값을 수회 측정한 결과를 보여주는 타이밍도,
도 8은 주파수정보를 이용하여 위상윈도우의 크기를 조절하는 위상검출기를 설명하기 위한 도면이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 위상검출기 20 : 지연제어부
30 : 지연부 40 : 보상지연부
50 : 코어스동기부 60 : 파인동기부
상기의 목적을 달성하기 위한 본 발명은 반도체메모리장치에 사용되는 지연동기루프(DLL)에 있어서, 외부클럭신호와 궤환신호를 비교하여 상기 외부클럭신호와 상기 궤환신호의 위상차이에 대응하는 검출신호를 발생하는 위상검출기와; 상기 검출신호를 수신하여 제 1 또는 제 2지연제어신호중 어느 하나를 발생하는 지연제어부와; 상기 제 1지연제어신호에 의하여 상기 외부클럭신호를 소정의 제 1위상지연만큼 지연하여 지연신호를 발생하는 코어스동기부; 및 상기 제 2지연제어신호에 의하여 상기 외부클럭신호를 상기 제 1위상지연보다 적은 제 2위상지연만큼 지연하여 지연신호를 발생하는 파인동기부;를 구비하며, 상기 위상검출기는 위상이 다른 두 개의 궤환신호들을 각각 상기 외부클럭신호와 비교하고 그 결과를 이용하여 상기 지연제어부에서 제 1지연제어신호를 발생시킬 것인지 또는 제 2제어지연신호를 발생시킬 것인지를 결정하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 두 개의 궤환신호들은 상기 지연동기루프를 거쳐서 외부 클럭에 동기시키고자 하는 제 1신호와; 상기 제 1신호보다 소정의 위상지연을 갖는 제 2신호로 구성된다.
바람직한 실시예에 있어서, 상기 위상지연은 지연동기루프의 주파수정보에 따라서 그 지연의 정도가 달라진다.
바람지한 실시예에 있어서, 상기 주파수정보는 CAS레이턴시값 또는 지연셀의 갯수중 어느 하나를 이용하여 얻을 수 있다.
바람직한 실시예에 있어서, 상기 주파수정보는 CAS레이턴시값 및 지연셀의 갯수 모두를 이용하여 얻을 수도 있다.
바람직한 실시예에 있어서, 상기 주파수정보는 주파수검출기를 이용하여 얻을 수도 있다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 지연동기루프회로에서 지터나 노이즈에 의해 코어스동기에서 파인동기로 넘어갈 때 오동작이 발생하는 것을 방지하기 위한 것으로, 이를 위해 본 발명의 실시예에서는 위상검출기에서 외부클럭신호와 비교하는 궤환신호를 서로 위상이 다른 두 개의 신호로 구현하였다.
도 6은 본 발명의 일실시예에 따른 두 개의 궤환신호를 갖는 위상검출기의 타이밍도이고, 도 7은 본 발명의 일실시예에 따른 두 개의 궤환신호를 갖는 위상검출기에서 두 개의 궤환신호의 상승엣지에서의 외부클럭신호의 값을 수회 측정한 결과를 보여주는 도면이다.
도 6에서 상기 두 개의 궤환신호들(PD input 1, PD input 2)의 상승엣지부분을 양측의 경계로 하는 영역을 위상윈도우라고 하면, 상기 윈도우 내에서 외부클럭신호의 상승엣지가 발생하면, 코어스 동기에서 파인동기로 넘어가도록 함으로써 단위궤환신호를 사용할 때보다 노이즈면역성(noise immunity)을 좋게 할 수가 있다.
도 6을 참조하면, 본 발명의 실시예에서는 위상검출기의 비교신호인 궤환신호를 지연동기루프회로를 거쳐서 외부클럭신호에 동기시키고자 하는 신호인 제 1궤환신호(PD input 1)와 상기 제 1궤환신호(PD input 1)에 적당한 위상지연을 준 제 2궤환신호(PD input 2)를 사용한다. 위상검출기에서는 상기 제 1궤환신호와 제 2궤환신호의 상승엣지에서 외부클럭신호의 상태값을 검출한다. 상기의 검출결과 제 1궤환신호에서 검출한 외부클럭신호의 값이 Low이고 제 2궤환신호에서 검출한 외부클럭신호의 값이 High인 순간에서 코어스동기에서 파인동기로 넘어가도록 한다.
상기와 같이 두 개의 궤환신호를 이용하는 방식으로 코어스동기에서 파인동기로 넘어가는 시점을 결정하면, 상기 도 5에서 와 보인 바와 같은 하나의 궤환신호를 이용하여 결정할 때 발생하는 지터나 노이즈에 의한 오동작을 막을 수 있다.
본 발명의 실시예에 따른 지연동기루프회로에서 이상적인 동작에서는 제 1궤환신호 및 제 2궤환신호에 의해 검출된 외부클럭신호의 값이 LL(Low,Low) → LH(Low,High) → HH(High,High)식으로 변해가야 한다. 그러나 코어스동기부(coarse lock stage)에서의 지연값에 따라서는, LL에서 LH를 거치지 않고 바로 HH로 넘어갈 수 있다. 이때는 이러한 오동작을 방지하기 위해서는 LH외에 HH값이 되어도 코어스동기에서 파인동기로 넘어가도록 하면 된다. 그런데 이렇게 할 경우, LL에서 HH로 넘어가는 경우가 아니라 HL에서 HH로 넘어가는 경우에는 계속 코어스동기를 해야하지만 파인동기로 넘어가는 오동작이 발생할 수 있다.
따라서 이러한 오동작을 방지하기 위해서는 반드시 LL 을 거친후 LH나 HH값이 되었을 때만 파인동기로 넘어가도록 할 필요가 있다.
외부클럭신호의 지터는 허용범위가 ±5%정도로 정해진다. 이 값은 절대시간으로 정해진 것이 아니고 퍼센트로 정해지며 클럭주파수에 따라 지터의 값이 바뀐다. 예컨대 333MHz(tCC=3ns)의 주파수에서 5%면 클럭의 상승 혹은 하강은 ±150ps로 움직일 수 있는데, 100MHz (tCC=10ns)에서는 ±500ps 움직일 수 있는 것이다.
상기와 같이 두 개의 궤환신호를 이용하여 위상윈도우를 만들어서 위상을 검출하는 위상검출기에서 노이즈면역성(noise immunity)은 위상윈도우의 크기에 의해서 결정이 된다. 그런데, 외부클럭신호의 지터가 위상검출기의 위상윈도우보다 크다면 본 발명에서와 같이 두 개의 궤환신호를 갖는 위상검출기에서도 오동작이 발생할 수 있다. 따라서 위상검출기의 위상윈도우는 가장 낮은 주파수에서 지터를 감당할 수 있을만큼 넓게 잡아줘야 한다.
그러나 위상검출기의 위상윈도우를 크게 할 경우 메모리 반도체의 동작주파수가 높아지면 다시 오동작을 할 수가 있다. 도 7에서와 같이 위상검출기의 위상윈도우가 크고 동작주파수가 높아지면 HL에서 LL를 거쳐서 LH로 가지 못하고 HL → HH → LH로 변해나가서, 반드시 LL을 거친 후 LH 또는 HH값이 되었을 때에만 파인동기로 넘어가도록 할 경우 코어스 동기에서 파인동기로 넘어가지 못하는 경우가 발생한다.
따라서, 높은 주파수에서는 동일 %지터에 대한 타이밍에러의 절대 값이 작기 때문에, 정상적인 동작을 위해서는 위상검출기의 위상윈도우를 낮은 주파수에서보다는 작게 할 필요가 있다.
즉 파인동기 결정 동작이 정상적으로 이루어지게 하기 위해서는 낮은 주파수에서는 위상검출기의 위상윈도우 크기를 크게 하여 낮은 주파수에서의 지터에서 노이즈면역성(noise immunity)을 크게 하고, 높은 주파수에서는 위상검출기의 위상윈도우의 크기를 작게 하는 것이 필요하다.
이를 위해서는 낮은 주파수와 높은 주파수의 구분이 되는 주파수정보가 필요하다. 본 발명의 실시예에서는 메모리 반도체의 CAS 레이턴시(column address strobe latency)정보 및/또는 지연셀의 갯수 등을 주파수정보로 사용한다.
도 8은 주파수정보를 이용하여 위상윈도우의 크기를 조절하는 위상검출기를 설명하기 위한 도면이다.
도 8을 참조하면, 본 발명의 실시예에 따른 위상검출기는 외부클럭신호와 비교될 입력신호로 두 개의 궤환신호를 사용한다. 두 개의 궤환신호중 제 2궤환신호(PD input 2)는 위상지연설정부에 위해 제 1궤환신호(PD input 1)보다 소정의 위상만큼 지연된 신호를 사용한다. 여기서, 위상지연설정부(70)는 주파수정보(80)를 이용하여 위상지연정도를 결정하며, 본 발명의 실시예에서는 CAS레이턴시, 지연셀의 갯수 또는 주파수검출회로의 출력을 주파수정보로 이용한다.
CAS 레이턴시 값은 주파수가 높을수록 커져야 하므로, 예컨대 CAS 레이턴시가 4 또는 5이면 높은 주파수 동작이라고 판단하는 것과 같이 CAS 레이턴시값을 높은 주파수와 낮은 주파수의 판단기준으로 사용할 수가 있다.
또한 지연셀(delay cell)을 이용한 지연동기루프회로에서는 낮은 주파수에서 동기시에는 많은 수의 지연셀을 선택해야 하지만, 높은 주파수에서는 적은 수의 지연셀 선택만으로도 동기가 가능하므로, 이와 같은 지연셀의 갯수를 주파수 정보로 사용하여 높은 주파수와 낮은 주파수의 판단기준으로 이용할 수가 있다.
CAS 레이턴시와 지연셀 선택 개수 정보를 모두 주파수정보로 사용하여 위상검출기의 위상윈도우의 크기를 결정할 수도 있고, CAS 레이턴시 또는 지연셀 선택 개수 정보중 어느 하나를 주파수정보로 사용하여 위상검출기의 위상윈도우의 크기를 결정할 수도 있다.
또한 상기와 같이 CAS 레이턴시(latency)정보 및/또는 지연셀의 갯수를 주파수정보로 사용하는 것 뿐만 아니라, 주파수 검출회로를 이용하여, 주파수검출회로를 통해 검출된 정보를 주파수정보로 사용하는 것도 가능하다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 본 발명에 위하면 지연동기루프회로의 위상검출기의 입력신호인 궤환신호를 위상이 서로 다른 두 개의 신호를 사용함으로써 코어스-파인 동기구조에서 코어스동기에서 파인동기로 넘어갈 때 발생하는 오동작을 방지할 수 있다는 장점이 있다.
또한 상기의 두 개의 신호의 위상차이를 CAS레이턴시, 지연셀의 갯수 등의 주파수정보를 이용하여 조절할 수 있도록 함으로써, 저주파수에서 고주파수까지 넓은 범위의 주파수대역에서 상기와 같은 오동작이 발생하지 않고 안정적으로 코어스동기에서 파인동기로 넘어가도록 할 수가 있다.

Claims (7)

  1. 반도체메모리장치에 사용되는 지연동기루프(DLL)에 있어서,
    외부클럭신호와 궤환신호를 비교하여 상기 외부클럭신호와 상기 궤환신호의 위상차이에 대응하는 검출신호를 발생하는 위상검출기와;
    상기 검출신호를 수신하여 제 1 또는 제 2지연제어신호중 어느 하나를 발생하는 지연제어부와;
    상기 제 1지연제어신호에 의하여 상기 외부클럭신호를 소정의 제 1위상지연만큼 지연하여 지연신호를 발생하는 코어스동기부; 및
    상기 제 2지연제어신호에 의하여 상기 외부클럭신호를 상기 제 1위상지연보다 적은 제 2위상지연만큼 지연하여 지연신호를 발생하는 파인동기부;를 구비하며,
    상기 위상검출기는 위상이 다른 두 개의 궤환신호들을 각각 상기 외부클럭신호와 비교하고 그 결과를 이용하여 상기 지연제어부에서 상기 제 1지연제어신호를 발생시킬 것인지 또는 상기 제 2제어지연신호를 발생시킬 것인지를 결정하는 것을 특징으로 하는 지연동기루프.
  2. 제 1항에 있어서,
    상기 두 개의 궤환신호들은
    제 1신호와;
    상기 제 1신호보다 소정의 위상지연을 갖는 제 2신호로 구성되는 것을 특징으로 하는 지연동기루프.
  3. 제 2항에 있어서,
    상기 제 1신호는
    상기 지연동기루프를 거쳐서 외부 클럭에 동기시키고자 하는 신호인 것을 특징으로 하는 지연동기루프.
  4. 제 2항 또는 3항에 있어서,
    상기 위상지연은 지연동기루프의 주파수정보에 따라서 그 지연의 정도가 달라지는 것을 특징으로 하는 지연동기루프.
  5. 제 4항에 있어서,
    상기 주파수정보는 CAS레이턴시값 또는 지연셀의 갯수중 어느 하나를 이용하여 얻는 것을 특징으로 하는 지연동기루프.
  6. 제 4항에 있어서,
    상기 주파수정보는 CAS레이턴시값 및 지연셀의 갯수 모두를 이용하여 얻는 것을 특징으로 하는 지연동기루프.
  7. 제 4항에 있어서,
    상기 주파수정보는 주파수검출기를 이용하여 얻는 것을 특징으로 하는 지연동기루프.
KR1020030045791A 2003-07-07 2003-07-07 지연동기루프회로 KR100543460B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030045791A KR100543460B1 (ko) 2003-07-07 2003-07-07 지연동기루프회로
US10/876,811 US7034590B2 (en) 2003-07-07 2004-06-24 Delay locked loop circuits and methods preventing erroneous transition from coarse lock to fine lock due to noise or jitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045791A KR100543460B1 (ko) 2003-07-07 2003-07-07 지연동기루프회로

Publications (2)

Publication Number Publication Date
KR20050005889A true KR20050005889A (ko) 2005-01-15
KR100543460B1 KR100543460B1 (ko) 2006-01-20

Family

ID=33562918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045791A KR100543460B1 (ko) 2003-07-07 2003-07-07 지연동기루프회로

Country Status (2)

Country Link
US (1) US7034590B2 (ko)
KR (1) KR100543460B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753101B1 (ko) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 락킹 페일 방지 위한 지연고정루프 클럭 생성 방법 및 장치
KR100834400B1 (ko) * 2005-09-28 2008-06-04 주식회사 하이닉스반도체 Ｄｒａｍ의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버
US7501866B2 (en) 2005-09-29 2009-03-10 Hynix Semiconductor Inc. Delay locked loop circuit
KR100956774B1 (ko) * 2007-12-28 2010-05-12 주식회사 하이닉스반도체 지연 고정 루프 회로 및 그 제어 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138845B2 (en) * 2004-07-22 2006-11-21 Micron Technology, Inc. Method and apparatus to set a tuning range for an analog delay
US7372341B2 (en) * 2006-04-25 2008-05-13 Sun Microsystems, Inc. Noise immunity circuitry for phase locked loops and delay locked loops
KR100854496B1 (ko) * 2006-07-03 2008-08-26 삼성전자주식회사 지연 동기 루프 및 이를 구비한 반도체 메모리 장치
KR100917630B1 (ko) * 2008-04-30 2009-09-17 주식회사 하이닉스반도체 지연 고정 루프 회로
EP2518629A4 (en) * 2009-12-25 2013-08-07 Fujitsu Ltd SIGNAL RECEPTION SWITCHING, MEMORY CONTROL, PROCESSOR, COMPUTER AND PHASE CONTROL METHOD
US9356611B1 (en) 2009-12-30 2016-05-31 Gsi Technology, Inc. Systems and methods involving phase detection with adaptive locking/detection features
US8638144B1 (en) 2009-12-30 2014-01-28 Gsi Technology, Inc. Systems and methods involving phase detection with adaptive locking/detection features
US8169242B2 (en) * 2010-05-13 2012-05-01 Ati Technologies Ulc Programmable fine lock/unlock detection circuit
KR101331442B1 (ko) * 2012-06-29 2013-11-21 포항공과대학교 산학협력단 듀티 싸이클 보정기능이 루프 내에 내장된 지연고정루프
KR20140112663A (ko) 2013-03-14 2014-09-24 삼성전자주식회사 지연고정루프회로 및 그 제어방법
CN108566197B (zh) * 2018-03-20 2022-03-04 上海集成电路研发中心有限公司 一种双反馈的延迟锁相环

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744991A (en) * 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
JP2970845B2 (ja) * 1997-09-03 1999-11-02 日本電気株式会社 ディジタルｄｌｌ回路
KR100640568B1 (ko) * 2000-03-16 2006-10-31 삼성전자주식회사 마스터-슬레이브 구조를 갖는 지연동기루프 회로
US6765976B1 (en) * 2000-03-29 2004-07-20 G-Link Technology Delay-locked loop for differential clock signals
KR100437611B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 혼합형 지연 록 루프 회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834400B1 (ko) * 2005-09-28 2008-06-04 주식회사 하이닉스반도체 Ｄｒａｍ의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버
US7649390B2 (en) 2005-09-28 2010-01-19 Hynix Semiconductor, Inc. Delay locked loop for high speed semiconductor memory device
KR100753101B1 (ko) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 락킹 페일 방지 위한 지연고정루프 클럭 생성 방법 및 장치
US7501866B2 (en) 2005-09-29 2009-03-10 Hynix Semiconductor Inc. Delay locked loop circuit
KR100956774B1 (ko) * 2007-12-28 2010-05-12 주식회사 하이닉스반도체 지연 고정 루프 회로 및 그 제어 방법
US7724050B2 (en) 2007-12-28 2010-05-25 Hynix Semiconductor Inc. Delay locked loop circuit and control method of the same

Also Published As

Publication number Publication date
US20050007166A1 (en) 2005-01-13
KR100543460B1 (ko) 2006-01-20
US7034590B2 (en) 2006-04-25

Similar Documents

Publication Publication Date Title
US6836166B2 (en) Method and system for delay control in synchronization circuits
US7643359B2 (en) Clock generating circuit with multiple modes of operation
US7414445B2 (en) Device and method for the synchronization of clock signals and adjustment of the duty cycle of the clock signal
US6327318B1 (en) Process, voltage, temperature independent switched delay compensation scheme
KR100446291B1 (ko) 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로
KR100399941B1 (ko) 디디알 에스디램의 레지스터 제어 지연고정루프
KR100543460B1 (ko) 지연동기루프회로
US7336559B2 (en) Delay-locked loop, integrated circuit having the same, and method of driving the same
KR100780959B1 (ko) 뱅뱅 지터를 감소시킬 수 있는 지연 동기 루프 회로
US20040201406A1 (en) Ring-resister controlled DLL with fine delay line and direct skew sensing detector
US20080290918A1 (en) Dll circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
JP4944373B2 (ja) 遅延固定ループ回路
KR100639617B1 (ko) 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
US20120051493A1 (en) Continous high-frequency event filter
US7952406B2 (en) Delay locked loop circuit
KR101024243B1 (ko) 버스트 트래킹 지연고정루프
KR20020081896A (ko) 정밀한 위상 조절이 가능한 지연 동기 루프 및 위상 조절방법
US20020172090A1 (en) SDRAM having data latch circuit for outputting input data in synchronization with a plurality of control signals
KR100541684B1 (ko) 지연 동기 루프 장치
KR20140090300A (ko) 레이턴시 제어회로 및 이를 포함하는 반도체 메모리 장치
KR100422583B1 (ko) 반도체기억장치용 위상비교기 및 그 제어방법
CN110349610B (zh) 动态随机存取存储器中控制延迟锁相环的控制电路与方法
KR100891327B1 (ko) 낮은 지터 소오스 싱크로너스 인터페이스를 갖는 반도체메모리장치 및 이의 클럭킹 방법
KR20030049303A (ko) 레지스터 제어형 지연고정루프회로
KR20030048657A (ko) 지연고정루프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee