KR20050003756A - 반도체 소자의 얕은 트랜치 소자분리막 형성방법 - Google Patents
반도체 소자의 얕은 트랜치 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20050003756A KR20050003756A KR1020030045246A KR20030045246A KR20050003756A KR 20050003756 A KR20050003756 A KR 20050003756A KR 1020030045246 A KR1020030045246 A KR 1020030045246A KR 20030045246 A KR20030045246 A KR 20030045246A KR 20050003756 A KR20050003756 A KR 20050003756A
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- oxide film
- ceria
- film
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000002955 isolation Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000005498 polishing Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000654 additive Substances 0.000 claims abstract description 7
- 230000000996 additive effect Effects 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 12
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 11
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000003082 abrasive agent Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000002002 slurry Substances 0.000 abstract description 19
- 239000003795 chemical substances by application Substances 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 개시한다. 개시된 본 발명은 반도체 기판상의 미리 정의된 활성영역에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 하여 트랜치를 형성하는 단계와, 상기 결과물의 상부에 평탄화 산화막을 증착하여 상기 트랜치를 갭필링하는 단계와, 상기 평탄화 산화막의 단차를 제거하기 위해 세리아 계열의 연마제 및 제 1연마패드를 이용하여 상기 평탄화 산화막을 화학기계적으로 연마하는 제 1연마단계와, 상기 제 1연마단계에 의해 단차가 제거된 평탄화 산화막의 연마 두께를 조절하기 위해 첨가제를 포함한 세리아 계열의 연마제 및 제 2연마패드를 이용하여 상기 단차가 제거된 평탄화 산화막을 화학기계적으로 연마하는 제 2연마단계와, 상기 제 2연마단계에 의해 잔류된 소정의 패턴을 제거하여 소자분리막을 형성하는 단계를 구비하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 얕은 트랜치 소자분리막 형성방법에 관한 것으로,균일한 두께의 얕은 트랜치 소자분리막(Shallow Trench Isolation)을 형성하는 방법에 관한 것이다.
일반적으로, 반도체 메모리와 같은 반도체 소자를 제조할 시 다수의 소자들이 집적되는 활성영역을 전기적으로 서로 절연시키기 위해 소자분리 기술이 사용되고 있다. 최근 반도체 소자의 집적도가 증가하면서 전기적으로 절연성이 우수하며 또한 버즈빅(bird's beak)과 같은 현상으로부터 자유로우면서도 소자분리를 위한 필드영역의 면적을 감소시킬 수 있는 얕은 트랜치 소자분리막이 개발되어 널리 이용되고 있다.
종래 기술에 따른 트랜치 소자분리막 형성방법을 개략적으로 설명하면 다음과 같다.
먼저, 반도체 기판상에 패드 산화막과, 질화막과, 포토레지스트막을 순차적으로 형성한다. 이어, 포토레지스트막을 패터닝하여 필드영역을 정의한 후 패터닝된 포토레지스트막을 마스크로 하고 플라즈마를 이용하여 상기 질화막을 건식식각함으로써 마스크 패턴을 형성한다. 이 때, 상기 패드 산화막이 노출된다.
그 다음, 상기 마스크 패턴을 마스크로 하고 플라즈마를 이용하여 상기 노출된 패드 산화막과 반도체 기판을 건식식각함으로써 트랜치를 형성하고, 이어 SAC 산화공정을 진행한다.
그 다음, 상기 결과물 전면에 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition)에 의해 평탄화 산화막 즉, HDP 산화막을 증착하여 상기 트랜치가 평탄화 산화막으로 충분히 채워질 수 있도록 한다.
그 다음, 상기 결과물에 대하여 화학기계적연마(Chemical Mechenical Polishing: 이하, CMP라 함.) 공정을 진행하는 데, 이 때, CMP공정은 두 단계로 나뉘어 진행된다. 첫번째로 활성영역과 소자분리영역간의 단차를 제거하는 공정이 진행된다. 두번째로 원하는 두께까지 연마하는 공정이 진행된다.
이러한 단계적인 CMP공정을 진행에 의해 상기 평탄화 산화막과 함께 상기 질화막 패턴의 일부가 연마된다.
상술한 바와 같은 종래의 방법에서는 CMP 공정 시 실리콘 계열의 슬러리 즉, SiO2입자 슬러리를 포함한 연마제를 사용하여 HDP 산화막을 연마한다. 그런데, 이러한 연마제를 사용하는 것은 단차 제거능력과 원하는 두께까지의 연마 평탄화 능력에 한계를 드러내고 있다.
이에 따라, 상기 문제점을 극복하기 위해 세리아 계열의 슬러리 즉, CeO2입자 슬러리와 첨가제를 포함한 연마제를 이용하여 CMP공정을 진행하는 방법이 제안되어 사용되고 있다. 그런데 이 방법에서는 연마면에 스크래치가 많이 발생하는 다른 문제점을 초래한다.
따라서, 본 발명의 목적은 고선택 슬러리와 셀프 스토핑 슬러리를 사용함과 동시에 각각의 슬러리에 적절한 연마패드를 사용하여 CMP공정을 진행함으로써, 균일한 두께를 갖는 얕은 소자 분리막을 형성할 수 있는 반도체 소자의 얕은 소자 분리막 형성방법을 제공하는 데 있다.
도 1은 본 발명에 따른 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 단면도.
도 2는 본 발명에 적용된 K-그루브 연마패드를 나타낸 도면.
도 2는 본 발명에 적용된 다공성 연마패드를 나타낸 도면.
*도면의 주요부분에 대한 부호설명
100: 반도체 기판 102: 마스크 패턴
104: 트랜치 106: 패터닝된 패드 산화막
108: 평탄화 산화막 200, 300: 연마 플레이트
202, 302; 연마패드 202a: 그루브
204, 304; 헤드 302a; 다공
상기 목적을 달성하기 위한 본 발명은, 반도체 기판상의 미리 정의된 활성영역에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 하여 트랜치를 형성하는 단계; 상기 결과물의 상부에 평탄화 산화막을 증착하여 상기 트랜치를 갭필링하는 단계; 상기 평탄화 산화막의 단차를 제거하기 위해 세리아 계열의 연마제 및 제 1연마패드를 이용하여 상기 평탄화 산화막을 화학기계적으로 연마하는 제 1연마단계; 상기 제 1연마단계에 의해 단차가 제거된 평탄화 산화막의 연마 두께를 조절하기 위해 첨가제를 포함한 세리아 계열의 연마제 및 제 2연마패드를 이용하여 상기 단차가 제거된 평탄화 산화막을 화학기계적으로 연마하는 제 2연마단계; 및 상기 제 2연마단계에 의해 잔류된 소정의 패턴을 제거하여 소자분리막을 형성하는 단계를 구비하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1은 본 발명에 따른 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 단면도이다.
본 발명에 따른 얕은 트랜치 소자분리막 형성방법을 도 1을 참조하여 설명하면 다음과 같다.
도 1을 참조하면, 먼저, 반도체 기판(100)상에 패드 산화막과, 질화막과, 포토레지스트막를 순차적으로 형성한다. 이어, 포토레지스트막을 패터닝하여 필드영역을 정의한다.
그 다음, 상기 패터닝된 포토레지스트막을 마스크로 하고 플라즈마를 이용하여 질화막 건식식각함으로써 반도체 기판상의 미리 정의된 활성영역에 마스크 패턴(102)을 형성한다. 이 때, 패드산화막이 노출된다.
참고적으로, 상기 질화막을 증착하기 전에 패드 산화막을 증착하는 이유는 질화막을 직접 반도체 기판(100) 상에 형성할 경우 기판이 스트레스를 받아 휘게 되므로, 이를 방지하기 위함이다.
그 다음, 상기 마스크 패턴(102)을 마스크로 하고 플라즈마를 이용하여 상기 노출된 패드산화막과 반도체 기판(100)을 건식식각함으로써 트랜치(104)를 형성한다. 도 1에서 참조부호 106은 패터닝된 패드 산화막을 나타낸다.
그 다음, SAC 산화공정을 진행하면, 반도체 기판(100)과 패터닝된 패드 산화막(106) 경계면의 실리콘이 산화되어 패터닝된 패드산화막(102)의 코너부에 라운딩(rounding)이 형성된다.
그 다음, 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition)에 의해 상기 결과물의 전면에 평탄화 산화막(108) 즉, HDP 산화막을 증착하여 트랜치(104)를 갭필링한다.
상기 트랜치의 갭필링이 완료되면, 다음과 같이 본 발명에 따른 두 단계의 CMP공정을 진행한다.
첫 번째 CMP공정 단계에서는 세리아 계열의 연마제 즉, CeO2입자를 포함하는 고선택 슬러리(High Selectivity Slurry)를 사용함과 동시에 연마패드로서 K-그루브 형태의 패드를 사용하여 CMP를 진행함으로써 활성영역과 소자분리영역간의 단차를 제거한다. 이 때, CeO2입자의 크기는 200㎚이상인 것이 바람직하다.
그 다음, 두번째 CMP공정 단계에서는 실리콘 산화막과 질화막간의 선택비가 1:1이 되도록 세리아 계열의 연마제 즉, CeO2입자와 첨가제를 포함하는 셀프 스토핑 슬러리(Self Stopping Slurry)를 사용함과 동시에 다공성 패드 즉, 퍼포레이티드(Perforated) 형태의 패드를 사용하여 CMP를 진행함으로써, 원하는 두께까지 연마대상층을 균일하게 연마한다. 두번째 CMP공정의 결과로 질화막(102b)의 일부가 제거된다. 이 때, CeO2입자의 크기는 150㎚이하인 것이 바람직하다.
상기 두번째 CMP공정에서 다공성의 패드를 사용하는 것은 상기 셀프 스토핑 슬러리의 함유시간을 연장시키기 위함이다.
이와 같은 단계별 CMP공정 후 반도체 기판(100) 상부에 잔류된 패드 산화막(102a)과 질화막(102b)을 제거하면, 균일한 두께를 갖는 소자분리막을 얻을 수 있다.
도 2는 본 발명에 적용된 K-그루부 연마패드를 나타낸 도면이다. 동도면에서 참조부호, 200은 연마 플레이트를, 202는 그루브(202a)를 갖는 연마패드를, 204는 웨이퍼를 탑재한 헤드(head)를 각각 나타낸다.
도 2에 도시된 바와 같이, K-그루부 연마패드(202)는 상기 고선택 슬러리를함유하기 위해 연마패드의 상면에서 복수의 그루브가 원주방향을 따라 형성되며, 복수의 그루브는 일정한 연마효율 및 연마 균일도를 얻을 수 있도록 소정의 간격을 유지한다.
도 3은 본 발명에 적용된 다공성 연마패드를 나타낸 도면이다. 동도면에서 참조부호, 300은 연마 플레이트를, 302는 다공(302a)을 갖는 연마패드를, 304는 웨이퍼를 탑재한 헤드(head)를 각각 나타낸다.
도 3에 도시된 바와 같이, 다공성 연마패드(302)는 상기 셀프 스토핑 슬러리를 함유하기 위해 원주방향을 따라 형성된 다공(302a)을 포함하며, 다공(302a)은 일정한 연마효율 및 연마 균일도를 얻을 수 있도록 서로 소정의 간격을 유지한다.
상기에서 본 발명의 특정 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
이상에서와 같이, 본 발명은 고선택 슬러리와 셀프 스토핑 슬러리를 사용함과 동시에 각각의 슬러리에 적절한 연마패드를 사용하여 CMP공정을 진행함으로써, CMP 단차제거능력이 향상되고, 이로 인해 평탄화 산화막의 증착 두께를 낮출수 있으며, 또한 CMP 후의 연마 균일도를 향상시킬 수 있다.
또한, 본 발명은 CMP공정 단계별로 적절한 연마패드를 사용함으로써 연마패드의 활용성을 높일 수 있다.
Claims (7)
- 반도체 기판상의 미리 정의된 활성영역에 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 마스크로 하여 트랜치를 형성하는 단계;상기 결과물의 상부에 평탄화 산화막을 증착하여 상기 트랜치를 갭필링하는 단계;상기 평탄화 산화막의 단차를 제거하기 위해 세리아 계열의 연마제 및 제 1연마패드를 이용하여 상기 평탄화 산화막을 화학기계적으로 연마하는 제 1연마단계;상기 제 1연마단계에 의해 단차가 제거된 평탄화 산화막의 연마 두께를 조절하기 위해 첨가제를 포함한 세리아 계열의 연마제 및 제 2연마패드를 이용하여 상기 단차가 제거된 평탄화 산화막을 화학기계적으로 연마하는 제 2연마단계; 및상기 제 2연마단계에 의해 잔류된 소정의 패턴을 제거하여 소자분리막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
- 제 1 항에 있어서,상기 마스크 패턴은 질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
- 제 1 항에 있어서,상기 평탄화 산화막은 고밀도 플라즈마 화학기상증착에 의해 형성되는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
- 제 1 항에 있어서,상기 세리아 계열의 연마제는 200㎚이상의 크기를 갖는 CeO2입자를 포함하는 것을 특징으로 하는 얕은 트랜치 소자분리막 형성방법.
- 제 1 항에 있어서,제 1연마패드는 상기 세리아 계열의 연마제를 함유하기 위해 원주방향을 따라 형성된 복수의 그루브를 갖는 것을 특징으로 하는 얕은 트랜치 소자분리막 형성방법.
- 제 1 항에 있어서,상기 첨가제는 실리콘 산화막과 질화막이 1:1의 선택비를 갖도록 상기 제 2연마단계에 사용된 세리아 계열의 연마제에 첨가되는 것을 특징으로 하는 얕은 트랜치 소자분리막 형성방법.
- 제 1 항에 있어서,상기 첨가제를 포함한 세리아 계열의 연마제는 150㎚이하의 CeO2입자를 포함하는 것을 특징으로 하는 얕은 트랜치 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030045246A KR20050003756A (ko) | 2003-07-04 | 2003-07-04 | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030045246A KR20050003756A (ko) | 2003-07-04 | 2003-07-04 | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050003756A true KR20050003756A (ko) | 2005-01-12 |
Family
ID=37218814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030045246A KR20050003756A (ko) | 2003-07-04 | 2003-07-04 | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050003756A (ko) |
-
2003
- 2003-07-04 KR KR1020030045246A patent/KR20050003756A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001015460A (ja) | 半導体装置の製造方法 | |
| US7041547B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
| KR0172792B1 (ko) | 반도체소자의 소자분리 영역의 제조방법 | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| KR100444311B1 (ko) | 반도체소자의소자분리막제조방법 | |
| JP2000091415A (ja) | Ｓｔｉの形成方法 | |
| US20020110995A1 (en) | Use of discrete chemical mechanical polishing processes to form a trench isolation region | |
| KR20050003756A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR20000025634A (ko) | 콘택 플러그 형성을 위한 반도체소자 제조방법 | |
| US7109117B2 (en) | Method for chemical mechanical polishing of a shallow trench isolation structure | |
| KR20000044554A (ko) | 연마정지막을 이용한 폴리실리콘 플러그 형성 방법 | |
| KR100355865B1 (ko) | 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제 | |
| KR20090038141A (ko) | 반도체소자의 트렌치 소자분리막 형성방법 | |
| JP2001210710A (ja) | 犠牲層を使用する浅いトレンチ分離の形成プロセス | |
| KR20020050762A (ko) | 반도체장치의 소자격리방법 | |
| KR100781871B1 (ko) | 반도체 소자 격리막 형성 방법 | |
| KR20010005151A (ko) | 화학적기계적연마를 이용한 소자분리방법 | |
| KR100451499B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100560288B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100312647B1 (ko) | 반도체 소자의 평탄화방법 | |
| KR100967674B1 (ko) | Ｃｍｐ공정을 이용한 반도체소자의 소자분리막 형성방법 | |
| KR100681204B1 (ko) | 높은 선택성을 갖는 슬러리를 이용한 폴리실리콘 플러그형성방법 | |
| JP2012134343A (ja) | 素子間分離層の形成方法 | |
| KR20010061047A (ko) | 세리아계 슬러리를 이용한 트렌치형 소자분리막 형성방법 | |
| KR19990039741A (ko) | 반도체장치에 있어서 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |