KR20050002399A - 반도체소자의 형성방법 - Google Patents

반도체소자의 형성방법 Download PDF

Info

Publication number
KR20050002399A
KR20050002399A KR1020030043777A KR20030043777A KR20050002399A KR 20050002399 A KR20050002399 A KR 20050002399A KR 1020030043777 A KR1020030043777 A KR 1020030043777A KR 20030043777 A KR20030043777 A KR 20030043777A KR 20050002399 A KR20050002399 A KR 20050002399A
Authority
KR
South Korea
Prior art keywords
forming
layer
semiconductor device
protective film
silk
Prior art date
Application number
KR1020030043777A
Other languages
English (en)
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043777A priority Critical patent/KR20050002399A/ko
Publication of KR20050002399A publication Critical patent/KR20050002399A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 형성방법에 관한 것으로, 금속배선의 패터닝 공정시 상기 금속배선 간을 매립하는 갭필 특성을 향상시키고 보호막 간의 응력을 완화시켜 크랙의 유발을 방지하기 위하여, 금속배선을 포함한 전체표면상부에 제1보호막인 실리콘질화막을 일정두께 형성하고 전체표면상부를 도포하는 실크층 ( Silicon Low K, K 는 유전상수 ) 을 형성한 다음, 상기 실크층을 큐어링하여 제2보호막을 형성하고 상기 제2보호막 상부에 제3보호막을 형성함으로써 금속배선 상측 보호막의 응력을 감소시킬 수 있어 그로 인한 소자의 특성 열화를 방지하며 갭필 특성을 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 형성방법{A method for forming a semiconductor device}
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 금속배선 형성공정을 완료하고 보호막을 형성한 다음, 후속 패키지 공정을 실시하는 경우 소자의 특성 열화가 유발되는 것을 방지할 수 있도록 하는 기술에 관한 것이다.
최근 반도체소자의 크기가 작아짐에 따라 다양한 형태의 결함이 많이 발견되고 있다.
그 중에서, 반도체소자의 금속배선 간의 거리가 일정 값을 가질 때 금속배선 간을 매립하는 보호막으로 갭필 ( gap fill ) 공정을 실시할 때 보이드 ( void )가 유발된다.
상기 보이드는 후속 열처리 공정시 상측으로 오픈 ( open ) 되어 상기 금속배선의 산화 공정을 유발시킴으로써 소자의 패키지 공정을 어렵게 한다.
도 1 은 종래기술에 따라 형성된 반도체소자를 도시한 단면 셈사진으로서, 상층 금속배선의 형성공정후 보호막을 형성할 때 보이드 ( void ) 가 유발된 것이다.
이때, 상기 보호막은 11000 Å 의 HDP ( high density plasma, 이하에서 HDP 라 함 ) 산화막과 3000 Å 의 PECVD ( plasma enhanced chemical vapor deposition, 이하에서 PECVD 라 함 ) 질화막 적층구조로 형성한 것이다.
상기 보이드는 소자의 리프레쉬 특성을 향상시키기 위한 어닐링 공정시 소자의 특성을 열화시키는 역할을 한다.
도 2 및 도 3 은 종래기술에 따른 반도체소자에서 유발되는 금속배선 간의 브릿지 ( bridge ) 현상을 도시한 셈사진 및 단면도이다.
도 2 및 도 3을 참조하면, 반도체기판(11) 상에 형성된 최상층 금속배선(13)을 패터닝한다. 이때, 상기 금속배선(13)은 알루미늄층으로 형성된 것이다.
전체표면상부에 11000 Å 의 HDP 산화막(15)과 3000 Å 의 PECVD 질화막(17)적층구조를 갖는 보호막을 형성한다.
후속 공정으로 반도체소자의 리프레쉬 특성을 향상시키기 위한 어닐링 공정을 450 ℃ 의 온도에서 실시한다.
이때, 상기 HDP 산화막(15)과 금속배선(13)인 알루미늄층 사이의 응력 차이로 인하여 일종의 확산 현상이 유발된다.
상기 어닐링 공정을 위한 히팅 ( heating ) 공정은 알루미늄층과 HDP 산화막(15) 상호간에 압축응력이 작용되고, 상기 히팅된 온도의 냉각시 상기 알루미늄층은 인장응력이 작용되고 상기 HDP 산화막(15)은 압축응력이 작용되어 상기 HDP 산화막(15)의 취약한 모서리 부분에 크랙 ( crack ) 을 유발시킨다.
상기 크랙을 통하여 상기 알루미늄층의 알루미늄이 확산되어 금속배선(13) 간의 브릿지를 유발하게 된다.
상기한 바와 같이 종래기술에 따른 반도체소자의 형성방법은, 보이드 또는 크랙과 같은 결함으로 인하여 후속 공정으로 금속배선이 산화되거나 브릿지되는 현상이 유발되고 그에 따른 소자의 특성이 열화되어 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 보호막으로 실리콘질화막과 실크 ( Silicon Low K, K 는 유전상수 )를 효과적으로 조합하여 형성함으로써 갭필 특성을 향상시키고 크랙성 결함의 유발을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1 및 도 2 는 종래기술에 따라 형성된 반도체소자의 문제점을 도시한 단면 셈사진.
도 3 은 상기 도 2 의 브릿지 현상이 일어나는 단계를 도시한 단면도.
도 4a 내지 도 4c 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,21 : 반도체기판 13 : 금속배선
15,27 : 제1보호막 17,31 : 제2보호막
23 : 알루미늄층 25 : 반사방지막
29 : 실크층 33 : 제3보호막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
금속배선을 포함한 전체표면상부에 제1보호막인 실리콘질화막을 일정두께 형성하는 공정과,
전체표면상부를 도포하는 실크층을 형성하는 공정과,
상기 실크층을 큐어링하여 제2보호막을 형성하는 공정과,
상기 제2보호막 상부에 제3보호막을 형성하는 공정을 포함하는 것과,
상기 제1보호막은 SiH4 가스를 이용한 PECVD 방법으로 800 ∼ 1200 Å 두께만큼 형성하는 것과,
상기 실크층은 스핀 코팅 방법을 이용하여 5000 ∼ 7000 Å 의 두께로 형성하는 것과,
상기 실크층의 큐어링 공정은 430 ∼ 470 ℃ 온도, N2/H2 분위기 하에서 25 ∼ 35 분 동안 실시하는 것과,
상기 제3보호막은 PECVD 방법을 이용하여 질화막을 형성하는 것과,
상기 제3보호막은 380 ∼ 420 ℃ 의 온도에서 2800 ∼ 3200 Å 의 두께로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 4a 내지 도 4c는 본 발명에 따른 반도체소자의 형성방법을 도시한 단면도이다.
도 4a를 참조하면, 소정의 하부구조물이 구비되는 반도체기판(21) 상에 최상층 금속배선을 패터닝한다.
이때, 상기 금속배선은 알루미늄층(23)과 반사방지막(25)의 적층구조를 형성하고 이를 금속배선 마스크를 이용한 사진식각공정으로 형성한 것이다.
그 다음, 전체표면상부에 제1보호막(27)인 실리콘질화막을 일정두께 형성한다. 이때, 상기 제1보호막(27)은 SiH4 가스를 이용한 PECVD 방법으로 800 ∼ 1200 Å 두께만큼 형성한 것이다.
도 4b를 참조하면, 전체표면상부에 실크 ( Silk )층(29)을 형성한다. 이때, 상기 실크층(29)은 스핀 코팅 방법을 이용하여 5000 ∼ 7000 Å 의 두께로 형성한 것이다.
도 4c를 참조하면, 상기 실크층(29)을 430 ∼ 470 ℃ 온도, N2/H2 분위기 하에서 25 ∼ 35 분 동안 큐어링 ( curing ) 하여 절연막으로 변환시켜 제2보호막(31)을 형성한다.
상기 제2보호막(31) 상부에 PECVD 질화막으로 제3보호막(33)을 형성한다. 이때, 상기 제3보호막(33)은 380 ∼ 420 ℃ 의 온도에서 2800 ∼ 3200 Å 의 두께로 형성한 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 형성방법은, 종래의 HDP 산화막보다 응력이 적은 실리콘질화막과 실크층 ( silk layer ) 을 이용하여 보호막을 형성함으로써 갭필 특성을 향상시켜 보이드의 유발을 방지하고 크랙성결함으로 인한 소자의 특성 열화를 방지할 수 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Claims (6)

  1. 금속배선을 포함한 전체표면상부에 제1보호막인 실리콘질화막을 일정두께 형성하는 공정과,
    전체표면상부를 도포하는 실크층을 형성하는 공정과,
    상기 실크층을 큐어링하여 제2보호막을 형성하는 공정과,
    상기 제2보호막 상부에 제3보호막을 형성하는 공정을 포함하는 반도체소자의 형성방법.
  2. 제 1 항에 있어서,
    상기 제1보호막은 SiH4 가스를 이용한 PECVD 방법으로 800 ∼ 1200 Å 두께만큼 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  3. 제 1 항에 있어서,
    상기 실크층은 스핀 코팅 방법을 이용하여 5000 ∼ 7000 Å 의 두께로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  4. 제 1 항에 있어서,
    상기 실크층의 큐어링 공정은 430 ∼ 470 ℃ 온도, N2/H2 분위기 하에서 25 ∼ 35 분 동안 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  5. 제 1 항에 있어서,
    상기 제3보호막은 PECVD 방법을 이용하여 질화막을 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  6. 제 1 항에 있어서,
    상기 제3보호막은 380 ∼ 420 ℃ 의 온도에서 2800 ∼ 3200 Å 의 두께로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
KR1020030043777A 2003-06-30 2003-06-30 반도체소자의 형성방법 KR20050002399A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043777A KR20050002399A (ko) 2003-06-30 2003-06-30 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043777A KR20050002399A (ko) 2003-06-30 2003-06-30 반도체소자의 형성방법

Publications (1)

Publication Number Publication Date
KR20050002399A true KR20050002399A (ko) 2005-01-07

Family

ID=37217931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043777A KR20050002399A (ko) 2003-06-30 2003-06-30 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR20050002399A (ko)

Similar Documents

Publication Publication Date Title
US7755197B2 (en) UV blocking and crack protecting passivation layer
JPH0964037A (ja) 半導体装置の製造方法
US7662712B2 (en) UV blocking and crack protecting passivation layer fabricating method
KR100514527B1 (ko) 반도체 소자 및 그 제조방법
US6657299B2 (en) Semiconductor with a stress reduction layer and manufacturing method therefor
KR20050002399A (ko) 반도체소자의 형성방법
KR20090069569A (ko) 반도체소자 및 그 제조방법
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
KR101132299B1 (ko) 반도체 소자의 제조방법
KR100448245B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
KR20080062528A (ko) 반도체 소자의 제조방법
KR100399946B1 (ko) 유동성 절연막의 열처리 방법
KR20090011950A (ko) 반도체 소자의 제조방법
KR20080060333A (ko) 반도체 소자의 절연층 제조방법
KR100351239B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100392896B1 (ko) 반도체 금속 배선 형성 방법
KR0138124B1 (ko) 반도체 소자의 금속층간절연막 형성 방법
JP6604794B2 (ja) 半導体装置の製造方法
KR100504556B1 (ko) 배선간 절연막 형성방법
KR100256823B1 (ko) 반도체소자의 보호막 형성방법
KR0121562B1 (ko) 반도체 장치의 비아홀 형성방법
KR100434021B1 (ko) 반도체 소자의 패시베이션 형성방법
KR20070078348A (ko) 수소장벽막을 갖는 반도체 소자 및 그의 제조방법
JP3368445B2 (ja) 半導体装置の製造方法
KR20050009909A (ko) 반도체 소자의 층간 절연막 구조 및 그 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination