KR200454269Y1 - 반도체패키지 제조용 하부 배큠 몰드 - Google Patents

반도체패키지 제조용 하부 배큠 몰드 Download PDF

Info

Publication number
KR200454269Y1
KR200454269Y1 KR2020080007109U KR20080007109U KR200454269Y1 KR 200454269 Y1 KR200454269 Y1 KR 200454269Y1 KR 2020080007109 U KR2020080007109 U KR 2020080007109U KR 20080007109 U KR20080007109 U KR 20080007109U KR 200454269 Y1 KR200454269 Y1 KR 200454269Y1
Authority
KR
South Korea
Prior art keywords
pcb
mold
semiconductor package
manufacturing
hole
Prior art date
Application number
KR2020080007109U
Other languages
English (en)
Other versions
KR20080001983U (ko
Inventor
김종권
Original Assignee
김종권
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김종권 filed Critical 김종권
Priority to KR2020080007109U priority Critical patent/KR200454269Y1/ko
Publication of KR20080001983U publication Critical patent/KR20080001983U/ko
Application granted granted Critical
Publication of KR200454269Y1 publication Critical patent/KR200454269Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14647—Making flat card-like articles with an incorporated IC or chip module, e.g. IC or chip cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 고안은 반도체패키지 제조용 하부 배큠 몰드에 관한 것으로, 다수의 반도체칩이 실장된 PCB(20)를 상면에 재치하여, 상부 몰드와의 형합에 의해서 PCB(20)에 실장된 다수의 반도체칩을 몰딩하기 위한 반도체패키지 제조용 하부 배큠 몰드에 있어서, 다수의 반도체칩이 실장된 PCB(20)를 상면(110a)에 재치하기 위한 바디(110); 바디(110)의 상면(110a)에서 하면으로 관통 형성되고 에어흡입장치에 연결되어서, 바디(110)의 상면(110a)에 재치되는 PCB(20)를 홀딩하기 위한 복수의 배큠 홀(vacuum hole)(120); 배큠 홀(120)을 외포하면서 하부 배큠 몰드 바디(110)의 상면에 요입 형성된 요입부(130); 및 상기 요입부(130)의 형상에 형합하도록 삽입되어서 끼워지고, 배큠 홀(120)로 흡입되는 에어는 통과시키되 컴파운드(compound)의 찌꺼기를 포함하는 이물질이 배큠 홀(120)로 유입되는 것을 차단하기 위한 다공질 세라믹(140)을 포함하여 구성되는 것을 특징으로 한다. 상기와 같은 구성에 의하면, 배큠 홀에 이물질이 유입되는 것을 방지할 수 있는 이점이 있다.
반도체, 몰드, 배큘 홀, PCB, 하부 몰드, 세라믹, 컴파운드

Description

반도체패키지 제조용 하부 배큠 몰드{Bottom Vacuum Mold for Manufacturing Semiconductor Package}
본 고안은 반도체패키지 제조용 하부 배큠 몰드에 관한 것으로, 특히 에어는 통과시킬 수 있되 이물질은 통과시킬 수 없는 다공질 세라믹을 이용하여 배큠 홀을 막음으로써 몰딩 과정의 전후로 컴파운드의 찌꺼기를 비롯한 이물질이 배큠 홀로 유입되는 것을 차단할 수 있도록 하기에 적당하도록 한 반도체패키지 제조용 하부 배큠 몰드에 관한 것이다.
반도체 패키지 제조 공정에 있어서, PCB(Printed Circuit Board)에 다수의 반도체칩이 실장된 후 와이어 본딩된 자재를 외부에서 전달될 수 있는 열적, 전기적, 기계적 충격으로부터 보호를 위해서 컴파운드(compound)를 사용하여 자재에 형성시키는 공정으로 몰딩 공정이 있고, 이 몰딩 공정 후에 제품의 사용 용도에 적합하도록 PCB의 불필요한 부분을 제거하여 유닛(UNIT)으로 잘라서 트레이에 담아두는 공정인 싱귤레이션(singulation) 공정이 수행된다.
도 1에는 종래기술에 의한 반도체 패키지 하부 배큠 몰드의 사시도가 도시되어 있고, 도 2에는 종래기술에 의한 반도체 패키지 하부 배큠 몰드의 사용상태도가 도시되어 있다.
도 1 및 도 2에 도시된 바와 같이, 종래기술에 의한 반도체패키지 제조용 하부 배큠 몰드(10)는, 다수의 반도체칩(30)이 실장된 PCB(20)를 상면에 재치하여, 상부 몰드(미도시)와의 형합에 의해서 PCB(20)에 실장된 다수의 반도체칩(30)을 몰딩하기 위한 것으로, 다수의 반도체칩(30)이 실장된 PCB(20)를 상면에 재치하기 위한 바디(11)와, 상기 바디(11)의 상면에서 하면으로 관통 형성되고 에어흡입장치(미도시)에 연결되어서 상기 바디(11)의 상면에 재치되는 PCB(20)를 홀딩하기 위한 복수의 배큠 홀(vacuum hole)(12)(즉, 배큠 홀은 PCB를 진공에 의해서 잡아당겨서 유동을 방지하기 위한 구성임)로 구성된다.
상기 PCB(20)에는 비어홀(via hole)(미도시)이 형성되어 있고, PCB(20)의 하면에는 솔더볼(solder ball)(미도시)이 어태치(attach)되어 있어서 반도체칩(30)과 솔더볼이 비어홀에 의해서 연결되어 있다.
상기와 같은 구성에 의하면, 하부 배큠 몰드(10) 상에 PCB(20)가 재치된 상태에서, 배큠 홀(12)을 통해서 외부의 에어흡입장치(미도시)가 에어를 흡입하면, PCB(20)는 바디(11)의 흡착되어서 상면에 달라붙어 있게 된다.
그리고, 상부에서 상부 몰드(미도시)가 하부 배큠 몰드(10)와 형합하면 컴파운드가 게이트(미도시)를 통해서 주입되어서 다수의 반도체칩(30)이 몰딩되게 되는 것이다.
그러나, 상기와 같은 종래 기술에 의한 반도체 패키지 제조용 하부 배큠 몰드는 다음과 같은 문제점이 있었다.
패키지 몰딩 과정 전후로 배큠 홀(12)에 컴파운드 찌꺼기를 비롯한 이물질이 유입되는 경우가 있는데, 이와 같이 컴파운트 찌꺼기를 비롯한 이물질이 배큠 홀(12)로 유입되어서 배큠 홀(12)을 막아버리면, PCB(20)를 흡착하는 힘이 약해서 PCB(20)를 붙잡아 두는 힘이 약해지고 그 결과 몰딩 과정에서 PCB(20)가 유동하는 문제점이 있었고, 이는 제품 불량의 문제점을 야기하였다.
본 고안은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창작된 것으로 본 고안에 의한 반도체패키지 제조용 하부 배큠 몰드의 목적은, 에어는 통과시킬 수 있되 이물질은 통과시킬 수 없는 다공질 세라믹을 이용하여 배큠 홀을 막음으로써, 몰딩 과정의 전후로 컴파운드의 찌꺼기를 비롯한 이물질이 배큠 홀로 유입되는 것을 차단할 수 있도록 하기에 적당하도록 한 반도체패키지 제조용 하부 배큠 몰드를 제공하는 데 있다.
본 고안에 의한 반도체패키지 제조용 하부 배큠 몰드의 다른 목적은, 베큠 홀과 연통되도록 흡입에어안내홈을 형성함으로써, 작은 개수의 배큠 홀에 의해서도 충분한 흡착력을 발휘할 수 있도록 하여, 제조 공수를 줄여서 제품 코스트를 낮출 수 있도록 하기에 적당하도록 한 반도체패키지 제조용 하부 배큠 몰드를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 고안인 반도체패키지 제조용 하부 배큠 몰드는, 다수의 반도체칩이 실장된 PCB를 상면에 재치하여, 상부 몰드와의 형합에 의해서 PCB에 실장된 다수의 반도체칩을 몰딩하기 위한 반도체패키지 제조용 하부 배큠 몰드에 있어서, 다수의 반도체칩이 실장된 PCB를 상면에 재치하기 위한 바디; 상기 바디의 상면에서 하면으로 관통 형성되고 에어흡입장치에 연결되어서, 상기 바디의 상면에 재치되는 PCB를 홀딩하기 위한 복수의 배큠 홀(vacuum hole); 상기 배큠 홀을 외포하면서 상기 바디의 상면에 요입 형성된 요입부; 상기 요입부의 형상에 형합하도록 삽입되어서 끼워지고, 상기 배큠 홀로 흡입되는 에어는 통과시키되 컴파운드(compound)의 찌꺼기를 포함하는 이물질이 상기 배큠 홀로 유입되는 것을 차단하기 위한 다공질 세라믹을 포함하여 구성되는 것을 특징으로 한다.
본 고안인 반도체패키지 제조용 하부 배큠 몰드는, 상기 다공질 세라믹이, 상기이이바디의 상면과 동일면을 이루도록 상기 요입부에 삽입되는 것을 특징으로 한다.
본 고안인 반도체패키지 제조용 하부 배큠 몰드는, 상기 배큠 홀이, 상기 요입부의 바닥면 중앙부에 형성되는 것을 특징으로 한다.
본 고안인 반도체패키지 제조용 하부 배큠 몰드는, 상기 다공질 세라믹 전체에 대하여 균일하게 에어를 흡입할 수 있도록, 상기 배큠 홀에 연통되어서 상기 요입부의 바닥면에 형성된 에어흡입안내홈이 더 포함되어서 구성되는 것을 특징으로 한다.
본 고안인 반도체패키지 제조용 하부 배큠 몰드는, 상기 에어흡입안내홈이, 상기 배큠 홀에서 시작하여 상기 요입부의 내측면에서 종단하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 고안인 반도체패키지 제조용 하부 배큠 몰드는, 다수의 반도체칩이 실장된 PCB를 상면에 재치하여, 상부 몰드와의 형합에 의해서 PCB에 실장된 다수의 반도체칩을 몰딩하기 위한 반도체패키지 제조용 하부 배큠 몰드에 있어서, 다수의 반도체칩이 실장된 PCB를 상면에 재치하기 위한 바디; 상기 바디의 상면에서 하면으로 관통 형성되고 에어흡입장치에 연결되어서, 상기 바디의 상면에 재치되는 PCB를 홀딩하기 위한 복수의 배큠 홀; 서로 인접한 배큠 홀 연통하여 상기 바디의 상면에 요입 형성된 요입부; 상기 요입부의 형상에 형합하도록 삽입되어서 끼워지고, 상기 배큠 홀로 흡입되는 에어는 통과시키되 컴파운드의 찌꺼기를 포함하는 이물질이 상기 배큠 홀로 유입되는 것을 차단하기 위한 다공질 세라믹을 포함하여 구성되는 것을 특징으로 한다.
상기와 같은 구성을 가지는 본 고안인 반도체패키지 제조용 하부 배큠 몰드는 다음과 같은 효과가 있다.
첫째, 에어는 통과시킬 수 있되 이물질은 통과시킬 수 없는 다공질 세라믹을 이용하여 배큠 홀을 막음으로써, 몰딩 과정의 전후로 컴파운드의 찌꺼기를 비롯한 이물질이 배큠 홀로 유입되는 것을 차단할 수 있는 효과가 있다.
둘째, 베큠 홀과 연통되도록 흡입에어안내홈을 구성함으로써, 작은 개수의 배큠 홀에 의해서도 충분한 흡착력을 발휘할 수 있도록 하여, 제조 공수를 줄여서 제품 코스트를 낮출 수 있는 효과가 있다.
다음은 본 고안인 반도체패키지 제조용 하부 배큠 몰드의 바람직한 실시예를 첨부한 도면을 기초로 상세하게 설명한다.
도 3에는 본 고안의 일 실시예에 의한 반도체 패키지 하부 배큠 몰드의 사시도가 도시되어 있고, 도 4에는 도 3의 분해 사시도가 도시되어 있고, 도 5에는 본 고안의 일 실시예에 의한 반도체 패키지 하부 배큠 몰드의 사용 상태도가 도시되어 있다.
도 3 내지 도 5에 도시된 바와 같이, 본 고안의 일 실시예에 의한 반도체패키지 제조용 하부 배큠 몰드(100)는, 다수의 반도체칩(30)이 실장된 PCB(20)를 상면에 재치하여, 상부 몰드와의 형합에 의해서 PCB(20)에 실장된 다수의 반도체칩(30)을 몰딩하기 위한 반도체패키지 제조용 하부 배큠 몰드에 있어서, 다수의 반도체칩(30)이 실장된 PCB(20)를 상면(110a)에 재치하기 위한 바디(110)와, 상기 바디(110)의 상면(110a)에서 하면으로 관통 형성되고 에어흡입장치(미도시)에 연결되어서, 상기 바디(110)의 상면(110a)에 재치되는 PCB(20)를 홀딩하기 위한 복수의 배큠 홀(vacuum hole)(120)과, 상기 배큠 홀(120)이 내부에 위치하도록 배큠 홀(120)을 외포하면서 상기 바디(110)의 상면(110a)에 요입 형성된 요입부(130)와, 상기 요입부(130)의 형상에 형합하도록 삽입되어서 끼워지고 상기 배큠 홀(120)로 흡입되는 에어는 통과시키되 컴파운드(compound)의 찌꺼기를 포함하는 이물질이 상기 배큠 홀(120)로 유입되는 것을 차단하기 위한 다공질 세라믹(140)을 포함하여 구성되는 것을 특징으로 한다.
그리고, 상기 다공질 세라믹(140)은, 상기 바디(110)의 상면(110a)과 동일면을 이루도록 상기 요입부(130)에 삽입되는 것을 특징으로 한다.
상기 다공질 세라믹(140)은, 예컨대, 2 ~ 50(nm) 스케일의 미세한 세공이 무수히 열려 있는 것으로서 이산화규소(실리카)를 재질 구현될 수 있는 것으로서, 그 구성 및 제조 방법 등은 본원고안의 출원 전에 널리 공지된 사항이므로 그 상세 설명은 생략한다.
또한, 상기 배큠 홀(120)은 상기 요입부(130)의 바닥면(130a) 중앙부에 형성되는 것을 특징으로 한다.
그리고, 본 고안의 일 실시예에 의한 반도체패키지 제조용 하부 배큠 몰드는(100), 상기 다공질 세라믹(140) 전체에 대하여 균일하게 에어를 흡입할 수 있도록, 상기 배큠 홀(120)에 연통되어서 상기 요입부(130)의 바닥면(130a)에 형성된 에어흡입안내홈(150)이 더 포함되어서 구성되는 것을 특징으로 한다.
상기 에어흡입안내홈(150)은 상기 배큠 홀(120)에서 시작하여 상기 요입부(130)의 내측면(130b)에서 종단하는 것을 특징으로 한다.
또한, 에어흡입안내홈(150)은 상기 배큠 홀(120)에 대하여 대칭적으로 형성되어 있는 것이 바람직하다. 흡착력을 균일하게 작용할 수 있기 때문이다.
상기 에어흡입안내홈(150)의 구성에 의해서 원활하게 에어를 흡입할 수 있기 때문에, 하나의 배큠 홀(120)에 하나의 다공질 세라믹(140)을 1 대 1로 매칭시켜서 구비하여도 충분한 흡착력을 구현할 수 있다.
그 결과 배큠 홀(120)의 개수를 적게 형성하더라도 충분한 흡착력을 제공할 수 있어서 제품 생산의 작업공수를 현저히 줄일 수 있어서 제품 제조 코스트를 낮출 수 있는 이점이 있다.
한편, PCB(20)에는 비어홀(via hole)(미도시)이 형성되어 있고, PCB(20)의 하면에는 솔더볼(solder ball)(미도시)이 어태치(attach)되어 있어서 반도체칩(30)과 솔더볼이 비어홀에 의해서 연결되어 있음은 종래기술에서 설명한 바와 같다.
도 6에는 본 고안의 다른 실시예에 의한 반도체 패키지 하부 배큠 몰드의 사시도가 도시되어 있고, 도 7에는 도 6의 분해 사시도가 도시되어 있다.
도 6 및 도 7에 도시된 바와 같이, 본 고안의 다른 실시예에 의한 반도체 패키지 하부 배큠 몰드(100')는, 다수의 반도체칩이 실장된 PCB(20)를 상면에 재치하여, 상부 몰드와의 형합에 의해서 PCB(20)에 실장된 다수의 반도체칩을 몰딩하기 위한 반도체패키지 제조용 하부 배큠 몰드에 있어서, 다수의 반도체칩이 실장된 PCB(20)를 상면에 재치하기 위한 바디(110)와, 상기 바디(110)의 상면에서 하면으로 관통 형성되고 에어흡입장치에 연결되어서, 상기 바디(110)의 상면에 재치되는 PCB(20)를 홀딩하기 위한 복수의 배큠 홀(vacuum hole)(120)과, 서로 인접한 배큠 홀(120) 연통하여 상기 바디(110)의 상면에 요입 형성된 요입부(130')와, 상기 요입부(130')의 형상에 형합하도록 삽입되어서 끼워지고, 상기 배큠 홀(120)로 흡입되는 에어는 통과시키되 컴파운드(compound)의 찌꺼기를 포함하는 이물질이 상기 배큠 홀(120)로 유입되는 것을 차단하기 위한 다공질 세라믹(140')을 포함하여 구성되는 것을 특징으로 한다.
다음은 상기와 같은 구성을 가지는 본 고안인 반도체패키지 제조용 하부 배큠 몰드의 작용에 대하여 기술한다.
먼저 하부 배큠 몰드(100, 100')의 요입부(130, 130')에 다공질 세라믹(140, 140')을 삽입한 상태에서, 반도체칩(30)이 실장된 PCB(20)를 하부 배큠 몰드(100, 100')를 재치하고 상부 몰드(미도시)를 형합한 상태에서 컴파운드를 캐비티로 주입하면, 배큠 홀(120)로 컴파운드를 비롯한 이물질이 유입되지 못하면서도 PCB(20)를 원활하게 하부 배큠 몰드(100, 100')에 흡착할 수 있게 된다.
한편, 본 고안에 의한 다공질 세라믹은 상기 실시예에 의한 형태에 한하지 않고 다양한 형태로 구현 가능한데, 예컨대 바디(110) 전체에 걸쳐서 심어질 수 있도록 구성될 수도 있고, 특정 부분을 따라서 규칙적으로 배열될 수도 있음은 물론이며, 이 경우에도 본원고안의 기술적 범위에 속한다.
상기의 본 고안의 실시예는 본 고안의 기술적 사상의 일실시예에 불과하며, 동업계의 통상의 기술자에 있어서는, 본 고안의 기술적인 사상 내에서 다른 변형된 실시가 가능함은 물론이다.
도 1은, 종래기술에 의한 반도체 패키지 하부 배큠 몰드의 사시도이다.
도 2는, 종래기술에 의한 반도체 패키지 하부 배큠 몰드의 사용상태도이다.
도 3은, 본 고안의 일 실시예에 의한 반도체 패키지 하부 배큠 몰드의 사시도이다.
도 4는, 도 3의 분해 사시도이다.
도 5는, 본 고안의 일 실시예에 의한 반도체 패키지 하부 배큠 몰드의 사용 상태도이다.
도 6은, 본 고안의 다른 실시예에 의한 반도체 패키지 하부 배큠 몰드의 사시도이다.
도 7은, 도 6의 분해 사시도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 ; 바디 110a; 바디의 상면
120 ; 배큠 홀 130, 130'; 요입부
130a; 요입부의 바닥면 130b; 요입부의 내측면
140, 140'; 다공질 세라믹 150 ; 에어흡입안내홈
20 ; PCB 30 ; 반도체칩

Claims (6)

  1. 다수의 반도체칩이 실장된 PCB(20)를 상면에 재치하여, 상부 몰드와의 형합에 의해서 PCB(20)에 실장된 다수의 반도체칩을 몰딩하기 위한 반도체패키지 제조용 하부 배큠 몰드에 있어서:
    다수의 반도체칩이 실장된 PCB(20)를 상면(110a)에 재치하기 위한 바디(110);
    상기 바디(110)의 상면(110a)에서 하면으로 관통 형성되고 에어흡입장치에 연결되어서, 상기 바디(110)의 상면(110a)에 재치되는 PCB(20)를 홀딩하기 위한 복수의 배큠 홀(vacuum hole)(120);
    상기 배큠 홀(120)을 외포하면서 상기 바디(110)의 상면(110a)에 요입 형성된 요입부(130); 및
    상기 요입부(130)의 형상에 형합하도록 삽입되어서 끼워지고, 상기 배큠 홀(120)로 흡입되는 에어는 통과시키되 컴파운드(compound)의 찌꺼기를 포함하는 이물질이 상기 배큠 홀(120)로 유입되는 것을 차단하기 위한 다공질 세라믹(140)을 포함하여 구성되며,
    상기 다공질 세라믹(140)은, 상기 바디(110)의 상면(110a)과 동일면을 이루도록 상기 요입부(130)에 삽입되고,
    상기 배큠 홀(120)은, 상기 요입부(130)의 바닥면(130a) 중앙부에 형성되며,
    상기 다공질 세라믹(140) 전체에 대하여 균일하게 에어를 흡입할 수 있도록, 상기 배큠 홀(120)에 연통되어서 상기 요입부(130)의 바닥면(130a)에 형성된 에어흡입안내홈(150)이 더 포함되어서 구성되는 것을 특징으로 하는 반도체패키지 제조용 하부 배큠 몰드.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 에어흡입안내홈(150)은,
    상기 배큠 홀(120)에서 시작하여 상기 요입부(130)의 내측면(130b)에서 종단하는 것을 특징으로 하는 반도체패키지 제조용 하부 배큠 몰드.
  6. 삭제
KR2020080007109U 2008-05-30 2008-05-30 반도체패키지 제조용 하부 배큠 몰드 KR200454269Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020080007109U KR200454269Y1 (ko) 2008-05-30 2008-05-30 반도체패키지 제조용 하부 배큠 몰드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020080007109U KR200454269Y1 (ko) 2008-05-30 2008-05-30 반도체패키지 제조용 하부 배큠 몰드

Publications (2)

Publication Number Publication Date
KR20080001983U KR20080001983U (ko) 2008-06-19
KR200454269Y1 true KR200454269Y1 (ko) 2011-06-24

Family

ID=41325386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020080007109U KR200454269Y1 (ko) 2008-05-30 2008-05-30 반도체패키지 제조용 하부 배큠 몰드

Country Status (1)

Country Link
KR (1) KR200454269Y1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019852A (ko) * 1999-08-31 2001-03-15 윤종용 반도체 칩 몰딩 설비
JP2005074551A (ja) 2003-08-29 2005-03-24 Tech Res & Dev Inst Of Japan Def Agency 真空吸着装置
KR20070037831A (ko) * 2005-10-04 2007-04-09 송영환 진공척

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019852A (ko) * 1999-08-31 2001-03-15 윤종용 반도체 칩 몰딩 설비
JP2005074551A (ja) 2003-08-29 2005-03-24 Tech Res & Dev Inst Of Japan Def Agency 真空吸着装置
KR20070037831A (ko) * 2005-10-04 2007-04-09 송영환 진공척

Also Published As

Publication number Publication date
KR20080001983U (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
JP6338555B2 (ja) 吸着機構及び吸着方法並びに製造装置及び製造方法
KR102019542B1 (ko) 흡착 유닛, 판형상 부재 반송 유닛, 수지 밀봉 장치, 판형상 부재 반송 방법 및 수지 밀봉 방법
KR101415162B1 (ko) 반도체 제조장치용 흡착유닛
JP2008290170A (ja) 半導体装置の製造方法
JP2002079547A5 (ko)
KR20100006154A (ko) 반도체 칩 이송용 콜렛 및 이를 포함하는 반도체 칩 이송장치
KR100602486B1 (ko) 이형기구가 구비된 진공패드
KR200454269Y1 (ko) 반도체패키지 제조용 하부 배큠 몰드
KR101282839B1 (ko) 진공흡입력이 개선된 포러스 척
KR20150049085A (ko) 볼 마운트 모듈
JP2004330417A (ja) 基板の切断方法、切断装置および基板吸着固定機構
KR100823309B1 (ko) 반도체 소자 절단용 트레이
KR200448310Y1 (ko) 반도체소자 절단장치용 진공척 테이블
JP5816399B2 (ja) 成形型、基板吸着型、樹脂封止装置および樹脂封止電子部品の製造方法
KR100880652B1 (ko) 반도체 패키지 처리 장치
KR200448311Y1 (ko) 반도체소자 절단장치용 진공척 테이블
JP2010110858A (ja) 保持テーブルおよび切削装置
KR100574978B1 (ko) 반도체 패키지 이송용 픽커
KR100505340B1 (ko) 반도체 칩 픽업 장치 및 방법
JP3824914B2 (ja) 基板の切断方法
KR100889591B1 (ko) 반도체 패키지 이송장치용 흡착패드
KR20030015109A (ko) 솔더볼 부착장비의 볼멀티노즐과 비지에이 패키지의 볼부착방법
TW201801227A (zh) 真空吸附裝置
KR20110005473U (ko) 냉각용수 공급이 가능한 반도체소자 절단장치의 진공척테이블
KR20070104124A (ko) 캐리어 프레임용 금형

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee