KR20040106549A - 포일 레이어를 이용한 전자 부품을 캡슐화하는 방법 - Google Patents

포일 레이어를 이용한 전자 부품을 캡슐화하는 방법 Download PDF

Info

Publication number
KR20040106549A
KR20040106549A KR10-2004-7018382A KR20047018382A KR20040106549A KR 20040106549 A KR20040106549 A KR 20040106549A KR 20047018382 A KR20047018382 A KR 20047018382A KR 20040106549 A KR20040106549 A KR 20040106549A
Authority
KR
South Korea
Prior art keywords
foil
carrier
layer
electronic component
encapsulating
Prior art date
Application number
KR10-2004-7018382A
Other languages
English (en)
Other versions
KR101015014B1 (ko
Inventor
윌헬무스게라르두스조제프 갈
프란시스쿠스베르나르두스안토니우스 드브리이스
Original Assignee
피코 비. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피코 비. 브이. filed Critical 피코 비. 브이.
Publication of KR20040106549A publication Critical patent/KR20040106549A/ko
Application granted granted Critical
Publication of KR101015014B1 publication Critical patent/KR101015014B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • H01L21/566Release layers for moulds, e.g. release layers, layers against residue during moulding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Laminated Bodies (AREA)
  • Wrappers (AREA)

Abstract

본 발명은 전자 부품, 특히 캐리어 상에 고정된 반도체를 캡슐화하는 방법에 관한 것이다. a) 몰드 내에 하나 이상의 포일 레이어를 배치하고,
b) 상기 부품으로부터 측면으로 이격된 포일레이어와 접촉된 캐리어를 배치하며, 그리고,
c) 캡슐화 물질로 상기 전자 부품을 캡슐화하는
단계를 포함하고, 이 때 상기 포일 레이어는 가공을 거침으로써 상기 포일 레이어의 부착이 증가되어 상기 캐리어에 부착되는 것을 특징으로 한다.

Description

포일 레이어를 이용한 전자 부품을 캡슐화하는 방법{Method for encapsulating an electronic component using a foil layer}
전자 부품의 캡슐화, 특히 반도체 제품은 정확하게 제어된 공정이며, 이 때 사용은 일반적으로 이동 몰딩이라 불리는 것으로 제조된다. 캡슐화의 목적은 몰드 내에 배치하는 것이다. 액상 캡슐화 물질은 하나 이상의 플런저를 수단으로 몰드 내로 들어가야 하며, 이 때 몰드 내에서 수행되는 하나 이상의 몰드 공동들은 캡슐화 물질로 채워진다. 물질을 캡슐화하는 공정 이후에, 상기 몰드는 열리고 그리고 캡슐화 물질로 캡슐화된 상기 제품은 몰드 밖으로 꺼내진다. 캡슐화 물질이 몰드에 부착되는 것을 방지하기 위해, 사용이 이루어진다. 특히 몰드 내에 배치하기 위한 부가적인 포일 레이어의 장치이다. 상기 캡슐화 물질은 여기서 포일 레이어 및 캡슐화 상품 간에서 수행된다. 상기 캡슐화 물질은 따라서 상기 몰드로부터 떨어진 채로 남아 있는다.
캡슐화 물질로부터 제조된 하나 이상의 하우징이 평편한 캐리어 상에 배치될 대, 캡슐화 물질은 캐리어에 대하여 단방향으로 그리고 캡슐화 물질에 자유롭게 캐리어의 반대 방향으로 남아 있게 된다. 많은 상품에서, 다른 이유로 캡슐화 물질로부터 이격된 이 측면이 캡슐화 물질에 관계없이 유지되는 것은 매우 중요하다. 왜냐하면 전기적 전도를 위해 제품을 접촉 지점에 나중에 연결해야만 하기 때문이다. 그러나 증가하는 다수의 제품들에 적용되고 있고, 특정 방법이 취해지지 않는 경우에도, 그것을 통해 오프닝/리세스(recess)와 함께 제공되고, 상기 캡슐화 물질은 그것이 깨끗하게 유지되는 캐리어의 측면에 도달할 수 있다. 이것을 방지하기 위한 해결책은 캡슐화 물질이 적용된 이후에 상기 캐리어(예를 들어 에칭에 의한)로부터 물질 레이어의 제거로 인해 따라 나오는 여전히 개봉되지 않은 캐리어의 위치 내에서 일 측면 상에 캡슐화 물질을 적용하는 것이다. 이는 부가적 처리들을 포함한다는 점이 명백하며, 이는 증가하는 비용의 결과를 가져온다. 실질적인 또 다른 해결책은, 캡슐화 물질을 적용하는 것에 앞서, 오프닝과 함께 제공되는 캐리어에 대한 보호성 레이어를 부착하는 것이다. 가공된(어셈블 된) 캐리어 내의 오프닝들이 닫힌다. 상기 닫힌 캐리어는 이제 캡슐화될 수 있다. 캡슐화된 캐리어가 몰드로부터 제거된 이후에, 보호성 레이어는 다시 캐리어로부터 제거된다. 여기서 문제점은 다시 캡슐화된 제품의 접촉 측면을 적합하게 깨끗하게 만드는 것이다. 이 방법은 또한 상당한 가격의 증가 결과를 가져온다.
본 발명은 전자 부품을 캡슐화하는 방법에 관한 것이며, 보다 상세히 a) 주형 내에 하나 이상의 포일 레이어를 배치하는 단계 b) 상기 소자로부터 측면으로 이격된 포일 레이어 상에 접촉되도록 캐리어를 배치하는 단계 c) 캡슐화 물질로 전자 부품을 캡슐화하는 단계를 포함하는 캐리어 상에 고정된 반도체에 관한 것이다. 본 발명은 또한 그러한 방법을 적용하기 위한 포일에 관련된 것이다.
도 1A 는 캐리어에 오프닝이 있는 전자 부품과 함께 제공되는 캐리어의 구조적 측면도를 도시한다.
도 1B는 접착성 포일이 전자 부품으로부터 측면으로 떨어진 곳에 배치됨으로써 캐리어 내의 오프닝에 가까워지는 도 1 의 캐리어의 구조의 구조도를 도시한다.
도 1C는 캡슐화가 전자부품을 둘러싸도록 배치된 이후의 1A 및 도 1B의 구조도를 도시한다.
도 1D는 상기 포일이 상기 캐리어로부터 제거된 이후의 도 1A, 도1B 및 1C의 캐리어의 구조도를 도시한다.
도 2는 본 발명에 따른 다양한 방법의 실시예동안 롤로부터 포일 물질에 의해 따라 나오는 경로의 구조도이다.
본 발명의 목적은 전자 부품의 캡슐화 방법 및 수단을, 특히 캐리어 상에 부착된 반도체에 있어서, 제공하는 것이다. 이 때 캐리어의 접촉 측면은 경제적 방법에 있어 캡슐화 물질에 관계없이 유지된다.
본 발명은 이러한 목적을 위해 전자 부품을, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법을 제공하는 것이며, 이는 a) 몰드 내에서 하나 이상의 포일 레이어를 배치하는 단계, b) 상기 부품으로부터 측면 상으로 이격된 포일 레이어와 접촉하는 캐리어를 배치하는 단계, 그리고 c) 캡슐화 물질을 지닌 전자 부품을 캡슐화하는 단계를 포함하고, 이 때 상기 포일 레이어는 가공을 통해, 포일 레이어의 부착은 증가하며 그 결과 그것은 캐리어에 부착된다. 용어 "가공"은 여기서 캐리어가 상당한 정도의 물리적 정도까지 겪는 처리 또는 과정을 의미한다. 상기 포일 레이어 및 캐리어가 상호 접촉될 때, 정당한 힘이 원하는 접촉을 실현하기 위해 즉시 발휘 될 수 있다. 다수의 처리 단계들이 여기서 제한되게 유지된다. 캐리어의 좋은 접근성을 위해, 그것이 몰드로 삽입되기 이전에 포일의 부착성을 증가시키는 것이 바람직하다. 그렇지 않으면, 특정 조건이 요구될 때, 상호 접촉된 포일 및 캐리어를 배치시키는 것 역시 가능하며, 그 때만 포일의 접착성이 증가된다. 또한 주의할 것은 포일을 배열하는 동안, 상기 캐리어 및 상기 포일간의 공간을 진공으로 만드는 것이 유리하며, 이는 가스의 주입을 방지한다.
부착-증가성 가공은, 예를 들어 포일의 온도 증가를 포함하며, 선택적으로포일의 연소와 결합된다. 예를 들어, 코로나, 플라즈마와 같은 유사한 효과의 가공을 통해서 이다. 일반적으로, 포일의 표면은 코로나 가공에 영향을 받으나 테스트는 그것이 또한 코로나 가공을 한 포일 물질의 부착에 영향을 줄 수 있다는 것을 표시한다. 테스트 동안 결과들이 획득되고, 부착-증가성 가공이 수행된 이후에, 포일은 실질적으로 구리로 구성되는 캐리어의 표면에 부착된 포일을 운반한다. 여기서 언급된 실시예에 부가하여, 포일의 다른 가공들, 예를 들어 노출 또는 화학적 가공과 같은 것이 구상될 수 있다.
선호되는 방법 실시예에서, 포일은 캡슐화 물질을 지닌 전자 부품의 캡슐화 이후에 연속된 가공을 겪으며, 이로 인해 포일 레이어의 부착은 감소되고 그 결과 그것은 캡슐화 물질을 지닌 전자 부품의 캡슐화 동안보다 캐리어에 덜 부착된다. 부착을 감소하기 위한 그러한 처리는 예를 들어 포일의 온도 감소를 포함할 수 있다. 그러한 연속적 처리와 함께, 포일은 캐리어로부터 보다 쉽게 떨어질 수 있고 포일 나머지가 캐리어에 남아 있을 기회가 더 적다.
포일의 단순한 제공 동안, 그것은 롤에 감기지 않을 수 있고 그 후 몰드를 통해 이동된다. 그러한 방법은 포일을 가공하는 이전의 방법으로부터 부분적으로 취해질 수 있다. 본 발명에 따른 방법의 또 다른 실시예에서, 포일은 여러 번 사용될 수 있다. 한 번 사용된 포일은 버려져야만 하는 것은 아니며 재사용 될 수 있다. 이는 포일의 이용 가격이 감소될 수 있고 그리고 상기 방법은 환경적 영향을 덜 받는 이점을 지닌다.
캡슐화를 적용하기 이전에 짧게 포일 레이어만을 배치하는 것이 권유된다.이는 이전의 처리 단계에 의한 포일 물질로의 손상 위험을 감소시킨다. 여기서 실시예는 상대적으로 높은 온도(주로 240-260ㅀC)에서 발생하는 선을 연결하는 수단에 의한 전자 부품의 연결이다. 본 발명의 방법에 따른 또 다른 이점은 예를 들어 세라믹 및 금속의 결합의 어셈블 된 캐리어들의 처리가 가능하다는 것이며, 이 때 그러한 캐리어들("크랙(crack)")의 손상 기회가 역시 줄어든다.
본 발명은 또한 위에서 언급된 방법을 적용하기 위한 포일을 제공하며, 상기 포일이 활성화 될 수 있는 부착성 레이어 상에 배치되고 있는 캐리어 레이어를 포함한다는 특징을 지닌다. 상기 캐리어 레이어가 종이로 구성될 수 있는 반면, 활성화 될 수 있는 부착성 레이어는 예를 들어 열가소성(thermoplastic) 플라스틱을 포함한다. 역으로, 캐리어 레이어가 플라스틱으로 구성되는 것 역시 가능하다. 또 다른 대안 책은 상기 캐리어 레이어가 비-철금속(non-ferrous) 메탈로 구성되는 것이다. 이것은 물론, 예를 들어 알루미늄 합금과 같은 합금을 포함한다. 위에서 설명된 이점들은 그러한 포일과 함께 실현될 수 있다. 상기 포일은 상대적으로 싼 격에 제조될 수 있으며, 포일이 재사용될 때 또한 가격이 감소될 수 있다. 유리한 결과들이 실질적으로 활성화 될 수 있고 약 140ㅀC 의 녹는점 범위를 지닌 폴리프로필린/폴리에틸린의 접착 층과 함께 획득된다. 물론 많은 물질에 대하여 비 활성적인활성화 될 수 있는 접착 레이어에 선택적으로 필요하다.
도 1A 는 오프닝(2)을 통해 캐리어 내에 존재하는 것을 도시한다. 캐리어(1)상에 배치된 것은 연결 선(4)을 수단으로 캐리어(1)의 특정 부분에 연결된 전자 부품(3)이다. 도 1B는 캐리어(1)를 향하여 배열되고 그 결과 상기 오프닝들(2)은 이 부근에 봉합된다. 오프닝(2)의 좋은 봉합을 위해, 포일 레이어(5)가 캐리어(1)에 적절히 적합한 것이 중요하다. 포일 레이어(5)와 캐리어(1)간이 적합하게 연결되지 않는 경우, 포일 레이어(5)와 캐리어(1)간에 이후에 캡슐화된 물질이 지나갈 위험이 있다. 그로 인하여 전자 부품으로부터 이격된 캐리어(1) 측면이 오염되고 그리고 전자 부품의 적합한 처리가 이후에 어려워지거나 불가능해진다.
도 1C는 캡슐화(6) 이후에 포일 레이어(5)를 지닌 캐리어(1)가 전자 부품(3) 주위에 배열되는 것을 도시한다. 이 캡슐화(6)는 실질적으로 가공되는 액상 캡슐화물질(예를 들어, 에폭시)로부터 구성된다. 마지막으로, 도 1D는 상기 포일 레이어(5)가 캐리어로부터 제거된 이후에 캡슐화(6)된 캐리어(1)를 도시한다. 이 제거는 일단 캡슐화(6)가 실질적으로 가공된 이후에만 가능한 것이 명백하다. 포일 레이어(5)가 제거되는 것이 매우 중요하며, 캐리어(1)의 자유로운 측면은 상기 제거 이후에 깨끗해진다.
도 2 는 본 발명에 따른 방법의 구조를 표현한 것을 도시한다. 포일 물질(8)은 화살표 P1 방향에서 롤(7)을 따라 감긴 것이 풀린다. 포일 물질(8)은 그 후 구조적으로 도시된 처리(9)(예를 들어, 코로나 처리, 플라즈마 처리 그리고/또는 열처리 그리고/또는 화학 처리)를 겪으며, 그로 인해 적어도 한 측면 이상에서 부착성이 증가된다. 전자 부품(10)들은 활성화된 포일 물질(8)과 접촉하도록 데려온다. 캡슐화 물질(11)을 통해 패스한 이후에, 포일 물질(8)의 접착은 처리(12)(선택적)동안 다시 감소될 수 있다. 캡슐화된 전자 부품(13)이 여기서 비활성 화된 포일 물질(8)로부터 상대적으로 쉽게 풀어질 수 있다. 남아 있는 비활성화 포일 물질은 롤(14)에 감긴다. 상황에 따라, 본 방법동안 다시 이미 사용된 포일 물질과 함께 롤이 이용되는 것을 구상할 수 있다.

Claims (16)

  1. 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법으로서,
    a) 몰드 내에 하나 이상의 포일 레이어를 배치하고,
    b) 상기 부품으로부터 측면으로 이격된 포일레이어와 접촉된 캐리어를 배치하며, 그리고,
    c) 캡슐화 물질로 상기 전자 부품을 캡슐화하는
    단계를 포함하고, 이 때 상기 포일 레이어는 가공을 거침으로써 상기 포일 레이어의 부착이 증가되어 상기 캐리어에 부착되는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  2. 제 1 항에 있어서, 상기 포일 레이어는 상기 캐리어가 상기 포일레이어에 접촉되도록 데려오기 이전에 부착-증가성 가공을 겪는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 포일 레이어는 상기 포일 레이어가 상기 몰드 내에 배치되기 이전에 상기 부착-증가성 가공을 겪는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 부착-증가성 가공은 상기 포일의 온도 증가를 포함하는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  5. 제 1 항 내지 제 4항 중 어느 한 항에 있어서, 이 때 상기 부착-증가성 가공은 예를 들어 코로나 가공 또는 플라즈마 가공에 의한 포일의 가공을 포함하는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  6. 제 1 항 내지 제 5항 중 어느 한 항에 있어서, 이 때 상기 부착-증가성 가공이 수행된 이후에, 상기 포일은 구리를 포함하는 캐리어의 표면에 부착되는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 이 때 상기 포일은 캡슐화된 물질로 상기 전자 부품의 캡슐화 이후에 연속적인 가공을 거치며, 그로 인해, 상기 포일 레이어의 부착은 감소되며, 그에 따라 캡슐화 물질로 전자 부품을 캡슐화하는 동안보다 캐리어에 덜 부착되는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  8. 제 7 항에 있어서, 부착의 감소를 위한 가공은 상기 포일의 온도 감소를 포함하는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 포일은 롤로부터 감긴 것이 풀리고 그리고 몰드를 통해 움직이는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 이 때 상기 포일은 다수번 사용되는 것을 특징으로 하는 전자 부품, 특히 캐리어 상에 부착된 반도체를 캡슐화하는 방법.
  11. 제 1 항 내지 제 10항 중 어느 한 항에 있어서 방법을 적용하기 위한 포일은, 활성화 될 수 있는 부착 레이어 상에 배열되고 있는 캐리어 레이어를 포함하는 것을 특징으로 하는 상기 포일.
  12. 제 11 항에 있어서, 활성화 될 수 있는 상기 부착성 레이어는 열가소성 플라스틱을 포함하는 것을 특징으로 하는 상기 포일.
  13. 제 11 항 또는 제 12 항에 있어서, 상기 캐리어 레이어는 종이로 구성되는 것을 특징으로 하는 상기 포일.
  14. 제 11 항 또는 제 12 항에 있어서, 상기 캐리어 레이어는 플라스틱으로 구성되는 것을 특징으로 하는 상기 포일.
  15. 제 11 항 또는 제 12 항에 있어서, 상기 캐리어 레이어는 비-철금속 금속으로 구성되는 것을 특징으로 하는 상기 포일.
  16. 제 11항 내지 제 15 항 중 어느 한 항에 있어서, 상기 포일은 재사용 가능한 것을 특징으로 하는 상기 포일.
KR1020047018382A 2002-05-14 2003-05-12 포일 레이어를 이용한 전자 부품을 캡슐화하는 방법 KR101015014B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL1020594A NL1020594C2 (nl) 2002-05-14 2002-05-14 Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.
NL1020594 2002-05-14
PCT/NL2003/000346 WO2003096408A1 (en) 2002-05-14 2003-05-12 Method for encapsulating an electronic component using a foil layer

Publications (2)

Publication Number Publication Date
KR20040106549A true KR20040106549A (ko) 2004-12-17
KR101015014B1 KR101015014B1 (ko) 2011-02-16

Family

ID=29417505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018382A KR101015014B1 (ko) 2002-05-14 2003-05-12 포일 레이어를 이용한 전자 부품을 캡슐화하는 방법

Country Status (9)

Country Link
US (1) US7425469B2 (ko)
KR (1) KR101015014B1 (ko)
CN (1) CN100583402C (ko)
AU (1) AU2003235510A1 (ko)
DE (1) DE10392636T5 (ko)
MY (1) MY137192A (ko)
NL (1) NL1020594C2 (ko)
TW (1) TWI309078B (ko)
WO (1) WO2003096408A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1026749C2 (nl) * 2004-07-30 2005-08-19 Fico Bv Werkwijze omhullen van een elektronische component met behulp van een kunststof object, en kunststof object.
DE102011080653A1 (de) * 2011-08-09 2013-02-14 Osram Opto Semiconductors Gmbh Trägerfolie für ein silikonelement und verfahren zum herstellen einer trägerfolie für ein silikonelement
JP7370229B2 (ja) * 2018-12-28 2023-10-27 旭化成株式会社 半導体装置、及びその製造方法
CN116664566B (zh) * 2023-07-28 2023-09-26 成都数智创新精益科技有限公司 一种oled面板丝印质量控制方法及系统及装置及介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung

Also Published As

Publication number Publication date
CN1669133A (zh) 2005-09-14
MY137192A (en) 2009-01-30
US7425469B2 (en) 2008-09-16
US20060166408A1 (en) 2006-07-27
AU2003235510A1 (en) 2003-11-11
TW200401417A (en) 2004-01-16
CN100583402C (zh) 2010-01-20
WO2003096408A1 (en) 2003-11-20
KR101015014B1 (ko) 2011-02-16
TWI309078B (en) 2009-04-21
NL1020594C2 (nl) 2003-11-17
DE10392636T5 (de) 2005-08-04

Similar Documents

Publication Publication Date Title
US6316290B1 (en) Method of fabricating a semiconductor device utilizing a residual organic compound to facilitate gate break on a carrier substrate
US7442581B2 (en) Flexible carrier and release method for high volume electronic package fabrication
JP6527640B2 (ja) キャリア超薄型基板
NL1011929C2 (nl) Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
JP2002518862A (ja) 電子素子の接着剤プリフォーム蓋を作成する方法
WO2017160468A1 (en) Systems and methods for eloectromagnetic interference shielding
US20080070349A1 (en) Formation of holes in substrates using dewetting coatings
KR101015014B1 (ko) 포일 레이어를 이용한 전자 부품을 캡슐화하는 방법
US6905945B1 (en) Microwave bonding of MEMS component
WO2019041366A1 (zh) 一种线圈的制造方法、线圈、电子设备
JPH08111482A (ja) 電子パワーデバイスのヒートシンクを電気的に絶縁するための方法および装置
KR20150002137A (ko) 지지체 상에 기판을 임시 본딩하기 위한 장치 및 방법
JP2945213B2 (ja) 軟質体の包装方法
JP6613677B2 (ja) 脆性基板の分断方法及び分断装置
JPH07122825A (ja) 立体成形回路基板及びその製造方法
JPH0230748A (ja) 微細パターン形成方法
NL1025962C1 (nl) Werkwijze en systeem voor het omhullen van elektronische componenten op een substraat.
EP0572043A1 (en) Integrated circuit package which does not delaminate or crack
NL1026749C2 (nl) Werkwijze omhullen van een elektronische component met behulp van een kunststof object, en kunststof object.
JP2974307B1 (ja) 半導体装置の製造方法
JPH02301144A (ja) 外郭体樹脂剥離方法
JPH04286355A (ja) リードフレーム
JP2016534543A (ja) 電子部品の成型及び表面処理方法並びにこの方法で製造された電子部品
JPH06196894A (ja) フィルムキャリア移送用収納部材およびその製造方法並びに電子部品の実装方法
JPH08181420A (ja) プリント配線板及びその樹脂封止方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 10