CN1669133A - 利用箔片层封装电子元件的方法 - Google Patents

利用箔片层封装电子元件的方法 Download PDF

Info

Publication number
CN1669133A
CN1669133A CN03816368.3A CN03816368A CN1669133A CN 1669133 A CN1669133 A CN 1669133A CN 03816368 A CN03816368 A CN 03816368A CN 1669133 A CN1669133 A CN 1669133A
Authority
CN
China
Prior art keywords
foil
carrier
paillon
layer
paillon foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03816368.3A
Other languages
English (en)
Other versions
CN100583402C (zh
Inventor
W·G·J·贾
F·B·A·德维里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Netherlands BV
Original Assignee
Fico BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fico BV filed Critical Fico BV
Publication of CN1669133A publication Critical patent/CN1669133A/zh
Application granted granted Critical
Publication of CN100583402C publication Critical patent/CN100583402C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Laminated Bodies (AREA)
  • Wrappers (AREA)

Abstract

本发明涉及封装固定于载体的电子元件，尤其是半导体的方法，包括下面的工艺步骤：a)将至少一个箔片层置于模具中，b)使载体的远离元件的一侧接触箔片层，和c)用封装材料封装电子元件。其特征在于，所述箔片层进行了使箔片层粘性增加的处理，使其可与载体粘接。本发明还涉及这个方法使用的箔片材料。

Description

利用箔片层封装电子元件的方法
技术领域
本发明涉及封装固定到载体的电子元件，尤其是半导体，的方法，包括下面工艺步骤：a)将至少一个箔片层置于模具中，b)使载体的远离元件的一侧接触箔片层，和c)用封装材料封装电子元件。本发明还涉及这个方法使用的箔片材料。
背景技术
封装电子元件，尤其是半导体产品，是精确控制的工艺过程，其一般采用所谓的传递模塑法。进行封装的物体(部分)置于模具中。通过一个或多个活塞迫使液体封装材料进入模具，在模具中预先形成的一个或多个模腔充满封装材料。封装材料固化后，打开模具从模具中取出用封装材料封装的产品(部分)。为了防止封装材料粘附到模具，特地将箔片层施加到模具。封装材料流入箔片层和产品之间进行(部分)封装。从而保持封装材料与模具分离。
当一个或多个用封装材料制造的外壳设置在平面载体上时，可单向地向载体注入封装材料，载体的相对侧面没有封装材料。在许多产品的情况下，最重要的是远离封装材料的侧面保持没有封装材料，一个原因是接触位置后来要能连接产品实现电传导。但是产品数量很多时，载体上设置了很多开口/凹槽，如果未采取特殊措施，封装材料可到达载体应当保持清洁的侧面。现在防止这种情况发生的一种方法是，在处于未打开位置的载体的一侧施加封装材料，施加封装材料后，从载体上清除材料层(例如通过蚀刻)。很明显这需要进行另外的处理，这将增加成本。实际上采取的另外的方法是，在施加封装材料之前，在带有开口的载体上粘贴保护层。这样处理(组装)的载体的开口是封闭的。封闭的载体现在可以进行(部分)封装。当(部分)封装的载体从模具中取出后，再从载体上取下保护层。这种方式带来的问题是(部分)封装的产品的接触侧面需要再进行适当清洗。这种方法也极大地增加了成本。
发明内容
本发明的目的是提供一种封装固定到载体的电子产品，尤其是半导体，的方法和装置，其中载体的接触侧以经济方式保持无封装材料。
为实现此目的，本发明提供了一种封装固定到载体的电子元件，尤其是半导体，的方法，包括下面工艺步骤：a)将至少一个箔片层置于模具中；b)使载体的远离元件的一侧接触所述箔片层；和c)用封装材料封装电子元件，其特征在于，所述箔片层进行了粘性增加处理，使箔片层可与所述载体粘接。应当知道术语“处理”是指可使载体具有更大或更小物理程度的处理或工艺。取代载体复杂的预处理，现在只需简单地将箔片层置于模具中。这是一种简单的操作，实际上其中的许多经验已经知道。本发明的特征是箔片的性质受到影响，使得箔片层可更大或更小程度地粘接到载体远离施加封装材料的侧面。取代对载体进行防止封装材料渗透的复杂的预处理和后处理，根据本发明只要简单地采用现有技术，放置箔片层到模具中。在使载体与箔片层接触之前，箔片层最好经过粘性增加处理。这里“处理”也是指载体进行的可具有更大或更小物理程度的处理或工艺。当箔片层和载体互相接触时，可马上施加适当的力以实现希望的连接。本文中工艺步骤的数量仍然是有限的。为了载体具有很好的可达性，会希望在将其放入模具之前箔片粘性已经提高。另一方面，当要求特定的条件时，还可能使箔片和载体互相接触后来提高箔片的粘性。还应当注意到，在设置箔片期间最好对载体和箔片之间的空间抽真空，这样可防止内部包含气体。
粘性增加处理包括增加箔片的温度，可结合加热箔片，例如通过电晕、等离子或具有类似功能的处理。传统上，箔片的表面张力受到电晕处理的影响，但实验结果表明电晕处理还可能影响箔片材料的粘性。实验得到一些结果，其中进行粘性增加处理后的尤其是粘接到载体的接触表面的箔片材料至少包括大部分的铜。除了上面提到的示例，当然也可考虑其他的箔片处理，比如暴露或化学处理。
在本发明方法的优选实施例中，在用封装材料封装电子元件后对箔片层进行后续处理，使箔片层的粘性下降，使得与载体的粘性小于用封装材料封装电子元件时的粘性。这种减少粘性处理，例如，可包括使箔片温度下降。通过这样的后续处理，箔片与载体可容易地脱开，箔片残余不大可能留在载体上。
为了更简单地提供箔片，可从箔片卷展开箔片，然后移动到模具。这样的方法至少部分继承现有技术的加工箔片的方法。在根据本发明的方法的另一优选的应用中，箔片可多次使用。只使用了一次的箔片不必丢弃而是可以重新使用。这具有许多优越性，其中一个是减少箔片的成本，另外本发明的方法是环保的。
建议在施加封装材料前很短时间内才放置箔片层。这样可减少箔片层材料被先进行的工艺步骤损坏的危险。一个示例是通过连接线(线束)连接电子元件，其发生在较高的温度(一般在240到260℃)。根据本发明的方法的另一优点是可以处理组装的载体，例如由陶瓷和金属结合成的，其中，载体损坏(开裂)的可能性也减少。
本发明还提供了上述方法使用的箔片，其特征在于，所述箔片包括载体层，所述载体层具有设置其上的可活化的粘接层。可活化的粘接层，例如可包括热塑性塑料。而所述载体层包括纸。所述载体层还可以包括塑料。或者，所述载体层包括非铁金属，当然也包括合金，例如带有铝的合金。如上面所介绍的优点可通过所述箔片来实现。箔片可比较便宜地制造，当箔片可重复利用时成本可进一步降低。实际上通过活化的聚丙烯/聚乙烯的粘接层可得到具优越性的结果，粘接层的熔点范围在大约140℃。当然有必要选择对许多物质是惰性的但可活化的粘接层。
附图说明
通过参考下面附图显示的非限制性实施例，对本发明进一步进行介绍，附图中：
图1A是带有电子元件的载体的示意性侧视图，其中载体设有开口；
图1B是图1A的载体的示意性侧视图，现在粘性箔片已经设置在远离电子元件的侧面，因此封闭了载体上的开口；
图1C是图1A和图1B的载体的示意性侧视图，现在封装已围绕电子元件设置；
图1D是图1A、图1B和图1C的载体的示意性侧视图，现在箔片已经从载体取下；和
图2是根据本发明的方法的变化的优选实施例中来自箔片卷的箔片材料的移动路线的示意图。
具体实施方式
图1A显示了设有开口2的载体1。电子元件3设置在载体1上，通过连接线4连接到载体1的特定部分。图1B显示出箔片层5设置在载体1上，封闭开口2。为了更好地封闭开口2，很重要的一点是将箔片层5适当配合到载体1上。如果箔片层5和载体1之间没有很好的连接，将出现施加的封装材料后来进入箔片层5和载体1之间的危险(或断裂的危险)，因此载体1远离电子元件的侧面受到污染，后来进行的电子元件的加工将难以或不能进行。
图1C显示出封装6已经围绕电子元件3设置在载体1后的带有箔片层5的载体1。用后来可进行固化的液体封装材料(如环氧树脂)形成封装6。最后，图1D显示了箔片层5从载体取下后的带有封装6的载体1。很明显取下只能当封装6基本固化后进行。非常重要的一点是取下箔片层5应使得载体1的自由侧面在取下后是干净的。
图2示意性地显示了根据本发明的方法。箔片层材料8从箔片卷7沿箭头P1的方向展开。箔片材料8然后进行示意性显示的处理9(例如电晕处理、等离子处理、和/或热处理，和/或化学处理)，使粘性增加，至少一个侧面的粘性增加。然后使电子元件10与活化的箔片层材料8接触。在通过封装装置11后，当再次进行处理12(选择性的)时箔片材料8的粘性降低。从而封装的电子元件13可比较容易地从去活化的箔片层材料8脱离。剩余的去活化箔片层材料8将缠绕到箔片卷14上。取决于所处的具体情况，可以考虑带有用过的箔片材料的箔片卷14重新用于本发明的方法。

Claims (16)

1.一种封装固定于载体的电子元件，尤其是半导体，的方法，包括下面工艺步骤：
a)将至少一个箔片层置于模具中；
b)使载体的远离元件的一侧接触所述箔片层；和
c)用封装材料封装电子元件；
其特征在于，所述箔片层进行了粘性增加处理，可与所述载体粘接。
2.根据权利要求1所述的方法，其特征在于，在所述载体接触所述箔片层前，所述箔片层进行粘性增加处理。
3.根据权利要求1或2所述的方法，其特征在于，在将所述箔片层放入所述模具前，所述箔片层进行粘性增加处理。
4.根据前面权利要求中任一项所述的方法，其特征在于，所述粘性增加处理包括增加箔片温度。
5.根据前面权利要求中任一项所述的方法，其特征在于，所述粘性增加处理包括加热所述箔片，例如可通过电晕处理或等离子处理来进行。
6.根据前面权利要求中任一项所述的方法，其特征在于，在进行粘性增加处理后，所述箔片粘接到所述载体的接触表面，所述载体至少包括大部分的铜。
7.根据前面权利要求中任一项所述的方法，其特征在于，在用封装材料封装电子元件后，所述箔片进行后续处理，使箔片层粘性降低，使其与所述载体的粘接比用封装材料封装电子元件期间减低。
8.根据权利要求7所述的方法，其特征在于，所述粘性降低处理包括减低所述箔片的温度。
9.根据前面权利要求中任一项所述的方法，其特征在于，所述箔片从箔片卷展开，然后移动到所述模具。
10.根据前面权利要求中任一项所述的方法，其特征在于，所述箔片可多次使用。
11.一种用于上述权利要求中任一项所述方法的箔片，其特征在于，所述箔片包括载体层，所述载体层具有设置其上的可活化的粘接层。
12.根据权利要求11所述的箔片，其特征在于，可活化的粘接层包括热塑性塑料。
13.根据权利要求11或12所述的箔片，其特征在于，所述载体层包括纸。
14.根据权利要求11或12所述的箔片，其特征在于，所述载体层包括塑料。
15.根据权利要求11或12所述的箔片，其特征在于，所述载体层包括非铁金属。
16.根据权利要求11到15中任一项所述的箔片，其特征在于，所述箔片可重复利用。
CN03816368.3A 2002-05-14 2003-05-12 利用箔片层封装电子元件的方法和箔片层 Expired - Fee Related CN100583402C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1020594 2002-05-14
NL1020594A NL1020594C2 (nl) 2002-05-14 2002-05-14 Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.

Publications (2)

Publication Number Publication Date
CN1669133A true CN1669133A (zh) 2005-09-14
CN100583402C CN100583402C (zh) 2010-01-20

Family

ID=29417505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03816368.3A Expired - Fee Related CN100583402C (zh) 2002-05-14 2003-05-12 利用箔片层封装电子元件的方法和箔片层

Country Status (9)

Country Link
US (1) US7425469B2 (zh)
KR (1) KR101015014B1 (zh)
CN (1) CN100583402C (zh)
AU (1) AU2003235510A1 (zh)
DE (1) DE10392636T5 (zh)
MY (1) MY137192A (zh)
NL (1) NL1020594C2 (zh)
TW (1) TWI309078B (zh)
WO (1) WO2003096408A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116664566A (zh) * 2023-07-28 2023-08-29 成都数智创新精益科技有限公司 一种oled面板丝印质量控制方法及系统及装置及介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1026749C2 (nl) * 2004-07-30 2005-08-19 Fico Bv Werkwijze omhullen van een elektronische component met behulp van een kunststof object, en kunststof object.
DE102011080653A1 (de) * 2011-08-09 2013-02-14 Osram Opto Semiconductors Gmbh Trägerfolie für ein silikonelement und verfahren zum herstellen einer trägerfolie für ein silikonelement
JP7370229B2 (ja) * 2018-12-28 2023-10-27 旭化成株式会社 半導体装置、及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116664566A (zh) * 2023-07-28 2023-08-29 成都数智创新精益科技有限公司 一种oled面板丝印质量控制方法及系统及装置及介质
CN116664566B (zh) * 2023-07-28 2023-09-26 成都数智创新精益科技有限公司 一种oled面板丝印质量控制方法及系统及装置及介质

Also Published As

Publication number Publication date
KR20040106549A (ko) 2004-12-17
MY137192A (en) 2009-01-30
WO2003096408A1 (en) 2003-11-20
AU2003235510A1 (en) 2003-11-11
US7425469B2 (en) 2008-09-16
KR101015014B1 (ko) 2011-02-16
CN100583402C (zh) 2010-01-20
NL1020594C2 (nl) 2003-11-17
DE10392636T5 (de) 2005-08-04
TW200401417A (en) 2004-01-16
TWI309078B (en) 2009-04-21
US20060166408A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
CN208014673U (zh) 芯片封装结构
US6664646B2 (en) Chip-on-board assemblies, carrier assemblies and carrier substrates using residual organic compounds to facilitate gate break
US6083775A (en) Method of encapsulating a chip
NL1011929C2 (nl) Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
WO1992004729A1 (en) Leadframe for molded plastic electronic packages
CN203674192U (zh) 相机模组及其封装结构
KR19980068001A (ko) 반도체 패키지의 제조방법
CN100583402C (zh) 利用箔片层封装电子元件的方法和箔片层
CN1106689C (zh) 半导体封装引线去边方法
CN101533786A (zh) 半导体封装的芯片粘着胶层气泡排除方法
US7074651B2 (en) Packaging method for integrated circuits
CN105144358A (zh) 半导体装置的制造方法以及半导体装置
US6949398B2 (en) Low cost fabrication and assembly of lid for semiconductor devices
JP4257807B2 (ja) 電子部品の製造方法
CN108878308A (zh) 一种基于igbt模块的去封装方法
CN1054236C (zh) 以片状材料层叠结构的半导体二极管制造方法
CN1043173C (zh) 以槽形外壳构件组构的半导体二极管及其封装方法
JP2540942B2 (ja) 混成集積回路のパッケ―ジ方法
JP2007109749A (ja) リードフレーム及び該リードフレームを使用した半導体装置
US5959247A (en) Low cost protective coating and method for a die-on-board electronic assembly
JPH04107955A (ja) 電子回路素子の封止方法
EP4270453A1 (en) Method for fabricating a power semiconductor module comprising an encapsulation material with a high thermostability and power semiconductor module
CN1445831A (zh) 微电子电路的空腔型封装方法
CN1868048A (zh) 使用柔性压力元件来密封电子部件的方法和装置
KR19980015839A (ko) 반도체 웨이퍼의 다이 본딩 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Leshan Fei Ge mould Co.,Ltd.

Assignor: Fico B.V.

Contract record no.: 2011990000743

Denomination of invention: Method for encapsulating an electronic component using a foil layer and the foil layer

Granted publication date: 20100120

License type: Exclusive License

Open date: 20050914

Record date: 20110803

C56 Change in the name or address of the patentee

Owner name: FICO INTERNATIONAL B. V.

Free format text: FORMER NAME: FICO B.V.

CP01 Change in the name or title of a patent holder

Address after: Holland

Patentee after: FLYCO International Ltd.

Address before: Holland

Patentee before: Fico B.V.

ASS Succession or assignment of patent right

Owner name: BESI NETHERLANDS B. V.

Free format text: FORMER OWNER: FICO INTERNATIONAL B. V.

Effective date: 20130710

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130710

Address after: Holland

Patentee after: BESI NETHERLANDS B.V.

Address before: Holland

Patentee before: FLYCO International Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

CF01 Termination of patent right due to non-payment of annual fee