TWI309078B - Method for encapsulating an electronic component using a foil layer - Google Patents
Method for encapsulating an electronic component using a foil layer Download PDFInfo
- Publication number
- TWI309078B TWI309078B TW092112912A TW92112912A TWI309078B TW I309078 B TWI309078 B TW I309078B TW 092112912 A TW092112912 A TW 092112912A TW 92112912 A TW92112912 A TW 92112912A TW I309078 B TWI309078 B TW I309078B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- carrier
- adhesion
- foil layer
- treatment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000011888 foil Substances 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims description 86
- 239000000463 material Substances 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000003851 corona treatment Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 229920003023 plastic Polymers 0.000 claims description 2
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 239000004416 thermosoftening plastic Substances 0.000 claims description 2
- 229910000831 Steel Inorganic materials 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000007689 inspection Methods 0.000 claims 1
- 238000009832 plasma treatment Methods 0.000 claims 1
- 239000010959 steel Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 description 4
- 239000005022 packaging material Substances 0.000 description 3
- 241000282887 Suidae Species 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 208000031872 Body Remains Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000008180 Piper betle Nutrition 0.000 description 1
- 240000008154 Piper betle Species 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 150000005690 diesters Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
- H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Packaging Frangible Articles (AREA)
- Laminated Bodies (AREA)
- Wrappers (AREA)
Description
1309078 玖、發明說明: 【發明所屬之技術領域】 其是半導體之電子元件的方法,其係 —載體上之尤 —鑄模内置放至少-箱層,⑻置'放兮下列步驟.⑷在 之側邊與該络層相接觸,及(c) = =體且以遠離該元件 。本發明亦相關於進行如此種方 質封m子凡件 裡万忐時所應用之箔層。 尤其是半導體產品之電子元件 t #1 t - r # # ffl Λ ^ 封裝係—精確控制之 八中般係使用由所謂傳遞模塑所製成。用於(部份 =之-物體係在此被放置在一鑄模内。液 藉由使用-或多個活塞被逼入該禱模内,且 = 該鑄模内之一或多個鑄模空腔填被:成在 ψ U m ^ ^ 37教柯質填滿。在該封 封裝之產1Γ後/該轉模被打開且以封裝材質被(部份地) 、從該鑄模取出。為了防止該封裝材質附著至 辯模’在特定應用中係佶 糸使用置放在該鑄模内之額外箱層。 J 、材質係在此載入在介於該箔層與用於(部份)封裝之 產品間。該封裝材質因而保侍與該鑄模分開。 當—或多個由封裝材質所製成之外殼被安裝在-平坦 :時’該封裝材質可被單邊地逼入頂靠著該載體,而 '體之對面側保持不含該封裝材質。在許多產品中, ^ ^封裝材f之側保持不含該封裝材質係非常重要的, 置。然马須在之後作為用於導電連接該產品之接觸位 科罢2而,越來越多的產品正在被應用中,其中該載體被 吾又置有開口 / . /凹處,且如果沒有採取特別手段,則該封裝 1309078 材質可能經由該開口/凹處到達欲被保持清潔之該載體側 。尤其,用於防止此發生之解決手段是,施加該封裝材質 在該载體一側上且尚未打開之位置内,接著在該封裴材質 被施加後,自該載體(例如藉由蝕刻)移除一材質層。很顯 然地,此將包括會有增加成本之後果的額外處理。實際上 的另一解決手段是在尚未施加該封裝材質之前,將一保護 層附著頂靠一被設置有開口之載體。在該如此處理⑷裝) 之載體中之開Π係被閉合。該閉合的載體於是可以被(部^ 地)封裝。在經該被(部份地)封裝之载體已從該鑄模移除2 ’該保護層再-次從該載體被移除。在此產生一問題是使 該被(部份地)封裝之載體的接觸側再適當地清潔。此方法 亦具有大量增加成本之結果。 ' 本發明之目的係提供一種用於封裝一被固定在一載體 :之尤其是半導體的電子元件之方法及裝置,纟中載體的 接點侧係以經濟的方式保持不含封裝材質。 本發明為此目的係提供—種 禋用於封裝一被固定在一裁 體上之尤其是半導體的電子 丁凡仟之方法,其包括列製 步驟:(a)在一鑄模内置放至少一 卜幻 v自層,(b)置放該载體且以 遠離該70件之側邊與該箔層相 ^ # . - . . 相闕’及⑷以封裝材質封裝 “電子凡件’其特徵在該箱層係進行一處 之附著力得以被增強而使得 藉μ治層 之传該治層可附著至 詞,,處理”在此係被理解戰體这名 . I較大或較小實質内容之-處 理或-製程。取而代替複 爽 «^ ^ ^ ^ 取髖預處理,一箔層現在只 疋被置放在6亥鑄槟内。此是_ 種單純的操作,其中已獲得 1309078 許多實際經驗。本發明之特點現在是該箔層之特性被影響 以使得該箔層以一較大或較小程度附著至該載體之遠^必 定被該封裝材質施加賴之侧邊。取而代替為了防止該^ 體被封裝材質滲透之複雜的載體預處理或後處理,根據本 發明係只是使用現有置放一箱層在一鑄模内的技術:該箱 層最佳地在該載體尚未接觸該落層之前進行附著力增強處 理。在此該字"處理,,也被理解為意謂該載體所進行之較大 或較小實質内容之-處理或—製程。當㈣層以及該載體 被導引來相互接觸時,正確的力道能因而立即被施加以實 現所需的連接。在此之製程步驟之數目係保持有限的。為 了良好接取至該載體,在該載體尚未引人該鑄模内之前, 已經增強該箱層之附著力可能是所需要的。在另一方面, 當特定情況需要時’亦有可能置放該猪層及該載體在相互 接觸下’並且只有當時增加該落層之附著力。吾人應更進 而注意到在安裝該_層之期間’將介於該載體與該猪層之 空間抽真空可以是有利的’如此可防止包含氣體。 該附著力增強的處理能例如包括該箱層之溫度增加, 其可選擇地結合該箔層之烘燒 漿或是具有類似效果之處理。 係受到電暈處理影響,但是泪,j 影響該箔層之附著力亦是可能 ,其中在經過一附著力增強處 附著至實質地至少包含有銅之載體 此所提之例子外,該箔層之其他處 ’且其例如是藉由電暈、電 傳統上’該箱層之表面張力 試結果顯示出以電暈處理來 的°在測試期間已獲得結果 理被實現後,該箔層特別地 之一接觸表面。除了在 理亦當然可設想到,比 1309078 如像是曝光或是化學處理。 在該方法之一較佳;ft田士 _ _ 佳應用中,該箔層在經以封裝材質封 裝該電子元件之後進行一後續虎 ' 傻續處理’藉此該箔層之荖 係被減少以使得它比在以鉍担#併a 任以封裝材質封裝該電子元件之 較不附著至載體。如此用於站, + 此用於減少附著力之處理例如可以包 括該箱層之溫度降低。在利用如此的後續處理下,該箱層 能更快地自該載體釋放出,並且㈣層殘餘物較 遺留在該載體上。 為了簡單供應該箔層,纺炫a a 冷增該治層能自一捲體展開並且接 著被移動穿過該鑄模。此種方法能部份取代習知技術以處 ^該層。在根據本發明之方法的另一有利的應用中,該 箱層能被使用許多次;已被使用一 4 Μ 汉1文用-人之泊層並不需要吾棄 ,而可再被使用。此尤其具有優點為使用該箱層之成本能 被減少以及該方法具有較少的環境影響。 吾人建議只有在施加封裳之短暫時間前放置該羯層。 如此減少該羯層材質被先前處理步驟損壞之風險。其中之 一例子是該電子元件之藉由連接線(線接合)的連接,且該 接《係發生在相當高的溫度下(一般為24〇_26〇。〇)。根據本 發明之方法的另一優點是有可能因而處理例如陶瓷及金屬 之組合的組裝載體,其中損壞此種載體("裂開”)之機會亦 被降低。 本發明亦提供一應用以上所述方法之箔層,其特徵在 石層係包括具有已被女裝於其上之一附著層之載體層 ,且該附著層能夠被活化。該能夠被活化之附著層例如可 1309078 以包括一熱塑性塑料,而該載體層能由紙所組成。相反地 ’該載體層亦可以由塑料所組成。尚有另—選擇是該載體 層由一非鐵金屬所組成。此當然包括合金,例如含鋁合金 。如上所述之優點可以用此一猪層予以實現。該箱層能相 當便宜地製作,並且當該箔層係可再使用時,其成本可更 進而降低。在實際上,《一聚丙烯/聚乙烯之附著層已獲 得有利的結果,且該附著層能被活化並具有一大約u〇t 之溶點範圍。當然,吾人需要選擇能被活化且對許多物質 惰性之附著層。 本發明將併合參考被揭示在圖式中之非限制性實施例 而予以更進而揭露。 【實施方式】 第1A圖揭示有一載體!,其中出現有貫穿開口 2。一 電子元件3係被放置在該載冑!之上,且該元件藉由連接 線4連接至該載體i之特定部份。第1B圖揭露一箱層$ 係被安裝成頂靠該載體1,以使得該開口 2藉此被閉人。 為了良好的閉合開口 2,該箱層5適當地被裝設至二:體 1上是非常重要的。如果在介於該箱& 5與該載體i之間 沒有良好的連接,則最後還是有之後將要施加的封裝材^ 之-部份)通過該落層5與該載體i之間的風險,因而遠貝離 該電子70件侧之該載體1側邊被污染,並且該電子元件 適當處理在以後將變成困難或是不可能。 之 第1C圖揭示在經封裝6已被設置成圍繞電子元件 後之具有ϋ層5之載體i。此封纟6係從一種液態封裝材 10 1309078 Γ:如二脂^ 之裁體該載體移除後之具有該封裝6 移除才…有該封裝6被實質地硬化後,此-秒陈才疋可能的。又該箔 體丨 被移除以使得經移除後的載 體自由侧仍然清潔是非常重要的。 第2 _示根據本發明之方 質8係依,昭箭 微略頁不圖。泊層材
質8… 從一捲體7被展開。該落層材 '、、、後進行一被概略地揭示之處理9(例如電暈處理、電 =處理以及/或是熱處理以及/或是化學處理),藉此至少 在著力被增強。電子元件1G錢被帶往與活 化後的層材f 8相接觸。在經通過—封裝裝置u之後 ’在-處王里12(可選配地)期間,該箱層材f 8之附著力便 被再次降低。—封裝後的電子元# 13能藉此較容易地從 料心㈣層材f 8 #放出β該剩下之去活化的箱層材 質8被捲繞到一捲體14上。依據狀況條件,可以設想到
具有已被使用過的箔層材質之捲體14在本方法中可再次 被利用。 【圖式簡單說明】 (一)圖式部分 第1Α圖係揭示被設置有一電子元件且具有開口之載 體的概略側視圖; 第1Β圖係揭示第1Α圖之載體的概略側視圖,但是現 在一附著層已被安裝在該遠離該電子元件之側邊上後,以 使得可藉此閉合在該載體内之開口; 11 1309078 第1C圖係揭示第1A及1B圖之載體的概略側視圖, 但是現在封裝已被安裝成圍繞該電子元件; 第1D圖係揭示第ΙΑ、1B及1C圖之載體的概略側視 圖,但是現在該猪層已從該載體移除,並且 第2圖係揭示在進行根據本發明之方法的一種有利的 實施例中,來自一捲體的箔層材質所依循之概略路線圖。 (二)元件代表符號 1 載體 2 開口 3 電子元件 4 連接線 5 箔層 6 封裝 8 箔層材質 9 處理 10 電子元件 11 封裝裝置 12 處理 13 電子元件 14 捲體 12
Claims (1)
1309078 拾、申請專利範圍 1·-種用於封裝_被固定在—載體上之尤其是半導體 之電子元件的方法,其包括下列製程步驟: (a)在一鑄模内置放至少一箔層, ()。载體且以遠離該元件之側邊與該箔層相接觸 ’以及 (c)以封裝材質封裝該電子元件, 〃中"I層的附著力係結合該電子元件的封裝而被增 強,其中在根據製程步驟⑷將該镇層放置在該禱模内之前 ,該落層的附著力係利用一個別的附著力增強的處理而被 增強。 2. 如申請專利範圍…之方法,其中在該载體被帶 <接觸該箱層前,該镇層係進行一附著力增強的處理。 3. 如申請專利範圍第!項之方法 哨之万去,其中該附著力增強 的處理係包括該箱層之溫度增加。 其中該附著力增強 其中在該附著力增 4. 如申請專利範圍第1項之方法 的處理係包括電暈處理或是電漿處理t 5 ’如申清專利範圍第1項之方法 . — -a irj /v >ι 強的處理完成後,該箔層尤其附著到 ^ ^ 4主夕貫質由鋼所組成 之該載體的一接觸表面。 6.如申請專利範圍第1項之方法,甘Λ各 成其中在以封裝材質 封裳該電子元件後,該箔層進行一後蜻考 、 後續處理,藉此該箔層 之附著力被降低以使得該箱層比在以封裝材質封裝該電子 元件時較不附著至該載體。 ~ / 13 1309078 7.如申請專利範圍第6項之方法,其中該用於降低附 著力的處理係包括該箔層之溫度降低。 8 ·如申請專利範圍第1項之方法,其中該箔層係從一 捲體被展開,並且接著移動通過該鑄模。 9.如申請專利範圍第1項之方法,其中該箔層係被使 用許多次。 ίο.一種應用於如申請專利範圍第1項之方法的箔層, 其中該層係包括-具有被配置於其上之—附著層之載體 層’且該附著層能被活化。 11.如申請專利範圍帛10項之箔層,其中該能被活化 之附著層係包括一熱塑性塑料。 12·如申請專利範圍第1〇項之箔層,其中該載體層係 由紙所組成。 13.如申請專利範圍帛1G項之箱層,其中該栽體層係 由塑料所組成。 14·如申請專利範圍第1〇項之猪層,其中該栽體層係 由—非鐵金屬所組成。 15.如申請專利範圍帛1()項之箔層,其中該箱層是可 再使用的。 曰 拾壹、囷式: 如次頁 14
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL1020594A NL1020594C2 (nl) | 2002-05-14 | 2002-05-14 | Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component. |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200401417A TW200401417A (en) | 2004-01-16 |
TWI309078B true TWI309078B (en) | 2009-04-21 |
Family
ID=29417505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092112912A TWI309078B (en) | 2002-05-14 | 2003-05-13 | Method for encapsulating an electronic component using a foil layer |
Country Status (9)
Country | Link |
---|---|
US (1) | US7425469B2 (zh) |
KR (1) | KR101015014B1 (zh) |
CN (1) | CN100583402C (zh) |
AU (1) | AU2003235510A1 (zh) |
DE (1) | DE10392636T5 (zh) |
MY (1) | MY137192A (zh) |
NL (1) | NL1020594C2 (zh) |
TW (1) | TWI309078B (zh) |
WO (1) | WO2003096408A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL1026749C2 (nl) * | 2004-07-30 | 2005-08-19 | Fico Bv | Werkwijze omhullen van een elektronische component met behulp van een kunststof object, en kunststof object. |
DE102011080653A1 (de) * | 2011-08-09 | 2013-02-14 | Osram Opto Semiconductors Gmbh | Trägerfolie für ein silikonelement und verfahren zum herstellen einer trägerfolie für ein silikonelement |
JP7370229B2 (ja) * | 2018-12-28 | 2023-10-27 | 旭化成株式会社 | 半導体装置、及びその製造方法 |
CN116664566B (zh) * | 2023-07-28 | 2023-09-26 | 成都数智创新精益科技有限公司 | 一种oled面板丝印质量控制方法及系统及装置及介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100214555B1 (ko) * | 1997-02-14 | 1999-08-02 | 구본준 | 반도체 패키지의 제조방법 |
NL1011929C2 (nl) * | 1999-04-29 | 2000-10-31 | 3P Licensing Bv | Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen. |
DE10012880A1 (de) * | 2000-03-16 | 2001-09-27 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung |
-
2002
- 2002-05-14 NL NL1020594A patent/NL1020594C2/nl not_active IP Right Cessation
-
2003
- 2003-05-12 DE DE10392636T patent/DE10392636T5/de not_active Withdrawn
- 2003-05-12 US US10/514,379 patent/US7425469B2/en not_active Expired - Fee Related
- 2003-05-12 CN CN03816368.3A patent/CN100583402C/zh not_active Expired - Fee Related
- 2003-05-12 WO PCT/NL2003/000346 patent/WO2003096408A1/en not_active Application Discontinuation
- 2003-05-12 KR KR1020047018382A patent/KR101015014B1/ko active IP Right Grant
- 2003-05-12 AU AU2003235510A patent/AU2003235510A1/en not_active Abandoned
- 2003-05-13 TW TW092112912A patent/TWI309078B/zh not_active IP Right Cessation
- 2003-05-13 MY MYPI20031781A patent/MY137192A/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW200401417A (en) | 2004-01-16 |
MY137192A (en) | 2009-01-30 |
NL1020594C2 (nl) | 2003-11-17 |
DE10392636T5 (de) | 2005-08-04 |
US20060166408A1 (en) | 2006-07-27 |
CN100583402C (zh) | 2010-01-20 |
KR101015014B1 (ko) | 2011-02-16 |
WO2003096408A1 (en) | 2003-11-20 |
AU2003235510A1 (en) | 2003-11-11 |
KR20040106549A (ko) | 2004-12-17 |
CN1669133A (zh) | 2005-09-14 |
US7425469B2 (en) | 2008-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7442581B2 (en) | Flexible carrier and release method for high volume electronic package fabrication | |
CN100530555C (zh) | 晶圆薄化方法 | |
TWI309078B (en) | Method for encapsulating an electronic component using a foil layer | |
US20130040426A1 (en) | Manufacturing method using multi-step adhesive curing for sealed semiconductor device | |
CN105047573B (zh) | 一种半导体封装打线工艺中焊锡防腐蚀的处理方法 | |
US7348216B2 (en) | Rework process for removing residual UV adhesive from C4 wafer surfaces | |
US8053367B2 (en) | Wafer polishing method | |
US20080290482A1 (en) | Method of packaging integrated circuits | |
US10483177B2 (en) | Package for a semiconductor die, method for making a die packaging bare die tape and method for semiconductor die packaging | |
US6688948B2 (en) | Wafer surface protection method | |
JP6440248B2 (ja) | ウェハ及びウェハの製造方法 | |
Goubault et al. | A new microsystem packaging approach using 3D printing encapsulation process | |
US20050023682A1 (en) | High reliability chip scale package | |
Selig et al. | Corrosion in plastic packages-sensitive initial delamination recognition | |
JP3286499B2 (ja) | 剥離処理フィルムの接着方法及び装置 | |
JP2003312744A (ja) | はんだボールのパッキング方法およびはんだボールパッキング容器 | |
FR2485806A1 (fr) | Procede d'encapsulation d'un circuit electronique et circuit obtenu par ce procede | |
TW379395B (en) | A packaging method and structure to easily remove gel in gel channel for IC devices | |
JP2007505491A (ja) | 可撓性圧力素子を用いて電子部品をカプセル封入する方法および装置 | |
TW502330B (en) | Wafer processing method | |
CN115942642A (zh) | 一种电阻箔式传感器加工方法及电阻箔式传感器 | |
Staller | Safe Decapsulation Techniques Using Viton Caulk | |
JP2007250834A (ja) | 電子部品装置の製造方法 | |
TW201029120A (en) | Device and method for at least partially encapsulating a closed flat carrier with electronic components | |
JP2005132376A (ja) | 包装方法および包装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |