KR20040105918A - 플라즈마 디스플레이 패널의 리셋 방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 리셋 방법 및 장치 Download PDF

Info

Publication number
KR20040105918A
KR20040105918A KR1020030037072A KR20030037072A KR20040105918A KR 20040105918 A KR20040105918 A KR 20040105918A KR 1020030037072 A KR1020030037072 A KR 1020030037072A KR 20030037072 A KR20030037072 A KR 20030037072A KR 20040105918 A KR20040105918 A KR 20040105918A
Authority
KR
South Korea
Prior art keywords
sustain electrode
period
discharge
sustain
subfield
Prior art date
Application number
KR1020030037072A
Other languages
English (en)
Other versions
KR100524306B1 (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0037072A priority Critical patent/KR100524306B1/ko
Priority to US10/863,344 priority patent/US7489287B2/en
Priority to CNB2004100487273A priority patent/CN100416634C/zh
Priority to JP2004172515A priority patent/JP2005004213A/ja
Publication of KR20040105918A publication Critical patent/KR20040105918A/ko
Application granted granted Critical
Publication of KR100524306B1 publication Critical patent/KR100524306B1/ko
Priority to US12/184,385 priority patent/US20090058766A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 셋업기간에서의 불요광을 줄임으로써 콘트라스트를 향상시킬 수 있는 플라즈마 디스플레이 패널의 리셋 방법 및 장치를 제공하는 것이다.
본 발명의 플라즈마 디스플레이 패널 리셋 방법은 방전셀들에서 리셋 방전으로 초기 벽전하를 형성하는 셋업 기간과; 방전셀들에서 소거 방전으로 초기 벽전하들 중 불요 벽전하를 소거하는 셋다운 기간을 포함하고; 셋업 기간 중 서스테인 전극을 플로팅시키는 기간을 다수의 서브필드들 마다 다르게 설정한 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 리셋 방법 및 장치{RESET METHOD AND APPARATUS OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동 방법 및 장치에 관한 것으로 특히, 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 리셋 방법 및 장치에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP)이 주목받고 있다. PDP는 디지털 비디오 데이터에 따라 화소들 각각의 가스 방전 기간을 조절함으로써 화상을 표시한다. 이러한 PDP로는 도 1과 같이 3전극을 구비하고 교류 전압으로 구동되는 PDP가 대표적이다.
도 1에 도시된 교류형 PDP의 방전셀은 상부 기판(10)에 형성된 서스테인 전극쌍(12A, 12B)과, 하부 기판(18)에 형성된 데이터 전극(20)을 구비한다.
서스테인 전극쌍(12A, 12B) 각각은 투명 전극과 금속 전극의 이중층 구조를 갖는다. 이러한 서스테인 전극쌍(12A, 12B)은 어드레스 방전을 위한 스캔 신호와 서스테인 방전을 위한 서스테인 신호를 주로 공급하는 스캔 전극(12A)과, 그 스캔 전극(12A)과 교번적으로 서스테인 신호를 주로 공급하는 서스테인 전극(12B)으로 분리된다. 데이터 전극(20)은 서스테인 전극쌍(12A, 12B)과 교차하게 형성되어 어드레스 방전을 위한 데이터 신호를 공급한다.
서스테인 전극쌍(12A, 12B)이 형성된 상부 기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층되고, 데이터 전극(20)이 형성된 하부 기판(18)에는 하부 유전체층(22)이 형성된다. 상부 유전체층(14)과 하부 유전체층(22)은 방전으로 생성된 전하들을 축적한다. 보호막(16)은 방전시 플라즈마 입자들의 스퍼터링으로 인한 상부 유전체층(14)의 손상을 방지하고 2차 전자의 방출 효율을 증가시킨다. 이러한 유전체층(14, 22)과 보호막(16)은 외부에서 인가되는 구동 전압을 낮출 수 있게 한다.
하부 유전체층(22)이 형성된 하부 기판(18)에는 격벽(24)이 형성되고, 그 하부 유전체층(22) 및 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 방전 공간을 분리하여 가스 방전으로 생성된 자외선이 인접한 방전 공간으로 누설되는 것을 방지한다. 형광체층(26)은 가스 방전으로 생성된 자외선에 의해 발광하여 적색(이하, R), 녹색(이하, G) 또는 청색(이하, B) 가시광을 발생한다. 그리고, 방전 공간에는 가스 방전을 위한 불활성 가스가 충진된다.
이러한 방전셀은 데이터 전극(20)과 스캔 전극(12A)에 의한 어드레스 방전으로 선택되고, 선택된 방전셀은 서스테인 전극쌍(12A, 12B)에 의한 서스테인 방전으로 방전을 유지한다. 그리고, 방전셀은 서스테인 방전시 생성된 자외선으로 형광체(26)를 발광시켜 R, G, 또는 B 가시광을 방출한다. 이 경우, 방전셀은 비디오 데이터에 따라 서스테인 방전 기간, 즉 서스테인 방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현한다. 그리고 R, G, B 형광체(26)가 각각 도포된 3개의 방전셀들의 조합으로 한 화소의 칼러를 구현한다
이러한 PDP를 구동하는 방법으로는 어드레스 기간과 디스플레이 기간, 즉 서스테인 기간으로 분리시켜 구동하는 ADS(Address and Display Separation) 구동 방법이 대표적이다. ADS 구동 방법은 도 2와 같이 한 프레임(1F)을 비디오 데이터의 각 비트에 해당하는 다수의 서브필드들(SF1 내지 SF8)로 분할한다. 그리고, 서브필드들(SF1 내지 SF8) 각각은 다시 방절셀 초기화를 위한 리셋 기간(RPD)과, 방전셀 선택을 위한 어드레스 기간(APD)과, 그리고 선택된 방전셀의 방전 유지를 위한 서스테인 기간(SPD)으로 분할된다. 여기서, 서스테인 기간(SPD)에 서브필드들(SF1 내지 SF8) 별로 다른 가중치를 부여하고, 비디오 데이터에 따라 그 서스테인 기간(SPD)을 조합함으로써 PDP는 해당 계조를 구현한다.
도 3은 제1 및 제2 서브필드(SF1, SF2)에서 공급되는 PDP의 구동 파형을 도시한 것이다.
도 3을 참조하면, 제1 및 제2 서브필드(SF1, SF2) 각각은 방전셀들의 초기화를 위한 리셋 기간(Reset Period; RPD), 방전셀들을 선택하기 위한 어드레스 기간(Address Period; APD), 선택된 방전셀의 방전 유지를 위한 서스테인 기간(Sustain Period; SPD), 방전 소거를 위한 소거 기간(Erasing Period; EPD)을 포함한다.
리셋 기간(RDP)은 모든 방전셀들에 벽전하 형성을 위한 셋업 기간(Set-up Period; SUPD)과, 그 방전셀들에서 불요 벽전하들을 소거하기 위한 셋다운 기간(Set-down Period; SDPD)을 포함한다. 셋업 기간(SUPD)에서는 스캔 전극(Y)에 서스테인 전압(Vs)에서 피크전압(Vp)으로 서서히 증가하는 상승 램프 펄스(Ramp-up Pulse; RUP)가 공급된다. 이러한 상승 램프 펄스(RUP)에 의해 모든 방전셀들에서리셋 방전이 발생하여 도 4와 같이 스캔 전극(Y) 쪽에는 부극성의 벽전하가, 서스테인 전극(Z) 및 데이터 전극(X) 쪽에는 정극성의 벽전하가 형성된다.
이어서, 셋다운 기간(SDPD)에서는 스캔 전극(Y)에 피크 전압(Vp)에서 서스테인 전압(Vs)으로 하강하고, 서스테인 전압(Vs)에서 기저 전압으로 서서히 하강하는 하강 램프 펄스(Ramp-down Pulse; RDP)가 공급된다. 이러한 하강 램프 펄스(RDP)에 의해 모든 방전셀들에서 미약한 소거 방전이 발생함으로써 도 4와 같이 불요 벽전하가 소거되고 다음 어드레스 방전에 필요한 벽전하가 잔류하게 된다.
한편, 셋업 기간(SUPD)에서 서스테인 전극(Z) 및 데이터 전극(X)에는 기저 전압이, 셋다운 기간(SDPD)에서 서스테인 전극(Z)에는 정극성의 직류 바이어스 전압(BP)이, 데이터 전극(X)에는 기저 전압이 공급된다.
어드레스 기간(APD)에서는 부극성 스캔 펄스(Scan Pulse; SP)가 스캔 전극(Y)에 순차적으로 인가되고, 그 스캔 펄스(SP)에 동기하여 데이터전극(X)에 정극성의 데이터 펄스(Data Pulse; DP)가 인가된다. 이에 따라, 해당 방전셀에서는 스캔 펄스(SP)와 데이터 펄스(DP)간의 전압차와 리셋 기간(RPD)에서 생성된 벽전하에 의한 벽전압이 가산되어 어드레스 방전이 발생된다. 이러한 어드레스 방전으로 해당 방전셀 내부에는 다음 서스테인 방전에 이용되어질 벽전하가 형성된다. 이러한 어드레스 기간(APD)에서 서스테인 전극(Z)에는 직류 바이어스 전압(BP)이 공급된다.
서스테인 기간(SPD)에서는 스캔 전극(Y) 및 서스테인 전극(Z)에 교번적으로 서스테인 펄스(SUSPy, SUSPz)가 인가된다. 이에 따라, 어드레스 방전으로 벽전하가 형성된 방전셀들에서는 벽전압과 서스테인 펄스(SUSPy, SUSPz) 각각의 전압이 가산되어 서스테인 펄스(SUSPy, SUSPz)가 인가될 때 마다 서스테인 방전이 발생하게 된다. 이러한 서스테인 방전으로 해당 방전셀에서는 서스테인 기간(SPD)에 비례하는 가시광을 방출하게 된다.
소거 기간(EPD)에서는 서스테인 전극(Z)에 소거 펄스(SP)가 인가되어 소거 방전이 발생함으로써 방전셀내의 벽전하들이 소거된다.
이와 같이, 종래의 PDP 구동 방법은 어드레스 기간(APD)에 이용되어질 벽전하 형성을 위하여 리셋 기간(RPD)을 서브필드 마다 필요로 하고 있다. 그러나, 리셋 기간(RPD)에서 모든 방전셀들에서 발생되는 리셋 방전으로 인하여 불요광이 발생함에 따라 콘트라스트(Contrast)가 저하되는 문제점이 있다.
구체적으로, 리셋 기간(RPD) 중 셋업 기간(SUPD)에서 스캔 전극(Y)에 공급되는 상승 램프 펄스(RUP)에 의해 스캔 전극(Y) 및 서스테인 전극(Z) 사이와, 스캔 전극(Y) 및 데이터 전극(X) 사이에서 리셋 방전이 발생한다. 이러한 리셋 방전에서 콘트라스트를 저하시키는 방전은 스캔 전극(Y)과 서스테인 전극(Z)간의 면방전이다. 이는 스캔 전극(Y)과 서스테인 전극(Z)간의 면방전으로 인한 빛이 방전셀의 전체 면적에서 발생하기 때문이다. 따라서, 셋업 기간(SUPD)에서 발생되는 불요광을 줄이기 위해서는 스캔 전극(Y)과 서스테인 전극(Z)간의 방전을 작고 짧게 일으키는 방안이 요구된다.
따라서, 본 발명의 목적은 셋업기간에서의 불요광을 줄임으로써 콘트라스트를 향상시킬 수 있는 PDP의 리셋 방법 및 장치를 제공하는 것이다.
도 1은 일반적인 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.
도 2는 한 프레임에 포함되는 서브필드들의 구성을 도시한 도면.
도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형도.
도 4는 리셋 기간에서의 벽전하 변화 과정을 도시한 도면.
도 5는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 리셋 방법을 포함하는 구동 파형도.
도 6은 도 5에 도시된 서스테인 전극 구동 파형을 공급하기 위한 서스테인 구동부의 상세 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부 기판 18 : 하부 기판
12A : 스캔 전극 12B : 서스테인 전극
14 : 상부 유전체층 16 : 보호막
20 : 데이터 전극 22 : 하부 유전체층
24 : 격벽 26 : 형광체
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 리셋 방법은 스캔 전극과 서스테인 전극을 포함하는 PDP의 방전셀을 한 프레임을 구성하는 다수의 서브필드들 각각에서 초기화하는 PDP의 리셋 방법에 있어서, 상기 방전셀들에서 리셋 방전으로 초기 벽전하를 형성하는 셋업 기간과; 상기 방전셀들에서 소거 방전으로 상기 초기 벽전하들 중 불요 벽전하를 소거하는 셋다운 기간을 포함하고; 상기 셋업 기간 중 상기 서스테인 전극을 플로팅시키는 기간을 상기 다수의 서브필드들 마다 다르게 설정한 것을 특징으로 한다.
상기 셋업 기간의 후반부에서 상기 서스테인 전극을 플로팅시켜 상기 리셋 방전이 멈추게 하는 것을 특징으로 한다.
상기 플로팅 기간에서 상기 서스테인 전극의 전압은 상기 리셋 방전을 위하여 상기 스캔 전극에 공급되는 전압을 따라 변화하는 것을 특징으로 한다.
상기 서스테인 전극의 플로팅 기간이 저계조 서브필드에서 고계조 서브필드로 갈 수록 증가되게 설정된 것을 특징으로 한다.
상기 서스테인 전극의 플로팅 기간이 저계조 서브필드에서 고계조 서브필드로 갈 수록 감소되게 설정된 것을 특징으로 한다.
상기 다수개의 서브필드들을 휘도 가중치에 따라 복수개의 블록으로 분할하고, 상기 서스테인 전극의 플로팅 기간이 상기 서브필드 블록별로 다르게 설정된 것을 특징으로 한다.
상기 서스테인 전극의 플로팅 기간이 상기 다수의 서브필드들 중 저계조에 해당되는 적어도 하나의 서브필드에서 상대적으로 길게 설정되고, 나머지 서브필드들에서는 동일하게 설정된 것을 특징으로 한다.
본 발명에 따른 PDP 리셋 장치는 스캔 전극과 서스테인 전극을 포함하는 PDP의 방전셀을 한 프레임을 구성하는 다수의 서브필드들 각각에서 초기화하는 PDP의 리셋 장치에 있어서, 상기 방전셀들에서 리셋 방전으로 초기 벽전하가 형성되는 셋업 기간에 상기 서스테인 전극에 제1 전압을 공급하고, 상기 셋업기간의 후반부에서는 상기 다수의 서브필드들 마다 서로 다른 기간만큼 상기 서스테인 전극을 플로팅시키며, 상기 방셀들에서 소거 방전으로 상기 초기 벽전하 중 불요 벽전하를 소거하는 셋다운 기간에 상기 서스테인 전극에 상기 제1 전압 보다 높은 제2 전압을 공급하는 서스테인 전극 구동 회로를 구비하는 것을 특징으로 한다.
상기 서스테인 전극 구동 회로는 상기 서스테인 전극의 플로팅 기간을 저계조 서브필드에서 고계조 서브필드로 갈 수록 증가되게 설정하는 것을 특징으로 한다.
상기 서스테인 전극 구동 회로는 상기 서스테인 전극의 플로팅 기간을 저계조 서브필드에서 고계조 서브필드로 갈 수록 감소되게 설정하는 것을 특징으로 한다.
상기 서스테인 전극 구동 회로는 상기 서스테인 전극의 플로팅 기간을 휘도가중치에 따라 복수개의 블록으로 분할된 서브필드 블록별로 다르게 설정하는 것을 특징으로 한다.
상기 서스테인 전극 구동 회로는 상기 서스테인 전극의 플로팅 기간을 상기 다수의 서브필드들 중 저계조에 해당되는 적어도 하나의 서브필드에서 상대적으로 길게 설정하고, 나머지 서브필드들에서는 동일하게 설정하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도 5 및 도 6을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 PDP 리셋 방법을 포함하는 구동 파형을 도시한 것이다. 도 6은 도 5에서 서스테인 전극(Z)에 공급되어질 구동 파형을 발생하는 서스테인 구동 회로를 도시한 것이다.
도 5를 참조하면, 서브필드(SF1, SF2) 각각은 방전셀들의 초기화를 위한 리셋 기간(RPD), 방전셀들을 선택하기 위한 어드레스 기간(APD), 선택된 방전셀의 방전 유지를 위한 서스테인 기간(SPD), 방전 소거를 위한 소거 기간(EPD)을 포함한다.
리셋 기간(RDP)은 모든 방전셀들에 벽전하 형성을 위한 셋업 기간(SUPD)과, 그 방전셀들에서 불요 벽전하들을 소거하기 위한 셋다운 기간(SDPD)을 포함한다. 셋업 기간(SUPD)에서는 스캔 전극(Y)에 서스테인 전압(Vs)에서 피크 전압(Vp)으로 서서히 증가하는 상승 램프 펄스(RUP)가 공급된다. 이러한 상승 램프 펄스(RUP)에의해 모든 방전셀들에서 리셋 방전이 발생하여 벽전하가 형성된다.
여기서, 리셋 방전의 크기 및 기간을 감소시키기 위하여 셋업 기간(SUPD)의 전반부에서 기저 전압을 공급하는 서스테인 전극(Z)을 후반부에서 플로팅시키게 된다. 여기서, 서스테인 전극(Z)을 플로팅시키는 구체적인 방법은 후술하기로 한다. 서스테인 전극(Z)이 플로팅 상태가 되면 스캔 전극(Y)과 서스테인 전극(Z)간의 방전이 멈추게 된다. 다시 말하여, 서스테인 전극(Z)이 플로팅 상태가 되는 경우 서스테인 전극(Z) 상의 전압은 스캔 전극(Y)의 영향을 받음으로써 그 스캔 전극(Y)에 공급되는 상승 램프 펄스(RUP)를 따라 서서히 증가하게 되지만 스캔 전극(Y)과 플로팅 상태의 서스테인 전극(Z) 사이에서의 방전은 멈추게 된다. 이에 따라, 리셋 방전의 크기 및 기간이 줄어들게 되므로 셋업 기간(SUPD)에서 발생되는 불요광을 줄일 수 있게 된다.
이어서, 셋다운 기간(SDPD)에서는 스캔 전극(Y)에 피크 전압(Vp)에서 서스테인 전압(Vs)으로 하강하고, 서스테인 전압(Vs)에서 기저 전압으로 서서히 하강하는 하강 램프 펄스(RDP)가 공급된다. 이러한 하강 램프 펄스(RDP)에 의해 모든 방전셀들에서 미약한 소거 방전이 발생함으로써 불요 벽전하가 소거되고 다음 어드레스 방전에 필요한 벽전하가 잔류하게 된다. 한편, 셋다운 기간(SDPD)에서 서스테인 전극(Z)에는 정극성의 직류 바이어스 전압(BP)이, 데이터 전극(X)에는 기저 전압이 공급된다.
어드레스 기간(APD)에서는 부극성 스캔 펄스(SP)가 스캔 전극(Y)에 순차적으로 인가되고, 그 스캔 펄스(SP)에 동기하여 데이터전극(X)에 정극성의 데이터펄스(DP)가 인가된다. 이에 따라, 해당 방전셀에서는 스캔 펄스(SP)와 데이터 펄스(DP)간의 전압차와 리셋 기간(RPD)에서 생성된 벽전하에 의한 벽전압이 가산되어 어드레스 방전이 발생된다. 이러한 어드레스 방전으로 해당 방전셀 내부에는 다음 서스테인 방전에 이용되어질 벽전하가 형성된다. 한편, 어드레스 기간(APD)에서 서스테인 전극(Z)에는 직류 바이어스 전압(BP)이 공급된다.
서스테인 기간(SPD)에서는 스캔 전극(Y) 및 서스테인 전극(Z)에 교번적으로 서스테인 펄스(SUSPy, SUSPz)가 인가된다. 이에 따라, 어드레스 방전으로 벽전하가 형성된 방전셀들에서는 벽전압과 서스테인 펄스(SUSPy, SUSPz) 각각의 전압이 가산되어 서스테인 펄스(SUSPy, SUSPz)가 인가될 때 마다 서스테인 방전이 발생하게 된다. 서스테인 방전으로 해당 방전셀에서는 서스테인 기간(SPD)에 비례하는 가시광을 방출하게 된다.
소거 기간(EPD)에서는 서스테인 전극(Z)에 소거 펄스(SP)가 인가되어 소거 방전이 발생함으로써 방전셀내의 벽전하들이 소거된다.
이와 같은 리셋 기간(RPD), 어드레스 기간(APD), 서스테인 기간(SPD), 그리고 소거 기간(EP)은 서브필드 마다 반복된다. 여기서, 서스테인 기간(SPD)은 서브필드별로 서로 다른 가중치를 가지고 설정된다.
특히, 본 발명의 PDP 구동 방법에서는 셋업 기간(SUPD)에서의 불요광을 줄이기 위하여 서스테인 전극(Z)이 플로팅 상태가 되는 기간을 서브필드별로 다르게 설정한다. 이는 서브필드들 각각이 서로 다른 서스테인 기간(SPD)을 가짐에 따라 그 서스테인 기간(SPD) 이후의 벽전하 분포 상태가 서브필드별로 다르기 때문이다.그러므로, 모든 서브필드들에서 동일한 리셋 방전을 일으키는 것 보다 각 서브필드에 맞게 리셋 조건을 다르게 해주는 것이 더욱 효과적이다. 예를 들면, 비디오 데이터 중 하위 비트, 즉 저계조에 해당되는 서브필드(SF1)에서는 서스테인 전극(Z)의 플로팅 기간을 t1으로 설정한 경우 상위 비트, 즉 고계조에 해당되는 서브필드(SF2)에서는 서스테인 전극(Z)의 플로팅 기간을 상기 t1 보다 작은 t2로 설정한다. 이는 서스테인 방전 횟수가 적은 저계조 서브필드(SF1)가 서스테인 방전 횟수가 많은 고계조 서브필드(SF2) 보다 서스테인 방전 영향을 적게 받기 때문이다. 그러므로, 저계조 서브필드(SF1)의 셋업 기간(SUPD)에서 서스테인 전극(Z)을 플로팅시키는 기간(t1)을 고계조 서브필드(SF2)의 셋업 기간(SUPD)에서 서스테인 전극(Z)을 플로팅시키는 기간(t2) 보다 길게 가져갈 수 있게 된다. 이에 따라, 저계조 서브필드(SF1)에서 리셋 방전의 크기 및 기간이 고계조 서브필드(SF2) 보다 작아지게 된다. 이 결과, 콘트라스트 저하의 주원인이 되는 저계조에서의 불요광이 줄어들게 되므로 콘트라스트를 더욱 향상시킬 수 있게 된다.
한편, 셋업기간(SUPD) 후반부에서의 서스테인 전극(Z) 플로팅 기간은 고계조 서브필드에서 저계조 서브필드로 갈 수록 점차적으로 증가하거나, 감소하도록 설정될 수 있다. 이와 달리, 셋업기간(SUPD) 후반부에서의 서스테인 전극(Z) 플로팅 기간은 최하위 비트에 해당되는 하나의 서브필드 또는 하위 비트에 해당되는 2개의 서브필드에서만 상대적으로 길게 설정되고, 나머지 서브필드들에서는 동일하게 설정될 수 있다. 또한, 한 프레임을 구성하는 서브필드들을 휘도 가중치에 따라 다수개의 블록으로 분할한 후 그 블록별로 상기 서스테인 전극(Z)의 플로팅 기간이다르도록 설정될 수 있다. 이 경우, 서브필드 블록들 각각은 인접한 휘도 가중치를 갖는 적어도 2개의 서브필드들을 포함하도록 한다.
도 6은 도 5에 도시된 서스테인 전극(Z)의 구동 파형을 공급하기 위한 서스테인 구동 회로를 도시한 것이다.
도 6에 도시된 서스테인 구동 회로는 서스테인 전극(Z)을 통해 PDP로부터 회수된 전압을 충전하는 소스 캐패시터(Cs)와, 서스테인 전극(Z)과 직렬 접속된 인덕터(L)와, 소스 캐패시터(Cs)와 인덕터(L) 사이에서 충전 경로를 형성하는 제1 스위치(S1) 및 제1 다이오드(D1)와, 소스 캐패시터(Cs)와 인덕터(L) 사이에서 방전 경로를 형성하는 제2 스위치(S2) 및 제2 다이오드(D2)와, 서스테인 전압(Vs)의 공급 라인과 서스테인 전극(Z) 사이에 접속된 제3 스위치(S3)와, 기저 전압(GND)의 공급 라인과 서스테인 전극(Z) 사이에 접속된 제4 스위치(S4)를 구비한다.
도 5에 도시된 리셋 기간(RPD) 중 셋업 기간(SUPD)에서 제어 신호에 따라 제4 스위치(S4)가 턴-온됨으로써 기저 전압(GND) 공급 라인으로부터의 기저 전압(GND)이 서스테인 전극(Z)으로 공급된다. 이때, 제1 내지 제3 스위치(S1 내지 S3)은 턴-오프된다.
그리고, 셋업 기간(SUPD)의 후반부에서 제어 신호에 따라 제4 스위치(S4)도 턴-오프됨으로써 서스테인 전극(Z)은 플로팅 상태가 된다. 플로팅 상태가 된 서스테인 전극(Z)의 전위는 스캔 전극(Y)의 영향을 받아 상승 램프 펄스(RUP)을 따라 서서히 증가하는 형태를 가지게 된다. 이렇게 서스테인 전극(Z)이 플로팅 상태가 됨에 따라 상승 램프 펄스(RUP)에 의해 스캔 전극(Y)과 서스테인 전극(Z) 사이에발생되는 리셋 방전이 멈추게 된다.
그 다음, 셋다운 기간(SDPD)에서 제어 신호에 따라 제3 스위치(S3)이 턴-온됨에 따라 서스테인 전압(Vs) 공급 라인으로부터의 서스테인 전압(Vs)이 서스테인 전극(Z)에 직류 바이어스 전압(BP)으로 공급된다. 그리고, 제3 스위치(S3)는 어드레스 기간(APD)에서도 계속 턴-온 상태를 유지함에 따라 서스테인 전극(Z)은 계속 서스테인 전압(Vs)을 직류 바이어스 전압(BP)을 공급받게 된다.
그리고, 서스테인 구동 회로는 서스테인 기간(SPD)에서 에너지 회수 방법을 이용하여 서스테인 펄스(SUSPz)를 서스테인 전극(Z)에 공급한다.
상술한 바와 같이, 본 발명에 따른 PDP의 리셋 방법 및 장치는 셋업기간의 후반부에서 서스테인 전극을 플로팅시키는 기간을 서브필드별로 다르게 설정함으로써 저계조 서브필드에서의 불요광을 더욱 줄일 수 있게 되므로 콘트라스트를 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 스캔 전극과 서스테인 전극을 포함하는 플라즈마 디스플레이 패널의 방전셀을 한 프레임을 구성하는 다수의 서브필드들 각각에서 초기화하는 플라즈마 디스플레이 패널의 리셋 방법에 있어서,
    상기 방전셀들에서 리셋 방전으로 초기 벽전하를 형성하는 셋업 기간과;
    상기 방전셀들에서 소거 방전으로 상기 초기 벽전하들 중 불요 벽전하를 소거하는 셋다운 기간을 포함하고;
    상기 셋업 기간 중 상기 서스테인 전극을 플로팅시키는 기간이 상기 다수의 서브필드들 마다 다르게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 방법.
  2. 제 1 항에 있어서,
    상기 셋업 기간의 후반부에서 상기 서스테인 전극을 플로팅시켜 상기 리셋 방전이 멈추게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 방법.
  3. 제 2 항에 있어서,
    상기 플로팅 기간에서 상기 서스테인 전극의 전압은 상기 리셋 방전을 위하여 상기 스캔 전극에 공급되는 전압을 따라 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 방법.
  4. 제 1 항에 있어서,
    상기 서스테인 전극의 플로팅 기간이
    저계조 서브필드에서 고계조 서브필드로 갈 수록 증가되게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 방법.
  5. 제 1 항에 있어서,
    상기 서스테인 전극의 플로팅 기간이
    저계조 서브필드에서 고계조 서브필드로 갈 수록 감소되게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 방법.
  6. 제 1 항에 있어서,
    상기 다수개의 서브필드들을 휘도 가중치에 따라 복수개의 블록으로 분할하고,
    상기 서스테인 전극의 플로팅 기간이 상기 서브필드 블록별로 다르게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 방법.
  7. 제 1 항에 있어서,
    상기 서스테인 전극의 플로팅 기간이
    상기 다수의 서브필드들 중 저계조에 해당되는 적어도 하나의 서브필드에서상대적으로 길게 설정되고, 나머지 서브필드들에서는 동일하게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 방법.
  8. 스캔 전극과 서스테인 전극을 포함하는 플라즈마 디스플레이 패널의 방전셀을 한 프레임을 구성하는 다수의 서브필드들 각각에서 초기화하는 플라즈마 디스플레이 패널의 리셋 장치에 있어서,
    상기 방전셀들에서 리셋 방전으로 초기 벽전하가 형성되는 셋업 기간에 상기 서스테인 전극에 제1 전압을 공급하고,
    상기 셋업기간의 후반부에서는 상기 다수의 서브필드들 마다 서로 다른 기간만큼 상기 서스테인 전극을 플로팅시키며,
    상기 방셀들에서 소거 방전으로 상기 초기 벽전하 중 불요 벽전하를 소거하는 셋다운 기간에 상기 서스테인 전극에 상기 제1 전압 보다 높은 제2 전압을 공급하는 서스테인 전극 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 장치.
  9. 제 8 항에 있어서,
    상기 서스테인 전극 구동 회로는
    상기 서스테인 전극의 플로팅 기간을 저계조 서브필드에서 고계조 서브필드로 갈 수록 증가되게 설정하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 장치.
  10. 제 8 항에 있어서,
    상기 서스테인 전극 구동 회로는
    상기 서스테인 전극의 플로팅 기간을 저계조 서브필드에서 고계조 서브필드로 갈 수록 감소되게 설정하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 장치.
  11. 제 8 항에 있어서,
    상기 서스테인 전극 구동 회로는
    상기 서스테인 전극의 플로팅 기간을 휘도 가중치에 따라 복수개의 블록으로 분할된 서브필드 블록별로 다르게 설정하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 장치.
  12. 제 8 항에 있어서,
    상기 서스테인 전극 구동 회로는
    상기 서스테인 전극의 플로팅 기간을 상기 다수의 서브필드들 중 저계조에 해당되는 적어도 하나의 서브필드에서 상대적으로 길게 설정하고, 나머지 서브필드들에서는 동일하게 설정하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 리셋 장치.
KR10-2003-0037072A 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 리셋 방법 및 장치 KR100524306B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0037072A KR100524306B1 (ko) 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 리셋 방법 및 장치
US10/863,344 US7489287B2 (en) 2003-06-10 2004-06-09 Method and apparatus for resetting a plasma display panel
CNB2004100487273A CN100416634C (zh) 2003-06-10 2004-06-10 用于复位等离子体显示板的方法与装置
JP2004172515A JP2005004213A (ja) 2003-06-10 2004-06-10 プラズマディスプレイパネルのリセット方法及び装置
US12/184,385 US20090058766A1 (en) 2003-06-10 2008-08-01 Method and apparatus for resetting a plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037072A KR100524306B1 (ko) 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 리셋 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20040105918A true KR20040105918A (ko) 2004-12-17
KR100524306B1 KR100524306B1 (ko) 2005-10-28

Family

ID=33509636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037072A KR100524306B1 (ko) 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 리셋 방법 및 장치

Country Status (4)

Country Link
US (2) US7489287B2 (ko)
JP (1) JP2005004213A (ko)
KR (1) KR100524306B1 (ko)
CN (1) CN100416634C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626057B1 (ko) * 2005-01-14 2006-09-21 삼성에스디아이 주식회사 중간 전극 라인들을 갖는 플라즈마 디스플레이 장치의구동 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490632B1 (ko) * 2003-08-05 2005-05-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100599759B1 (ko) * 2004-09-21 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동방법
KR100747168B1 (ko) * 2005-02-18 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR100739052B1 (ko) * 2005-06-03 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100692041B1 (ko) * 2005-07-15 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
CN100463025C (zh) * 2005-09-30 2009-02-18 乐金电子（南京）等离子有限公司 等离子显示器驱动装置
EP1862998B1 (en) * 2006-05-19 2012-04-11 LG Electronics, Inc. Plasma display apparatus
KR20100032193A (ko) * 2008-09-17 2010-03-25 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20150028000A (ko) * 2013-09-05 2015-03-13 삼성디스플레이 주식회사 표시장치 및 그 구동방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG64446A1 (en) * 1996-10-08 1999-04-27 Hitachi Ltd Plasma display driving apparatus of plasma display panel and driving method thereof
JP3805126B2 (ja) * 1999-03-04 2006-08-02 パイオニア株式会社 ディスプレイパネルの駆動方法
CN1161736C (zh) * 1999-08-30 2004-08-11 达碁科技股份有限公司 等离子体显示器中扫描电极的共同驱动电路
KR100349923B1 (ko) * 2000-10-13 2002-08-24 삼성에스디아이 주식회사 플라즈마 표시패널의 구동방법
JP4205865B2 (ja) * 2001-02-13 2009-01-07 株式会社日立製作所 Ａｃ型プラズマディスプレイ装置
DE10162258A1 (de) * 2001-03-23 2002-09-26 Samsung Sdi Co Verfahren und Vorrichtung zum Betreiben einer Plasmaanzeige
JP2002287694A (ja) * 2001-03-26 2002-10-04 Hitachi Ltd プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置
KR100450179B1 (ko) 2001-09-11 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100388912B1 (ko) 2001-06-04 2003-06-25 삼성에스디아이 주식회사 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100475161B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100484647B1 (ko) 2002-11-11 2005-04-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626057B1 (ko) * 2005-01-14 2006-09-21 삼성에스디아이 주식회사 중간 전극 라인들을 갖는 플라즈마 디스플레이 장치의구동 방법

Also Published As

Publication number Publication date
KR100524306B1 (ko) 2005-10-28
CN1573864A (zh) 2005-02-02
US20090058766A1 (en) 2009-03-05
CN100416634C (zh) 2008-09-03
US7489287B2 (en) 2009-02-10
US20040252081A1 (en) 2004-12-16
JP2005004213A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
KR20010079354A (ko) 플라즈마 디스플레이 패널의 구동방법
JP2002278510A (ja) プラズマディスプレイパネルの駆動方法および表示装置
US20090058766A1 (en) Method and apparatus for resetting a plasma display panel
JP2005141223A (ja) プラズマディスプレイパネルの駆動方法
KR100503603B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100726633B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100607511B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100421672B1 (ko) 플라즈마 디스플레이 패널의 스캔 구동방법
KR100774943B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
JP2007249209A (ja) プラズマディスプレイ装置の駆動方法
KR100726988B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100658395B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100524304B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR100903647B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 그를 이용한플라즈마 디스플레이 장치
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100426188B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100727298B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100774870B1 (ko) 플라즈마 디스플레이 장치
KR100667558B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
US8098216B2 (en) Plasma display apparatus and driving method thereof
KR100784568B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20070013961A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20030014884A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee