KR20040097386A - 다차원적 인코딩 및 디코딩 방법 및 장치 - Google Patents

Abstract

본 발명은, 사용자어로 이루어진 사용자 데이터 스트림을, 무한대 범위의 1차원 방향으로 전개하는 채널어로 이루어진 채널 데이터 스트림으로 다차원적으로 인코딩하는 방법에 관한 것이다. 또한, 본 발명은 그에 대응한 디코딩방법에 관한 것이다. 저장밀도를 높이고 코딩 효율을 향상시키게 되는 특정한 2차 또는 다차원적 코딩 제약 및 코딩 기하정보를 구현하기 위해서, - 사용자어는, 상기 사용자어와 기초의 유한상태머신의 현재 상태에 따라 코드 테이블로부터 NRZ 채널어를 선택함으로써 NRZ 채널어로 인코딩되고, 상기 NRZ 채널어는 1차원 방향을 따라 1차원적 해석을 하는 NRZ 채널비트로 이루어진 NRZ 채널심볼의 시퀀스를 포함하고, 다차원적 코드의 특성을 설명하는 기초의 유한상태머신의 상태는 이전 채널어의 NRZI 채널비트와 현재의 채널어의 NRZ 채널심볼로 정의되고, - 상기 NRZ 채널심볼은, 적분 모듈로 2를 포함한 1차원적 1T 프리코딩 연산에 의해 NRZI 채널심볼로 변환부호화되고, 상기 1T 프리코딩 연산은 무한대 범위의 상기 1차원 방향을 따라 행해지고, - 상기 유한상태머신은, 사용자어를 채널어로 인코딩함과 아울러 상기 사용자어 및 상기 유한상태머신의 현재상태에 따라 상기 코드 테이블로부터 선택된 새로운 상태로 만들어지는 인코딩방법을 제안한다.

Description

다차원적 인코딩 및 디코딩 방법 및 장치{METHOD AND APPARATUS FOR MULTI-DIMENSIONALLY ENCODING AND DECODING}

본 발명은, 사용자어로 이루어진 사용자 데이터 스트림을, 무한대 범위의 1차원 방향으로 전개하는 채널어로 이루어진 채널 데이터 스트림으로 다차원적으로 인코딩하는 방법에 관한 것이다. 또한, 본 발명은, 채널 데이터 스트림을 다차원으로 디코딩하는 대응 방법, 대응한 인코딩장치, 대응한 디코딩장치, 저장매체 및 상기와 같은 채널 데이터 스트림을 포함한 신호 및 상기 방법들을 실행하는 컴퓨터 프로그램에 관한 것이다.

유럽특허출원 EP 01203878.2에는, 적어도 2차원의 크기로 코딩된 정보의 채널비트 위치를 나타내는 격자구조에/로부터 정보를 다차원적으로 코딩 및/또는 디코딩하는 방법 및 시스템이 개시되어 있다. 인코딩 및/또는 디코딩은, 의사 밀집(quasi close-packed) 격자구조를 사용하여 인코딩 및/또는 디코딩을 행한다. 3차원 인코딩 및/또는 디코딩의 경우에 대해, (의사) 육방 밀집(hcp:hexagonally close packed) 격자구조를 사용하는 것이 바람직하다. 3차원의 또 다른 가능성은, (의사) 면심입방(fcc:face-centred cubic) 격자구조의 사용이다. 2차원 인코딩 및/또는 디코딩의 경우에 대해, 의사 육방 격자구조를 사용하는 것이 바람직하다. 2차원의 또 다른 가능성은, 의사 평방 격자구조의 사용일 수 있다. 본 발명의 목적의보다 간단하고 명백한 설명을 위해, 2차원의 경우에 특별한 관심을 기울인다. 최고의 차원의 경우는, 2차원의 경우의 다소간 간단한 확장으로서 얻어질 수 있다.

특히 의사 육방 격자에 대해서, 하나의 중심 채널비트와 복수의 최근접 이웃 채널비트로 이루어진 적어도 부분적인 의사 육방 클러스터는 정의되고, 코드 제약은 상기 적어도 부분적인 의사 육방 클러스터마다 소정의 최소수의 상기 최근접 이웃비트는 상기 중심비트와 동일한 비트상태(채널에 기록된 양극성 비트값을 나타내는, 1 또는 0)를 갖도록 코드 제약을 적용할 수 있다. 이에 따라서, 심볼간 간섭(intersymbol interference: ISI)은, 높은 코드 효율에서 최소화될 수 있다. 더욱이, 또 다른 코드 제약은, 상기 적어도 부분적인 의사 육방 클러스터마다 소정의 최소수의 상기 최근접 이웃비트는, 상기 중심비트와 반대의 비트상태를 갖도록 적용될 수 있다. 이러한 제약은, 바람직한 높은 통과 특성을 제공하여 동일한 형태의 채널비트의 대영역을 피한다.

본 발명의 목적은, 상기 유럽특허출원에 기재된 것과 같은 코딩 제약 및 코딩 기하정보를 실행하고, 저장밀도를 보다 높게 하여 코딩 효율을 향상시키는, 다차원적으로 코딩 및 디코딩하는 방법을 제공하는데 있다.

상기 목적을 달성하기 위한, 청구항 1에 기재된 것처럼, 사용자어로 이루어진 사용자 데이터 스트림을 무한대 범위의 1차원 방향으로 전개하는 채널어로 이루어진 채널 데이터 스트림으로 다차원적으로 인코딩하는 방법은 다음에 의해 달성된다:

- 사용자어는, 상기 사용자어와 기초의 유한상태머신의 현재 상태에 따라 코드테이블로부터 NRZ 채널어를 선택함으로써 NRZ 채널어로 인코딩되고, 상기 NRZ 채널어는 1차원 방향을 따라 1차원적 해석을 하는 NRZ 채널비트로 이루어진 NRZ 채널심볼의 시퀀스를 포함하고, 다차원적 코드의 특성을 설명하는 기초의 유한상태머신의 상태는 이전 채널어의 NRZI 채널비트와 현재의 채널어의 NRZ 채널심볼로 정의되고,

- 상기 NRZ 채널심볼은, 적분 모듈로 2를 포함한 1차원적 1T 프리코딩 연산에 의해 NRZI 채널심볼로 변환부호화되고, 상기 1T 프리코딩 연산은 무한대 범위의 상기 1차원 방향을 따라 행해지고,

- 상기 유한상태머신은, 사용자어를 채널어로 인코딩함과 아울러 상기 사용자어 및 상기 유한상태머신의 현재상태에 따라 상기 코드 테이블로부터 선택된 새로운 상태로 만들어진다.

또한, 이러한 목적을 달성하기 위한 청구항 8에 기재된 것과 같은 다차원적으로 디코딩하는 방법은,

- NRZI 채널심볼은 적분 모듈로 2를 구비한 1차원 1T 프리코딩 연산에 대해 반대의 연산으로 NRZ 채널심볼로 변환부호화되고, 상기 역연산은 적어도 미분 연산을 포함하고, 상기 NRZ 채널어는 상기 1차원 방향을 따라 1차원적 해석을 하는 NRZ 채널비트로 이루어진 NRZ 채널심볼의 시퀀스를 포함하고, 다차원적 코드의 특성을 설명하는 기초의 유한상태머신의 상태는 이전 채널어의 NRZI 채널비트와 현재 채널어의 NRZ 채널심볼로 정의되고,

- 상기 NRZ 채널어는 상기 NRZ 채널어와, 상기 사용자 데이터 스트림에서의 다음 사용자어가 인코딩된 상기 기초의 유한상태머신의 다음 상태에 따라 코드 테이블로부터 상기 사용자어를 선택함으로써 사용자어로 디코딩되고, 상기 기초의 유한상태머신의 현재의 채널어의 상기 다음 상태는 현재의 채널어의 NRZI 채널비트와 다음 채널어의 NRZ 채널심볼로 정의되어 있다.

또한, 본 발명은, 청구항 28에 기재된 것과 같은 인코딩장치, 청구항 29에 기재된 것과 같은 디코딩장치, 청구항 30에 기재된 것과 같은 기억장치, 청구항 31에 기재된 것과 같은 신호 및 청구항 32에 기재된 것과 같은 컴퓨터 프로그램에 관한 것이다. 본 발명의 바람직한 실시예는, 종속항에 기재되어 있다.

일반적으로, 본 발명은 코드가 무한대 범위의 1차원방향으로 전개하도록 다차원적으로 인코딩 및 디코딩하는 방법에 관한 것이다. 청구항 2 및 8의 특별한 실시예들에 기재된 것처럼, 2D의 특정한 경우에서, 상기 방법은 상기 코드가 무한대 범위의 방향으로 전개하면서 2D 스트립에 적용한다. 3D의 특정한 경우에서, 상기 방법은, 2개의 방향이 유한 범위를 갖는 3D 튜브에 적용한다. 바람직하게는, 3D 튜브는 무한대 범위의 상기 1차원 방향에 따른 직선 튜브일 수 있다. 상기 무한대 범위의 상기 방향과 직교하는 3D 튜브의 선택은, 육방형상의 정사각형을 가질 수 있어, 3D 튜브가 밀집되게 된다.

본 발명은, 심볼간 간섭, 및/또는 채널비트로 이루어진 다수의 행들을 포함한 스트립을 따라 2D 코딩을 행하는 2D 코딩방식으로 동일한(양극성) 비트 형태의 대영역으로 이루어진 오류율의 감소가 생기는 상기 유럽특허출원에 기재된 코딩 제약을 실행하는 아이디어에 근거한다. 본 발명에 의하면, 등방성 2D 제약은, 채널심볼에 대한 특정 협약을 사용하여 코딩방식의 구조를 위해 사용된다. 1D 런길이 제한(RLL) 코딩방식에서, 코드 제약은, 상기 코드가 전개하는 무한대 범위의 방향으로 따라 적용하는 1차원 제약이다. 2차원(및 다차원) 코딩을 위한 본 발명에 따른 코딩방식은, 상기 제약이 2차원적으로(또는 보다 큰 차원적으로) 등방성이고 상기 스트립에 따른 채널비트 스트림이 스트립의 무한대 범위의 상기 방향으로 1차원적으로 전개하므로, 1D 코딩방식과 다르다. 이와 같이 특징적인 문제는, 1차원으로 전개하는 코드에 대한 등방성 코드제약을 갖는 (일반적으로 다차원 코드에서) 2D 코드의 구성이다.

본 발명에 의하면, 유한상태머신(FSM)은, 인코딩 및 디코딩을 사용된 코드의 구성시에 발생된 코드 테이블의 정의에 대해 사용된다. 상기 유한상태머신은, 이전의 채널어의 NRZI 채널비트와 현재의 채널어의 NRZ 채널심볼에 의존하는 본 발명에 따라 정의된 다수의 FSM 상태를 갖는다. 코드 테이블은, 사용자어와 채널어간의 관계, 추가로, 사용자어와 상기 유한상태머신에 사용되는 다음의 상태간의 관계를 정의하고, 상기 관계는 유한상태머신에 관한 현재의 상태에 종속한다.

이러한 관계에서 NRZI 채널비트는, 디스크의 경우, 예를 들면 비트값 "0"이 비마크 또는 랜드를 의미하고, 비트값 "1"이 마크 또는 피트를 의미하는, 상기 디스크에 기록된 마크 및 비마크를 나타내는 채널비트를 의미한다. 비트값이 "1"인 NRZ 채널비트는, 런(run)이 동일한 형태의 다수의 연속적인 NRZI 비트들을 포함하는 새로운 런의 1차원적 시작을 위해서만 사용된다. NRZ 투(to) NRZI 변환은, 일반적으로 적분 모듈로 2를 포함한 1T 프리코더로 행해진다.

2차원 스트립을 따라 2차원적으로 인코딩된 채널비트(또는 데이터) 스트림의러닝 디지털 합에 의거한 DC 제어를 행할 수 있는 것에 따른 바람직한 실시예는, 청구항 4 내지 7에 기재되어 있다. 특정의 DC 제어점은, 2차원 채널 데이터 스트림에 식별되는 것이 바람직하다. 바람직하게는, 상기 DC 제어점에서, 또 다른 별도의 채널코드는, 메인 코드라고 불리는 표준코드를 사용하는 대신에 치환코드라고 불리는 것을 사용한다. DC 제어를 위해서, 채널어의 세트로부터 벗어난 채널어의 선택은, 바람직하게 수행되고, 그 채널어의 세트는 사용자어를 채널어로 인코딩하는데 주로 사용된 메인 코드와 다른 상기 별도의 치환코드에 속한다.

본 발명의 또 다른 실시예에 의하면, 청구항 12 및 13에 기재된 것처럼, 의사 육방 격자구조가 사용된다. 예를 들면 평방 격자와 비교할 때 상기와 같은 의사 육방격자의 이점은, 코딩 효율의 미묘한 합성 및 심볼간 간섭에 관한 다음의 최근접 이웃의 효과로부터 생긴다. 상기 의사 육방격자는 이상적으로 6각형으로 배치되지만, 상기 이상적인 격자로부터 작은 격자왜곡이 존재하는 격자를 의미한다. 예를 들면, 상기 격자의 2개의 기준축간의 각도는 정확히 60도는 아닐 수도 있다. 상기 의사 육방격자는, 판독시에 사용된 주사 레이저 스폿의 강도 프로파일과 아주 유사한 비트의 구성을 산출한다.

이와는 달리, 의사 직사각형 또는 의사 정사각형 격자는, 4개의 최근접 이웃을 포함하여 사용될 수 있다.

본 발명은, 11개의 사용자 비트를 8-ary 채널심볼을 각기 형성하는 4개의 연속적인 비트 트리플릿 상에 매핑하는 이하에서의 "어뼈 코드"라 불리는 채널비트의 3행으로 이루어진 2차원 스트립을 포함한 2차원 코드에 적용하는 것이 바람직하다.

상기 2차원의 3행 스트립은, 동시에 하지만 독립적이 아니게 별도의 스트립에 공통인 기초의 격자를 사용하여 서로 위에 적층될 수 있다. 2D 클러스터 제약은, 각 NRZI 채널비트가 그것의 제 6 최근접 이웃 중에서 비트값이 같은 적어도 한 개의 이웃을 가져 비트 오류율이 감소되게 되는 것에 적용되는 것이 바람직하다.

또 다른 바람직한 실시예에 의하면, 치환 채널어를 포함한 치환코드는, 러닝 디지털 합의 제어를 위해 사용되는 것이 바람직하도록 정의되어 있고, 이때의 러닝 디지털 합은 스트립 내에 유한대 범위의 방향으로 평균화된다. 상기 치환코드(7)에서, 사용자 비트는, 각각 8-ary 치환채널심볼을 형성하는 3채널비트 트리플릿에 있는 2D 스트립을 따라 배치된 9 치환채널비트 상에 매핑되는 것이 바람직하다. 따라서, 상기 기초의 유한상태머신 및 상기 치환코드의 코드 테이블은, 상기 유한상태머신과 상기 메인 코드의 코드 테이블과는 다르다.

또 다른 본 발명의 실시예에서, 벌크 클러스터 제약 및 경계 클러스터 제약은, 채널 데이터 스트림에 적용된 청구항 23에 기재되어 있다. 여기서, 경계는, (2D에 대해서는) 스트립들, 무한대 범위의 1차원 방향으로 전개하는 채널어의 시퀀스의 (3D에 대해서는) 튜브들간의 경계로서, 또는 (다수의 차원에 대해서는) 임의의 다차원체들간의 경계로서 이해되어야 할 것이다.

그리고, 바람직하게는 대응한 경계들에서의 벌크 클러스터 제약을 위반하지 않는 경계 클러스터 제약의 위반은, 청구항 24 내지 27에 기재된 것처럼 채널 데이터 스트림에 있는 동기화 패턴으로서 사용되는 것이 바람직할 수 있다. 추가로, 동기화 패턴 내의 자유 비트를 사용하여 서로 다른 동기화 색을 삽입할 수 있다.

이하, 본 발명을 다음의 첨부도면을 참조하여 더욱 상세히 설명하겠다:

도 1은 코딩계의 일반적인 설계에 대한 블록도,

도 2는 스트립 기반 2차원 코딩방식을 나타낸 개략도,

도 3a 내지 도 3c는 비트 사이트(site)의 육방 벌크 클러스터, 보텀(bottom) 경계 클러스터 및 탑(top) 클러스터를 나타내고,

도 4a 및 도 4b는 벌크 클러스터 및 경계 클러스터의 금지 패턴을 나타내고,

도 5a 및 도 5b는 3행 스트립의 육방코드의 일부 및 그의 개략적인 표현을 나타내고,

도 6a 및 도 6b는 어뼈 코드의 2개의 스트립으로 이루어진 코히어런트 적층체와 그것의 개략적인 표현을 나타내고,

도 7a 및 도 7b는 각각 경계 행 및 중심행에서의 격리비트를 나타내는 어뼈코드의 비트 트리플릿을 나타내고,

도 8은 격리비트없는 STD 상태를 나타내고,

도 9는 단일 격리비트를 갖는 STD 상태를 나타내며,

도 10은 2개의 격리비트를 갖는 STD 상태를 나타내고,

도 11은 NRZ 채널 심볼의 해석을 나타내고,

도 12는 NRZ 채널심볼의 해석에 대한 일 예시도,

도 13은 상태천이도의 구조를 나타내고,

도 14는 2D 코드의 바람직한 실시예의 코드율과 효율을 나타내고,

도 15a 및 도 15b는 상태천이도의 대칭을 나타내고,

도 16은 어뼈 메인 코드에 대한 바람직한 실시예에 다른 16상태 유한상태머신의 특징을 나타내고,

도 17은 도 16에 도시된 유한상태머신에 의거하여, 상기 어뼈 메인 코드에 대한 실행이 가능한 코드 테이블의 일부를 나타내고,

도 18은 본 발명에 따른 인코더의 블록도,

도 19는 NRZ 채널심볼로부터 NRZI 채널심볼로의 변환을 나타내고,

도 20은 본 발명에 따른 디코더의 블록도,

도 21은 디코딩시에 다음의 FSM 상태를 결정하기 위한 제 1 조건을 나타내고,

도 22는 디코딩시에 다음의 FSM 상태를 결정하기 위한 제 2 조건을 나타내고,

도 23은 본 발명에 따른 디코더의 더욱 상세한 블록도,

도 24는 러닝 디지털 합의 행 기반 제어를 나타내고,

도 25는 패리티 벡터를 사용하여 전체적인 러닝 디지털 합 제어를 나타내고,

도 26은 전체적인 DC 제어를 위한 패리티 벡터의 쌍들을 나타내고,

도 27은 메인 코드와 치환코드의 대체방식을 나타내고,

도 28은 16 상태 어뼈 치환코드의 특징을 나타내고,

도 29는 도 28에 따른 치환코드에 대한 실행이 가능한 코드 테이블의 일부를 나타내고,

도 30은 2개의 3행 스트립으로 이루어진 적층체에 대한 특징적인 동기화 패턴을 나타내고,

도 31a 내지 도 31c는 11-to-12 어뼈 코드의 서로 다른 FSM 상태에 대한 탑 스트립에 있는 동기화 패턴의 첫 번째 2개의 채널심볼을 나타내고,

도 32a 내지 도 32c는 11-to-12 어뼈 코드의 서로 다른 FSM 상태에 대한 보텀 스트립에 있는 동기화 패턴의 첫 번째 3개의 채널심볼을 나타낸다.

도 1은 데이터 저장시스템의 전형적인 코딩 및 신호처리소자를 나타낸다. 입력 DI로부터 출력 DO까지의 사용자 데이터의 사이클은, 인터리빙(interleaving)(10), 오류정정코드(ECC) 및 변조 인코딩(20,30), 신호처리(40), 기록매체(50) 상의 데이터 저장(50), 신호 후처리(60), 이진 검출(70) 및 변조코드 및 인터리빙된 ECC의 디코딩(80,90)을 구비할 수 있다. 상기 ECC 인코더(20)는, 여러 가지 잡음원의 오류에 대해 보호하기 위해서 데이터에 중복성(redundancy)을 추가한다. 그래서, 상기 ECC 인코딩된 데이터는, 그 데이터를 채널에 적응시키는, 즉 그 데이터를 채널오류에 의해 덜 손상되고 그 채널 출력에서 보다 용이하게 검출되는 형태로 처리하는 변조 인코더(30)에 전달된다. 그리고, 상기 변조된 데이터는, 기록장치, 예를 들면 공간적 광 변조기 등에 입력되어, 기록매체(50)에 저장된다. 검색측에서, 판독장치(예를 들면, 전하결합소자(CCD))는, 디지털 데이터(전형적으로 이진 변조방식을 위해 화소당 1비트)로 다시 변형되어야 하는 의사 아날로그 데이터를 돌려 보낸다. 이러한 처리에서의 첫 번째 단계는, 의사 아날로그 도메인에서 기록처리에서 생성된 왜곡을 본래대로 되돌리기를 시도하는 등화라고 불리는 후처리단계(60)이다. 그후, 의사 아날로그 값의 어레이는 비트 검출기(70)를 거쳐 이진 디지털 데이터의 어레이로 변환된다. 그리고 상기 디지털 데이터의 어레이는, 변조 디코더(80)에 먼저 전달되어, 이 디코더는 변조 인코딩에 대해 반대의 연산을 행한 후 ECC 디코더(90)에 전달된다.

상술한 유럽특허출원 EP 01203878.2에는, 채널비트의 최근접 이웃 클러스터의 면에서 육방격자에 관한 2D 제약된 코딩이 기재되어 있다. 여기서는, 채널 상에서 보다 확고한 전송의 면에서 이점을 갖는 제약에 관해 주로 초점을 맞춘 것이지, 상기와 같은 실제의 2D 코드의 구조에 관해 초점을 맞춘 것은 아니다. 후자의 주제를 본 출원에서 해결하는데 역점을 둔다, 즉 상기 2D 코드의 실행 및 구조를 제공할 것이다. 예로서, 이하 제약 N_nn=1에 대한 특정의 2D 육방코드를 설명한다. 그러나, 이때, 본 발명의 개괄적인 아이디어는, 모든 방법은, 어떠한 2D 육방코드에도 적용할 수 있다. 더욱이, 상기 개괄적인 아이디어는, 2D 직사각형 격자와 같은 다른 2D 격자의 경우에 마찬가지로 적용될 수도 있다. 끝으로, 그 개괄적인 아이디어도, 코드의 1차원적 전개를 특징으로 하는 등방성 제약을 갖는 다차원 코드의 구조에 대해 적용될 수 있다.

상술한 것처럼, 이하에서는 N_nn=1로 주어진 육방 클러스터 제약을 갖는 2D 육방코드를 고려한다. 육방 클러스터는, 6개의 최근접 이웃으로 포위된 중앙 격자 사이트에서의 비트로 이루어진다. 파라미터 N_nn은 중앙 격자 사이트 상의 채널비트와 같은 형태를 가질 필요가 있는 최근접 이웃의 최소수이다. 이와같은 방법으로, 로우패스(low-pass) 특징을 갖는 2D 코드는, 1D 코드가 전개하는 1차원 방향을 따라 ISI가 감소된 d 제약을 갖는 런길이 제한(RLL) 코드의 1D 경우와 유사한 심볼간 간섭(ISI)이 감소되게 구현된다. 2D 스트림 내의 2D 코드의 실현을, 육방 격자일 경우를 생각한다. 2D 스트립은, 2D 육방격자의 적층규칙에 따라 적층된 다수의 1D행으로 이루어진다. 스트립 기반 2D 코딩의 원리는 도 2에 도시되어 있다.

2D 스트립의 경계에서, 불완전한 육방 클러스터는, 스트립의 중심영역에 있는 벌크 클러스터의 7개의 격자 사이트 대신에, 5개의 격자 사이트만, 즉 1개의 중앙 사이트 + 4개의 최근접 이웃 사이트로 이루어지게 형성된다. 이러한 클러스터의 구조는 도 3에 도시되어 있다. 도 3a에 도시된 벌크 클러스터에서, 중앙 비트는, 번호 i=0, 5개의 최근접 이웃 비트는 방위각 순으로 연속적으로 번호가 i=1...6으로 매겨져 있다. 보텀 경계 클러스터를 나타낸 도 3b와 스트립의 에지에서의 탑(top) 경계 클러스터를 나타내는 도 3c의 불완전하거나 일부 크기의 경계 클러스터는, 벌크 클러스터에 대한 7비트 또는 비트 사이트와 비교하여, 단지 5비트 또는 비트 사이트로 이루어진다. 또한, 중앙 비트는, 번호 i=0을 갖고, 4개의 방위적으로 인접한 최근접 이웃 비트들은 연속적으로 i=1...4로 번호가 매겨져 있다.

스트립은, 수직방향으로 스트립의 코히어런트 연결에 의해 스트립 경계를 가로지르는 제약의 위반이 생기지 않게 된다. 수직방향으로의 스트립의 코히어런트 연결에 있어서는, (스트립 당 하나의 결정구조를 갖는 결정 구조의 에피택셜 성장에 필적하는) 서로 다른 스트립에 대한 동일한 육방격자의 사용을 의미한다. 이것은, 경계 클러스터의 2D 제약은, 스트립의 경계를 가로지르는 타측에 위치된 2개의분실 채널비트의 지식없이도 이미 만족되어야 한다는 것을 의미한다. 상기 제약 N_nn=1일 경우, 이것은, 벌크 클러스터에 대한 하나의 구성과 경계 클러스터에 대한 하나의 구성은 금지된다는 것을 의미한다.

도 4a는 금지된 벌크 클러스터를 나타내고, 도 4b는 금지된 경계 클러스터를 나타낸다. 중앙 격자 사이트에 있는 비트는, (0과 같거나 1과 같은) 값 x를 갖는다. 모든 주변 비트는, (각각, 1과 같거나 0과 같은) 반대값를 갖는다. 이들 클러스터는, 중앙 격자 사이트에 위치된 비트와 같은 형태 또는 비트 상태를 가져야 하는 최소수의 최근접 이웃(N_nn=1)에 따라 상술한 로우패스 제약을 만족시키지 못한다. 상기 제약의 더욱 상세한 설명과 육방격자의 일반적인 국면 및 특징에 관해서는 여기서 인용문헌으로 포함된 상기 유럽특허출원 EP 01203878.2를 참조한다.

이하, 2D 스트립에 있는 3개의 행의 실제의 경우를, N_nn=1에 대한 STD(State Transition Diagram) 상태를 설명하고자 한다. 상기 STD는, N_nn제약에 따라 임의의 인코더에 대한 심볼의 기본 흐름을 설명한다. 코드의 FSM은, 이러한 STD로부터 얻어지고 이러한 STD에 의거한다. 상기 STD 상태는, 스트립에서 소정의 수평위치에서의 3개의 NRZI 채널비트에 관해서 설명되어 있다. 비트 구성은, 도 5a 및 도 5b에 개략적으로 도시되어 있다. 그것은, 어뼈로 이루어진 1D 적층체로서 재고될 수 있고, 이때 각 어뼈는 수직방향으로 비트 트리플릿을 특징으로 하고, 이 수직방향은 2D 스트립의 유한대 범위의 방향이다. STD 상태는, 각각 수직으로 정렬된 어뼈의 비트 트리플릿, 즉 (uvw),(xyz),(abc) 등에 해당한다. 상기 STD 상태는, 피트 마크및 랜드 마크를 나타내는 -1값 또는 +1값 또는 이와는 반대인 값을 갖는 양극성 채널비트인 NRZI 채널비트를 특징으로 한다. 이와는 달리, 동일하게 설명되었지만, 상기 비트 값 0 및 1은 양극성 비트값 -1 및 +1 대신에 사용될 수 있다. 비트마다 전체 부호 변환, 즉 (xyz) 및은 별문제로 하고 동일한 비트 트리플릿은, 동일한 상태로 한다. 이러한 구성으로, 이미 4개의 서로 다른 상태는, 구별될 수 있다. 1개의 단일 스트립에 대한 어뼈 코드는, 도 5b에 개략적으로 도시되어 있다.

상술한 것처럼, 보다 많은 행을 갖는 넓은 나선은, 2개 이상의 2D 스트립(예를 들면 각 3행)을 (재료과학에서 에피택셜적으로 성장된 구조에 필적하는) 코히어런트방식으로 서로의 상부에 적층함으로써 구성될 수 있다. 상기 육방격자는, 2개의 스트립의 공통 경계 상에 계속되고 있다. 도 6a에서, 보텀 어뼈 패턴(스트립 1)은, 탑 어뼈 패턴(스트립 2)에 대해 연속적인 비트들간의 거리의 절반인 거리에 대해 수평방향으로 이동된다. 이것은, 스트립 경계를 가로지르는 상기 기초의 육방 격자를 보존하는데 필요하다. 이러한 구성에서, 예를 들면, 3개의 행마다 n개의 스트립을 사용하여, 3n 행으로 이루어진 넓은 나선을 구성할 수 있다. 스트립마다, 그 스트립의 방향으로만 3행에 대해 코딩을 행한다. 상기 경계 클러스터의 제약에 의해, 1개의 스트립을 N_nn제약의 위반없이 다른 것의 상부에 동시에 적층가능하게 한다. 서로 다른 수의 행과 스트립의 조합에 의해, 임의의 수의 행을 갖는 넓은 나선을 구성할 수 있다. 도 6a에는, 2개의 스트립을 갖는 적층체에 대한 경우를 나타낸다. 제 1 스트립의 비트들의 인덱스는 1이고, 제 2 스트립의 비트들의 인덱스는 2이다. 도 6b에는 어뼈 코드의 2개의 스트립으로 이루어진 상기 적층체의 개략도가도시되어 있다.

다음에, 이미 식별된 4개에 더하여 여분의 상태 세트는, 2D 제약 N_nn=1을 실현할 수 있도록 유도된다. 이러한 제약은, 등방성 2D 특성을 갖고, 이 특성은 본 실제의 경우에서는 비트 트리플릿인 모든 행에 대해 단일 비트가 동시에 보내어지는 경우 스트립을 따라 코딩의 1D 전개와 필적할 수 없다. 이를 위해, x_i로 나타낸 격리비트와 x_s로 나타낸 포위비트(surrounded bit)의 개념이 생긴다. 격리비트에 대해서는, 현재의 비트 트리플릿과 이전의 비트 트리플릿에 있는 인접비트들은 모두 반대의 비트값을 갖는다. 이러한 경우, 상기 격리비트의 이웃인 다음의 비트 트리플릿에서의 비트들 중 적어도 한 개는, N_nn=1을 만족시키기 위해서 격리비트와 동일한 비트값을 가져야 한다. 포위비트에 대해서는, 현재의 비트 트리플릿 및 이전의 비트 트리플릿에서의 인접비트들 중 적어도 한 개는 동일한 비트값을 가지므로, N_nn=1 제약은 다음의 비트 트리플릿의 값(또는 비트 상태)에 상관없이 그 비트에 대해 이미 만족되어 있다.

도 7에는 양 비트 형태의 예가 도시되어 있다. 점은 예에 관련없는 비트들을 나타낸다. 먼저, 경계 행에서의 격리비트는, 도 7a에 도시된 것처럼 간주되고, 이때 경계 클러스터에 대한 제약을 만족시켜야 한다. 도 7a에 도시된 2개의 연속적인 비트 트리플릿은,이다. 비트에 대한 2D 제약을 만족시키기 위해서는, 다음 비트 트리플릿은 (x_sx_s.)와 서로 달라야 한다.

다음에, 도 7b에 도시된 것처럼 중앙 행에 있는 격리비트를 고려하고, 이때의 벌크 클러스터에 대한 제약을 만족시켜야 한다. 예에 도시된 2개의 연속적인 비트 트리플릿은,이다. 비트에 대한 2D 제약을 만족시키기 위해서는, 다음의 비트 트리플릿이 (.x_s.)과 달라야 한다.

다음의 관심있는 관찰사항은, 트리플릿에 있는 격리비트의 수가 0,1 또는 2 중 어느 한쪽일 수 있고, 후자의 경우에는, 2개의 격리비트는 인접 사이트에 위치될 수 없다. 따라서, 격리비트의 면에서 5개의 가능한 트리플릿 구성은, (x_sy_sz_s)(격리비트 없음), (x_iy_sz_s), (x_sy_iz_s), (x_sy_sz_i)(단일 격리비트) 및 (x_iy_sz_i)(정확히 2개의 격리비트)이다. x,y 및 z에 대한 비트값은, +1 또는 -1 중 어느 한쪽일 수 있다.

끝으로, 10개의 상태의 상태천이도(STD)가 얻어질 것이다. 제 1의 4개의 상태 σ₁,σ₂,σ₃,σ₄는, 트리플릿 내의 포위된 비트 형태의 비트만 갖는다. 이들 4개의 상태는 도 8에 도시되어 있다.

다음에, 도 9에 도시된 것과 같은 트리플릿 내에 한 개의 격리비트를 갖는 5개의 STD 상태 σ₅,...,σ₉가 있다. σ₂와 관련된 하나의 상태 σ₅가 있는데, 이 상태에서 제 1 비트는, 격리된 형태로 되어 있다. 상태 σ₃와 관련된 3개의 상태 σ₆,σ₇,σ₈가 있는데, 이 상태에서 각각 제 1 비트, 제 2 비트 및 제 3 비트는 격리된 형태로 되어 있다. 또한, σ₄와 관련된 하나의 상태 σ₉가 있는데, 이 상태에서 제3 비트는, 격리된 형태로 되어 있다.

끝으로, 도 10에 도시된 것과 같은 트리플릿 내의 2개의 격리비트를 갖는 1개의 상태 σ₁₀이 있다. 상기 σ₁₀은 상태 σ₃과 관련되어 있고, 여기서, 제 1 비트와 제 3 비트는 격리형태로 되어 있다.

다음에, 채널 심볼의 알파벳을 설명한다. 2D 스트립의 2D 코딩은, STD의 일 상태로부터 STD의 가능한 다음 상태 중 하나로의 천이시에 채널심볼의 방출을 포함한다. 상기 채널 심볼은, M=2^N _row이고, N_row가 스트립에서 행의 수인 M-ary이다. 현재 고려된 실제의 경우에 대해, N_row=3이므로, 0≤l≤7을 갖는 [l]로 나타낸 8개의 서로 다른 채널심볼이 있다. 그 채널심볼 [l]은, 심볼 트리플릿(ijk)과 일치하고, 이때 비트 i,j 및 k는 이진값(0 또는 1)이고 그 관계는 l=i+2j+4k이다. 상기 비트 i,j 및 k는 NRZ비트이고, 즉 각 비트는, 현재의 수평 위치에서의 스트립 내의 해당 행으로 이루어진 양극성 NRZI 채널비트 스트림에서의 천이(1) 또는 천이의 부재(0)를 나타낸다. NRZ 비트로부터 NRZI로의 변형은, 정확히 1D RLL코딩일 경우에서와 같은 라인을 따라 진행하는데, 이때 이것은 1T 프리코더로서 알려져 있다.

도 11에는 채널심볼의 해석이 개략적으로 도시되어 있다. 상기 비트 트리플릿 (x₁y₁z₁) 및 (x₂y₂z₂)은, 실제로 (j=1,2)를 갖는 양극성 비트 x_j,y_j,z_j의 면에서 정의되어 있지만, 실제로 -1 또는 +1인 "실제의" 양극성 값을 나타낸다.

도 12에는 채널심볼의 해석에 대한 실제 예가 도시되어 있다.

다음에, 상태천이도(STD)의 구조를 설명한다. STD를 통한 채널심볼의 흐름을 도 13에 도시된 테이블로 설명한다. 상기 테이블은, l=0,1,...,7인 [l]로 나타낸 M-ary 값(M=8)을 갖는 NRZ 채널심볼의 방출시에 현재의 NRZI 비트 트리플릿을 갖는 초기의 STD 상태로부터 시작하여 변형될 다음의 NRZI 비트 트리플릿과 다음의 STD 상태가 일치하는 행렬에 도시되어 있다. 여기서 알 수 있듯이, 일부의 초기의 STD상태의 경우, 특정 NRZI 채널심볼은, 그렇지 않은 경우 2D 코드 제약은 위반되므로 허용되지 않는다.

STD의 연결 행렬 D(10x10 행렬)은, 도 13에 도시된 테이블로부터 얻어진다. 이 행렬의 최대의 고유값은 6.888204이어서, 채널비트 당 이론적 용량 C=0.928043이 된다. 이때, 각 8-ary 채널심볼에 대응하는 3개의 채널비트는, STD에서 일단계시에 방출된다. 따라서, 실제 코드는, m개의 사용자 비트를 3n 채널비트 상에 매핑해야 한다. 현재의 제약(N_nn=1 및 3행 스트립)에 대한 일부의 잠재적인 코드 매핑은, 도 14에 도시된 테이블에 나타내어져 있다. 코드의 비율은, R=m/3n으로 주어지고 섀넌(Shannon)에 따른 부등식 R≤C를 만족시켜야 한다. 코드효율 η는 η=R/C로 나타낸다. 상기 코드는, m을 증가시키도록 열거되어 있고, 그것이 테이블에 있는 이전의 엔트리들보다 높은 효율이 될 때만 열거된다.

STD의 상태 설명에 대한 정밀 검사에 의해, 대칭관계를 갖는 3쌍의 STD 상태, 즉 상태 σ₂와 σ₄의 쌍, 상태 σ₅와 σ₉의 쌍 및 상태 σ₆와 σ₈의 쌍이 있다는 것이 즉시 밝혀졌다. 각 쌍의 상태는, 어뼈 코드의 3행 스트립의 중앙 행 둘레에서거울 조작에 의해 서로 변형된다. 마찬가지로, 도 13에 도시된 테이블에서, 이러한 대칭은, 채널심볼의 적절한 치환(permutation)과 다음 상태의 적절한 치환이 도 15a, 15b에 도시된 테이블에 따라 실행되는 경우, 각 상태 쌍의 상태들의 동일한 팬 아웃으로서 관측될 수 있다.

고효율의 슬라이딩 블록(sliding-block) 코드, 즉 용량 C에 근접한 높은 비율 R을 갖는 코드의 설계에 대해서, "Algorithms for Sliding Block Codes. An application of Symbolic Dynamics to Information Theory", R.L.Adler,D.Coppersmith,M.Hassner,IEEE trans.inform.theory,vol.29,1983,pp.5-22에 기재된 과정은, ACH 알고리즘으로서 공지된 것을 수반한다. 이 ACH 알고리즘은, 최초에는 1D-RLL 코드로 설계되었다. 이하, 이 ACH 알고리즘은, 2D 스트립의 2D 코드의 설계에 대해 적용될 것이다. 이것은, 본 발명에 따른 2D 코드에서, 채널심볼이 무한대 범위의 1차원 방향으로 2D 스트립을 따라 1D 전개에 의해 순차로 방출된다는 사실로 인한 것이다. 상기 ACH 알고리즘을 거친 코드 설계는, 근사한 고유벡터 v에 의거하고, 이 벡터의 성분은, m-to-3n 매핑을 갖고, Dⁿ은 연결 행렬 D의 n 자승이고, Dⁿ _i,j는 D의 n 제곱의 인덱스(i,j)를 갖는 요소이고, STD에서의 10개의 상태를 갖는 코드에 대해 다음식을 만족해야 한다:

상기 코드 설계에서, 상술한 것과 같은 대칭 특성을 이용한다. 따라서, 근사 고유벡터는, 다음의 경우로 제한된다:

v₅=v₉≤v₂=v₄

v₁₀≤v₆=v₈.

STD 상태 σ₇이 다른 STD 상태와 쉽게 공유될 수 없는 팬 아웃을 가지므로, 코드의 유한상태머신(FSM)에서의 상태의 최종 수의 증가 상태에 있지 않는 한, 추가 제약은 v₇이 가능한 낮게, 바람직하게는 v₇=0이도록 도입된다.

(v₇=0을 갖는) 이들 조건을 만족시키는 다음의 4개의 근사 고유 벡터가 있다:

v₁=4,4,2,4,3,3,0,3,3,2}

v₂={4,4,3,4,3,3,0,3,3,2}

v₃={4,4,4,4,3,3,0,3,3,1}

v₄={4,4,4,4,3,3,0,3,3,2}.

특별한 실시예로서 v₂를 코드 구성을 위해 선택하였다. 벡터 v₃및 v₄는 STD상태 ∑₃에 대해 FSM 상태가 추가되게 된다. 벡터 v₁및 v₂는, 모두 16개의 FSM 상태가 다르게 되지만, v₂는 코드 구성에 있어서 자유가 아주 없게 되기 때문에 선택된다. 여분의 자유는, m=11을 갖는 필요한 수 2^m에 더하여 잉여 워드의 수는 v₁보다 v₂에 의한 경우에 보다 크다는 사실에 기인한다.

다음에, N_nn=1 및 N_row=3을 갖는 11-to-12 어뼈 2D 코드에 대한 유한상태머신의 구조를 설명한다. v₂={4,4,3,4,3,3,0,3,3,2}인 이전의 섹션의 제 2의 후보자 근사 고유벡터 v₂를 사용한다. 각 채널어는 각 3비트의 4개의 연속적인 8-ary NRZ 채널심볼을 포함하여, 채널어 당 총 3x4=12개의 채널비트가 된다.

스트립을 따르는 방향으로 k 제약을 실현하기 위해서, abc=000 또는 bcd=000인 모든 워드 abcd를 제거하였다. 이와 같이, 최대 2개의 선두 및 2개의 후미에서, 8-ary 제로들은 각 채널어에서 허용된다. 이것에 의해 자동으로 스트립을 따르는 방향으로 k=4 제약이 되게 된다.

16 상태 FSM은 도 16에 도시된 테이블에 나타낸 특징이 얻어진다. FSM 상태는 ∑로 나타내고, STD 상태는 σ로 나타낸다. 관련된 STD상태에 의해, STD의 상태와 근사 고유벡터의 각각의 성분으로 나타낸 것과 같은 상태 분할의 대응량이라는 결과를 낳는다. 예를 들면, 상태 σ₁은 성분 v₁=4를 가져서, 4개의 서로 다른 FSM 상태는, ∑₁,∑₂,∑₃및 ∑₄인 σ₁에 의거하여 구성된다. 또한, 상기 테이블은, FSM 상태마다 팬 아웃(fan-out)이 열거되어 있는데, 그 FSM 상태는, 그 상태가 되게 하는 채널어의 수이다. 코드를 갖도록 하기 위해서는, 팬 아웃은 항상 FSM 상태마다 필요한 최소 팬 아웃인 2¹¹=2048 이상이어야 한다. 상기 얻어진 코드는, DC 제어에 의한 2D 코딩에 대해 나중에 도입될 콤비 코드의 면에서 메인 코드라 불릴 것이다. 상기 콤비 코드는, 본 메인 코드와 나중에 정의되는 추가의 치환 코드를 포함할 것이다.

도 16에 도시된 테이블을 특징으로 하는 FSM이 16 상태 FSM이지만, 16 FSM 상태 중 5개는 효과적으로 서로 다른 상태의 수가 11이 되도록 도 15a, 도 15b를 참조하여 설명된 거울 연산의 응용에 의해 얻어졌다. 이때, FSM 상태 모두에 대한 워드의 잉여수가 있고, 이 수는 실제 팬 아웃의 차이이고, 최소 팬 아웃은 2048인 것이 필요하다. 잉여 워드는, 통계학적 형태의 DC 제어와 같은 별도의 목적을 위해 사용되거나, 또는 채널 데이터 상에 사용자 데이터의 11-to-12 매핑으로 메인 데이터 채널에 더하여 사이드(side) 채널로서 사용될 수 있다. 이와 같은 잉여 워드의 사용은, DVD에서 사용된 것과 같은 EFMPlus와 같은 1D-RLL 채널 변조코드에서 일반적이다.

설명상, 16 상태 어뼈 코드, 즉 11-to-12 매핑에 의한 메인 코드의 코드 테이블의 일부가 도 17에 도시되어 있다. 채널어의 12 채널비트는, 4개의 연속적인 어뼈에 해당하는 4개의 연속적인 8-ary NRZ 심볼로서 나타내어진다. 상기 테이블은, 그 테이블의 수평방향으로 배치된 현재의 FSM 상태 ∑에 따라 대응한 NRZ 채널어와 FSM의 다음 FSM 상태(NS) ∑를 수직방향으로 배치한 각 사용자어에 대해 나타낸 것이다. 이때, 사용자어마다 테이블에는 2개의 라인이 있고, 이 각 라인은 8개의 FSM 상태에 대한 워드를 포함한다.

도 18은 본 발명에 따른 인코딩장치의 블록도이다. 상기 인코더는, 상태 ∑_k로 나타낸 그것의 현재의 상태에 있다고 가정한다. 상기 인코더는, 특정한 수의 사용자 비트들을 포함한 사용자어 U_k를, NRZI 채널어 B_k로 연속적으로 변형된 NRZ 채널어 C_k로 인코딩한다. 또한, 기초의 유한상태머신은, 새로운 상태 ∑_k+1로 둔다. 메인 코드의 특정 실시예에서, 사용자어 U_k는, 매핑부(1)에 의해 12 비트 NRZ채널어 C_k상에 매핑된 11비트를 포함한다. 사용자어 U_k외에 상기 매핑에 대해, 상기 기초의 유한상태머신의 현재의 상태 ∑_k는, 도 17을 참조하여 상술한 것처럼 관련되어 있다. 상기 현재의 FSM 상태 ∑_k는, 도 17로부터 아주 분명해질 사용자어 U_k와 현재의 FSM 상태 ∑_k에 변환도 의존하는 상태 변환부(2)에 의해 다음의 FSM 상태 ∑_k+1로 동시에 변형된다. 그 후, NRZ채널어 C_k의 NRZI 채널어 B_k로의 변환은, 완전한 스트립에서의 행의 각각에 대해 행 방향 1T 프리코더인 채널어 변환기(3)에 의해 행해진다. 상기 1T 프리코더는, 표준 1D RLL 코드를 위해 사용되므로 적분 모듈로 2를 구비한다.

도 19에 도시된 것처럼, NRZ 채널어 C_k는, 4개의 8-ary 채널 심볼 c_4k,c_4k+1,c_4k+2,c_4k+3을 포함하고 각각은 3개의 NRZ 채널비트를 포함한다. 이에 따라서, 각 NRZI채널어 B_k는 4개의 8-ary NRZI 채널심볼 b_4k,b_4k+1,b_4k+2,b_4k+3을 포함하고 각각은 어뼈의 3 NRZI채널비트로 이루어진 트리플릿을 구성한다. 도 19에 도시된 것처럼, NRZ 채널비트는, 현재의 NRZI 어뼈의 NRZI비트를, 다음의 어뼈의 NRZI 비트로 어떻게 변환시키는지를 결정한다. 이러한 변환은, 스트립의 개개의 각 행을 따라 1차원 1T 프리코더 연산에 따라 행방향으로 행해진다. 이때, 채널어 C_k의 제 1 NRZ심볼은, 이전의 채널어 B_k-1의 마지막 NRZI 비트 트리플릿 b_4k-1을 변환시킨다. 이와 같이, c_4k로 나타낸 채널어 C_k의 제 1 NRZ 심볼에 대해, NRZ 채널비트 c⁰ _4k는 NRZI 채널비트 b⁰ _4k-1를 NRZI 채널비트 b⁰ _4k로 어떻게 변환시키는지를 결정하고, NRZ 채널비트 c¹ _4k는 NRZI 채널비트 b¹ _4k-1를 b¹ _4k로 어떻게 변환시키는지 등을 결정하고, c_4k+1로 나타낸 채널어 C_k의 제 2 NRZ 심볼에 대해, NRZ 채널비트 c⁰ _4k+1는 NRZI 채널비트 b⁰ _4k를 NRZI 채널비트 b⁰ _4k+1로 어떻게 변환시키는지를 결정하고, NRZ 채널비트 c¹ _4k+1는 NRZI 채널비트 b¹ _4k를 b¹ _4k+1로 어떻게 변환시키는지 등을 결정한다.

어뼈 코드의 채널어 디코딩은,

(a) 관심있는 현재의 워드의 4개의 M-ary(M=8) NRZ 채널심볼과,

(b) 마지막 채널심볼 또는, 최대로, STD상태를 결정하기 위해서 현재 채널어의 2개의 마지막 채널심볼을 갖는 NRZI 비트 트리플릿(들)을 필요로 하고, 최대로 다음 채널어의 제 1의 3개의 심볼을 갖는 NRZ M-ary 채널심볼을 더 필요로 하는 다음 FSM상태의 디코딩을 필요로 한다.

도 20에는 본 발명에 따른 디코딩장치의 블록도가 도시되어 있다. 여기서, 채널어 변환기(11)는, 제 1 단계에서, 수신된 NRZI 채널어 B_k,B_k+1,...를 NRZ 채널어C_k,C_k+1,...로 변환하도록, 즉 도 19와 비교하여 반대의 연산으로서 절대값 연산을 겸한 수평 미분법(horizontal differentiation)을 행하도록 구성된다. 상기 변환은, 1차원 연산에 따라 스트립의 행마다 개별적으로 다시 행해진다.

NRZ 채널어 C_k외에 NRZI 채널어 B_k로 인코딩된 사용자어 U_k를 결정할 수 있도록, 현재의 사용자어의 다음 FSM 상태 ∑_k+1즉, 다음 사용자어 U_k+1를 인코딩한 FSM 상태 ∑_k+1를, 결정하여야 한다. 상기 FSM 상태 ∑_k+1는, 코드의 기초가 되는 유한상태머신 FSM의 특징에 의거하여 상태 결정부(16)에 의해 결정된다. 상기 특성, 즉 도 16에 도시된 테이블의 특징은, FSM부(15)에 저장된다.

상기 FSM 상태 ∑_k+1를 결정하기 위한 제 1의 서브단계에서, NRZI 채널어 B_k의 마지막 2개의 NRZI 트리플릿은 블록(12)에서 결정된다. 상기 현재의 NRZI 채널어 B_k는 도 21에 개략적으로 도시되어 있고, 여기서는 상기 마지막 2개의 비트 트리플릿의 NRZI 채널비트가 명백히 기록되어 있다. 블록(21)에서는, 상기 마지막 2개의 트리플릿 b_4k+2및 b_4k+3을 결정한다. 제 2의 마지막 트리플릿 b_4k+2는 마지막 트리플릿에서의 잠재적으로 격리비트들을 식별하는데 필요하다. 상기 마지막 2개의 트리플릿의 지식은, 다음 채널어의 처음에 STD 상태 σ_k+1의 식별을 허용하고, 그 FSM 상태의 제 1 선택을 나타낸다. 예를 들면, STD 상태 σ₁은, 도 16에 도시된 코드 테이블에 있는 FSM 상태 ∑₁,∑₂,∑₃또는 ∑₄중 하나를 가리킨다. 그래서, 상기 STD 상태σ_k+1은, 유니트(13)에서 결정된다.

제 2의 서브단계에서, 다음 채널어 C_k+1로부터의 최대 3개의 NRZ 채널심볼은, 블록(14)에서 결정된다. 이것은, 현재의 NRZ 채널어 C_k의 4개의 NRZ 채널심볼과 최대 제 1의 3개의 NRZ 채널심볼 c_4k+4,c_4k+5,c_4k+6이 결정된 다음의 NRZ 채널어 C_k+1의 4개의 NRZ 채널심볼을 나타내는 도 22에 도시되어 있다. 이것에 의해, 상태 결정부(16)에 의해 도 16에 도시된 FSM 스토리지(15)에 저장된 FSM 테이블을 사용하여 다음 채널어의 처음에 FSM 상태 ∑_k+1의 완벽한 식별을 할 수 있다.

현재의 NRZ 채널어 C_k의 지식과 다음 FSM 상태 ∑_k+1의 지식을 사용하여, 사용자어 U_k는, 도 17에 도시된 코드 테이블을 사용하고 코드 테이블 스토리지(18)에 저장되는 블록(17)에서 최종적으로 결정된다.

본 발명에 따른 디코딩장치의 더욱 상세한 블록도는, 도 23에 도시되어 있다. 그것은, NRZI 채널어 B_k와 NRZ 채널어 C_k의 개개의 비트 트리플릿이 지연 블록 D에 의해 어떻게 지연되는지를 나타낸다. 그리고, 그들을 사용하여 최종적으로 사용자어 U_k를 결정한다.

다음에, 본 발명에 따른 2D 채널코드에서의 DC제어를 설명하겠다. DC 제어는, 다음의 이유 때문에 필요하다: (1) 슬라이서 레벨의 검색, (2) 서보 제어 루프의 협대역폭 내에서 저주파 데이터 콘텐트의 불간섭. 스트립 기반 2D 코드에 대해, 서로 다른 DC 제어 메카니즘을 적용할 수 있다. 하나의 가능성은, 스트립에 있는각 행에 관해 별도로 러닝 디지털 합(RDS)을 제어하는데 있다. 3행일 경우의 구성은 도 24에 도시되어 있다. 인덱스 l을 갖는 행에 대해 스트립의 수평방향을 따라 비트 위치 i에서, 상기 RDS는 RDS_i ^(l)로 나타낸다. RDS값은, (-1값, +1값을 갖는) NRZI(양극성) 채널비트 u_i ^(l)에 의거하여 계산된다. 상부 인덱스는, 스트립의 방향에 따른 채널심볼의 위치를 말하고, 괄호들 사이의 하부 인덱스는, 스트립 내의 행의 수를 말한다.

또 다른 선택은, 즉, 스트립 내의 모든 행들의 RDS 값을 평균화함으로써, 단일 스트립의 전체 RDS를 제어하는데 있다. 이러한 경우의 전체적 RDS는 다음식으로 주어진다.

2D 코딩에서의 DC 제어는, 예를 들면 EFM, EFM Plus, EFM CC,17 PP 등과 같은 1D RLL 코딩의 경우에서와 마찬가지로, RDS를 제어함으로써 구현된다. 1D RLL 코딩에서, RDS는 NRZ 채널 비트 스트림에서의 또 다른 선택에 의해 제어되는데, 이때 그 또 다른 선택은, 이진 패리티의 반대값을 갖는다. 상기 반대의 패리티에 의해, NRZI 채널 비트 스트림내에서의 정확히 1(또는 3,5,...) 이외의 또는 1(또는 3,5,...)보다 적게 천이(들)의 차이가 생기게 될 것이다: 이러한 구성에서, NRZI(양극성) 비트 스트림의 극성은, 상기 채널 비트 스트림에서 DC 제어점에서의 채널어에 대한 또 다른 선택을 선택함으로써 반전될 수 있고, 이것은 RDS를 특정 범위내로 유지시키기 위한, 즉 통상 RDS를 가능한 한 제로에 가까운 범위 내로 유지시키기 위한 메카니즘이다.

2D 코딩일 경우에, M-ary 패리티는, M-ary NRZ 채널 심볼도 사용되므로, M=2^N _row로 사용된다. (행 기반 RDS) 행마다 RDS의 개별적인 제어는, 상기 2D 비트 스트림에서의 각 DC 제어점에서 M개의 가능한 패리티 값들 사이에서 자유롭게 선택할 가능성을 필요로 한다. 한편 전체적인 RDS의 제어는, 관계 p₁+p₂=M-1을 만족시켜야 하는 EKSWL 2개의 패리티 값들 p₁,p₂사이에서 선택할 가능성을 필요로 한다. 이러한 관계에 의하면, 2개의 또 다른 선택에 의해, DC 제어점 후에 NRZI(양극성) 채널 비트 스트림을 반전시키게 될 것을 실현한다.

이하, 전체적인 RDS값에 관한 제어와 N_row=3에 의한 실제의 경우를 설명한다. 다수의 채널심볼로 이루어진 각 채널어와, 이진 성분을 갖는 패리티 벡터 p는 관련되어 있다. N_row=3인 실제의 선택외에, 채널어가 3개의 연속적인 M-ary 심볼(여기서 M=8)로 이루어진 것을 추가로 선택한다. 후자의 경우는, 아래에 설명된 치환 코드에 대해 적용할 것이다. 각각의 심볼의 NRZ 비트는, a_i ^(l)로 나타내고, 이때 스트립을 따라서의 심볼 위치가 i=1,2,3으로 주어지고, 그 스트립에서의 행이 l=1,2,3으로 나타내어진다. 패리티 벡터 p는, 도 25에 도시된 것처럼 행마다 계산된다.

전체적인 RDS 제어에 대해, 적절한 또 다른 선택을 제공하는 M/2 쌍의 패리티 벡터가 있으므로, 상기 모든 행의 NRZI 비트 스트림은 소정의 DC제어점에서 동시에 반전될 수 있다. 상기의 실제의 경우에 대해, 도 26에 열거된 것처럼, 4개의 상기와 같은 쌍의 패리티 벡터가 있다. 패리티 벡터 p=(p⁽¹⁾p⁽²⁾p⁽³⁾)의 M=8인 M-ary 패리티 값인 모듈러스(modulus) p는, p=p⁽¹⁾+2p⁽²⁾+4p⁽³⁾로서 정의된다. 상부 인덱스의수는 스트립 내의 행을 나타낸다.

이하, 이미 상술한 것처럼, N_nn=1 및 N_row=3을 갖는 2D DC없는 코딩을 위한 어뼈 콤비코드를 설명하겠다. 먼저, 전체적인 RDS의 제어를 생각한다. DC 제어에 대해, "Combi-Codes for DC-Free Runlength Limited Coding", W.Coene,IEEE Trans.Cons.Electr.,vol.46,pp.1082-1087,Nov.2000에서 1D RLL 경우에 대해 기재된 것처럼 콤비코드의 개념을 사용한 것이 제안되어 있다. 2D 코딩에 대해서는, C₁으로 나타낸 메인 코드는, 이전에 설명된 것처럼, 4개의 어뼈를 갖는 11-to-12 매핑에 의한 코드이다. 이하, 다음의 특성을 갖는 C₂로 나타낸 치환코드를 설계한다:

- 상기 치환코드는 3개의 어뼈로 나타낸 사용자 비트부터 채널비트까지 7-to-9 매핑을 갖고,

- 7비트 사용자어마다, p₁+p₂=7이도록 상보적 패리티들 p₁및 p₂를 갖는 패리티 벡터를 갖는 2개의 9비트 채널어가 있고, 즉 2개의 패리티 벡터는 도 26에 도시된 테이블에 기재된 것과 같은 4개의 패리티 쌍 중 하나에 속하고,

- 양쪽의 9비트 채널어는, 어뼈 코드의 16 상태 FSM에서 동일한 다음 상태을 갖는다.

마지막 2개의 특성은, 치환코드가 사용되는 비트 스트림에서의 각 위치 상에 스트립의 모든 행에서의 채널비트 스트림의 완전한 반전으로 완전한 DC 제어를 보증한다. 더욱이, 룩 어헤드 DC 제어는, 1D RLL의 경우와 유사한 DC 제어 성능을 개선시키는데 적용될 수 있다.

상기 메인 코드와 상기 치환 코드를 포함한 2D 콤비코드의 사용은 도 27에 도시되어 있다. 수직열은 사용된 서로 다른 채널어를 나타낸다. 코드 C₁과 C₂간의 반복방식은, 자유롭게, 그리고 가까운 장래에 애플리케이션에서 필요로 하는 DC 제어를 위한 실제 요구사항에 따라 선택될 수 있다. 도 27에서, 2개의 연속적인 치환코드 C₂의 사용은, 3개의 연속적인 메인 코드 C₁의 사용에 의해 분리된다. 예를 들면, 2D 코딩을 위해 포맷 선택에 동의하였다면, 상기 대체 방식은, 디코더뿐만 아니라 인코더에 고정되고 및 공지되고, 2D 채널비트 스트림에서의 동기화 패턴의 위치와 협력된다.

어뼈 치환코드의 구성은 다음과 같다. 메인 코드의 설계에서 설계된 것처럼 동일한 근사 고유벡터를 사용한다. 상술한 것과 같은 조건을 만족시키는 워드 쌍의 충분한 팬 아웃(≥2⁷=128)을 갖도록, 상기 치환코드에 대한 FSM의 특성에서 일부의 약간의 변화가 일어나야 한다. 상기 변화는, 상태 ∑₁,∑₂및 ∑₃에 적용하기만 한다. 도 28에는, 치환코드에 대한 FSM의 대응 구조가 도시되어 있다.

설명상, 도 29에는 7-to-9 매핑에 의한 16 상태 어뼈 치환코드의 코드 테이블의 일부가 도시되어 있다. NRZ 채널어의 9개의 채널비트는, 3개의 연속적인 어뼈에 해당하는 3개의 연속적인 8-ary NRZ 채널심볼로서 나타내어져 있다. 상기 테이블은 다음과 같이 구성된다: 워드 쌍의 워드는, 먼저 FSM 상태 ∑₁∼∑₈에 대해, 다음에는 FSM 상태 ∑₉∼∑₁₆에 대해 서로의 위에 열거되어 있다.

그래서, 다음 상태의 디코딩에 대한 디코딩 논리는, 다음 사용자어가 메인 코드 또는 치환코드로 인코딩되었는지에 의존하는 것이 명백하다. 치환코드의 디코더는, 상술한 메인 코드의 디코더와 유사하다. 그 주요 차이는, (1) 하나의 채널어가 메인 코드에 대한 4개의 트리플릿 대신에 단지 3개의 트리플릿으로 구성된다는 것, (2) 코드 테이블의 특성이 서로 다른 것, (3) 다음 상태의 디코딩 논리는, 다음 사용자 심볼이 메인 코드로 인코딩된 11 비트 심볼 또는 치환코드로 인코딩되 7비트 심볼 중 어느 한쪽이었는지에 의존한다는 것이다. 후자의 경우는, 일어날 가능성이 아주 없는데, 그 이유는 콤비코드에서, 치환코드의 사용은 메인 코드의 사용보다 (훨씬) 덜 빈번하기 때문이다. 그러나, 예를 들면 또 다른 극단적인 상황에 관해 생각할 수 있고, 이때 치환코드만은 사용된다.

상술한 메인 코드와 치환코드의 11-to-12 및 7-to-9 매핑은, 종래 ECC에서 사용된 것과 같은 바이트 지향 리드 솔로몬 코드에서 사용되는 8비트 심볼의 크기와 정확히 일치하지 않는다. 11비트 심볼에 의거한 새로운 ECC는, 많은 문제없이 고안될 수 있다. 그러나, 그럼에도 불구하고 바이트의 8비트가 1채널어보다 더 많게 분사되는 바이트 지향 ECC를 사용하는 것이 가능하다. 더욱이, 1개의 2D 스트립보다 더 많은 구성으로 이루어진 넓은 나선과 같은 수직방향을 따라 바이트를 분산시키는 것이 가능하다.

다음에, (스트립에서의 3비트행에 의거하여) 상술한 어뼈 코드에 대한 동기화 패턴의 응용을 설명한다. 1D RLL 코드에서, 동기화 패턴은, 넓은 나선에서의 2D 영역의 채널 비트 스트림에 있는 이들 패턴을 명백하게 식별할 수 있는 유일한 특징을 갖는다. 1D RLL 코딩의 경우에, 상기 유일한 특징은, 통상 RLL 코드의 런길이 제약의 위반이다. 일반적으로, 이를 위해 상기 k 제약의 위반을 사용한다. 예를 들면, EFM-Plus를 갖는 DVD에서는 k=10을 사용하여, 11T의 최대 런길이가 되고, 유일한 동기화 특징은, 14T 런길이이다. 이와 유사한 아이디어를 2D 코드에 적용할 수 있고, 그 2D 코드는 스트립에 따른 방향으로 M-ary 심볼의 코딩에 대한 k=4 제약을 갖는다. 이와는 달리, 2D 코드에 대해서는, N_nn제약에 관련된 스트립들의 경계영역에서의 특정 비트 패턴은, 동기화를 위해 사용될 수 있다.

이하, 적어도 2개의 스트립들이 수직방향으로 서로 위에 동시에 적층되는 경우를 생각한다. 간략함을 위해, 2개의 스트립을 갖는 경우를 또 설명한다. 이러한 경우에, 스트립들간의 경계를 가로지르는 2D 제약(N_nn=1)을 위반하지 않는 1개의 스트립의 경계 제약을 위반하는 것이 가능한데, 그 이유는 2D 제약이 인접 스트립의 비트에 의해 만족되기 때문이다. 2개의 인접 스트립의 경계를 가로지르는 상기와 같은 하나의 특징 패턴은, 이미 충분하여 전형적인 동기화 패턴을 갖는다.

이하, 단일 동기화 패턴에서의 상기와 같은 2개의 특징적인 특징의 경우를 다룰 것이다. 그 경우는, 도 30에 개략적으로 도시되어 있다. 동기화 패턴은, 2개의 스트립의 각각에는 6개의 연속적인 어뼈로 이루어진다. (동기화 패턴을 유일하게 만드는 독특한 특징 또는 2D 비트 패턴에 대해 관련없는) 돈 케어(don't-care) 비트는, 단순한 점으로 나타낸다. 동기화 패턴을 시작하기 바로 전의 마지막 NRZI 비트 트리플릿은, 제 1 스트립 및 제 2 스트립 각각에 대해 (p₁q₁r₁) 및 (p₂q₂r₂)로서 나타낸다.

상기 어뼈 코드에 대한 본 발명에 따른 동기화 패턴의 특징적인 특징은, S1 및 S2로 나타낸 60° 및 120°의 각도에서 스트립의 수평방향을 갖는 각각의 기울기 하에서 2개의 2T 마크의 발생이다. S1, S2 패턴들은, 개별적으로 스트립마다 적용될 때 경계 제약에 의해 금지되지만, 구성 요소가 되는 스트립의 행의 수의 2배인 넓은 단일 스트립으로서 양 스트립이 보여질 때 적용하는 벌크 제약에 대해 허락된다. 서로 다른 각도의 2개의 상기와 같은 패턴의 발생을 선택하여 동기화 패턴을 디스크 틸트의 영역에서와 같은 비대칭 스폿형처럼, 채널 왜곡에 대해 보다 강해지게 한다.

다음에, 동기화 패턴의 별도의 요구사항을 설명한다. 간단함을 위해, 상기 설명은 다시 3개의 3행 스트립일 경우로 한정한다. 동기화 패턴에 관련하여 일부는 별도의 특성을 필요로 한다.

동기화 워드의 시작에 의해, 동기화를 시작하기 바로 전에 이전의 채널어를 적절히 디코딩할 수 있어야 한다. 또한, 채널어의 디코딩은, 룩 어헤드를 제 1 NRZ M-ary 심볼 또는 다음 채널어의 심볼로 하는데 필요하다. 이것은, 어뼈 코드의 FSM의 상태마다 독특한 동기화 패턴을 구별해야 한다는 것을 의미한다. 또한, 동기화를 이루는 2개의 스트립의 경계 영역에서의 상기 기울어진 2T 마크의 발생은 가능해져야 한다. 상기 경계의 반대 위치의 2개의 NRZI 채널비트(각 2T 마크를 가짐)는 동일한 극성을 가질 필요가 있다. 이러한 극성은 탑 스트립에 대해 제어되지 않는다.

보텀 스트립에서의 2T 마크의 비트에 대한 적절한 비트 값의 실현은, 동기화 패턴을 구성하는 6개의 어뼈로 이루어진 시퀀스에서의 제 2의 어뼈로서 0값 또는 7값이 위치된 추가의 NRZ 채널심볼을 수반한다. 제 1 접근법은, 다음과 같다. 추가의 채널심볼은, 전체 NRZI 비트 스트립(7값에서)을 조작(flip)하거나, 그것을 동일하게 유지한다(0값에서). 보텀 스트립 내의 2T마크의 비트의 비트값에 대한 적절한 극성의 발생에 대해, 3개의 행 모두의 극성을 반전할 필요가 없다. 보텀 스트립의 2개의 상부 행을 조작하는데 충분하다. 이것은, 보텀 동기화 패턴의 제 2 어뼈의 NRZ 심볼에 대해, 우리는 한편으로는 값 0 및 4를, 다른 한편으로는 7 및 3값을 가질 수 있다. 그래서, 상기 하부 행의 NRZI 비트값은, 자유비트로서 남고, 이 자유비트는 후술할 동기화 패턴의 칼라링에 사용될 수 있다.

탑 스트립에 있는 동기화 패턴의 제 1의 2개의 채널심볼은, 다음 상태 디코딩과, 상기 동기화의 NRZI 비트 스트림에서의 특수한 동기화 특징의 시작의 구현에 필수적이다. 상기 탑 스트립의 2개의 필수적인 심볼은, NRZI 비트와 NRZ 채널심볼의 면에서 FSM의 각 16상태에 대해 도 31a, 도 31b, 도 31c에 도시되어 있다. 왼쪽 열은, 동기화 패턴 개시전의 코드의 마지막 NRZI 비트 트리플릿을 나타내고, 오른쪽 열은 동기화 패턴의 제 1의 2개의 NRZI 비트 트리플릿을 나타낸다. 상부 행은,제 1의 2개의 동기화 비트 트리플릿에 대한 대응 NRZ심볼을 나타낸다.

여기서 도시되어 있는 테이블의 수를 한정하기 위해서, FSM 상태마다 하나의 극성만을 도시한다, 즉 도시된 테이블에서는, 상부 왼쪽 NRZI 비트는 항상 NRZI 값이 1이라는 것을 주목해야 한다. 또한, 여기서는, 도시된 마지막 비트 트리플릿의 2개의 상부 NRZI 비트, 즉 제 2 심볼 또는 상기 탑 스트립의 동기화의 어뼈가 동일하지만, 가장 일반적인 경우에서는, 최상부 비트는, 그것의 하부의 이웃과는 달라도 되도록 선택되는 것을 주목해야 한다.

보텀 스트립의 동기화 패턴의 제 1의 3개의 채널심볼은, 다음 상태 디코딩과, 특수한 동기화 특징, 즉 동기화의 NRZI 비트 스트림에서 스트립의 경계를 가로지르는 2개의 기울어진 2T 마크의 시작의 구현에 필수적이다. 보텀 스트립의 3개의 필수적인 심볼은, NRZI 비트와 NRZ 채널 심볼의 면에서 FSM의 각 16상태에 대해 도 32a, 도 32b, 도 32c에 도시되어 있다. 또한, 왼쪽 열은, 동기화 패턴 개시전의 코드의 마지막 비트 트리플릿을 나타내고, 오른쪽 열은 동기화 패턴의 제 1의 3개의 채널심볼을 나타낸다. 상부 행은, 그에 대응한 NRZ 심볼을 나타낸다.

FSM 상태마다 하나의 극성만을 다시 도시하고 있다는 것을 주목해야 한다, 여기서 도시된 테이블에서, 상부 왼쪽 NRZI 비트는 항상 1의 NRZI값을 갖는다. 보텀 스트립 동기화 패턴의 제 2 NRZ 심볼에 의해, 이러한 동기화 패턴의 제 3 비트 트리플릿에 있는 NRZI 비트의 적절한 극성을 선택가능하게 한다. 또한, 여기서는, 제 2 NRZ 심볼에서의 값 0에 대한 경우만을 도시하고 있다(다른 값 7은 괄호안에 도시되어 있다). NRZ 심볼 0 대신에, 제 2 NRZ 심볼에 대해, 심볼 4를 사용할 수도있다: 마찬가지로, NRZ 심볼 7 대신에, 심볼 3을 사용할 수도 있다. 여기서는, 도시된 마지막 비트 트리플릿의 2개의 보텀 NRZI 비트, 즉 제 3 심볼 또는 상기 보텀 스트립에서의 동기화 패턴의 어뼈는 동일하다는 것도 주목해야 한다. 가장 일반적인 경우에서, 최하부 비트는, 그것의 상부 이웃과 달라도 된다. 이 비트들이 서로 다른 경우에, 괄호안의 NRZ 심볼은, 보텀 스트립에서의 동기화 패턴의 제 3 심볼에 대해 적용한다.

다음에, 본 발명에 따라 서로 다른 동기화 칼라를 어떻게 실행할 수 있는지를 설명하겠다. 기록포맷에서, ECC 클러스터는, 다수의 기록 프레임으로 이루어지고, 그 각 기록 프레임은 동기화 패턴보다 선행한다. 서로 다른 프레임의 식별을 위해, 서로 다른 동기화 칼라, 대표적으로 DVD 포맷에서처럼 3개의 칼라를 사용한다. 2D 어뼈 코드의 2개의 스트립으로 이루어진 이러한 적층체의 동기화 패턴에 대해서는, "프리(free)" NRZI 채널비트를 사용하여 서로 다른 동기화 칼라를 생성한다. "프리"비트를 사용하여, 비트들은, 동기화 패턴의 시작에서 다음 상태 식별의 역할을 하지도 않고, 보텀 동기화 패턴의 상부 2개의 행에 대해 필요한 극성반전에 대해 보텀 동기화 패턴의 제 2 어뼈의 2개의 상부 비트의 역할을 하지도 않는다고 말한다. 이때, 상기 "프리"비트는, 그들이 벌크 및 경계 클러스터에 대한 N_nn=1 제약을 따라야 한다는 의미에서, 100% 프리는 아니다. 상부 스트립에는 6개의 "프리" 채널비트가 있다. 즉 5비트는 동기화 패턴의 상부 행의 상부 오른쪽 부분에 있고, 여분의 비트는 마지막에서 제 3 위치에 있는 중간 행에 있다. 보텀 스트립에서, 동기화 패턴의 하부 행의 하부 오른쪽 부분에는 5비트 "프리"가 있다.

2개의 스트립으로 이루어진 적층체의 보텀 스트립과 탑 스트립 모두에서의 8개의 동기화 칼라에 대해, 하부 행 또는 상부 행의 가장 오른쪽의 5개의 NRZI 비트면 각각 충분하다. 이것은 다음과 같이 간단히 알 수 있다. 제 1 비트는, 주변 채널비트에 의해 제약 위반을 피하는 기능을 갖는 병합비트로서 취급된다. 그후, 4개의 다음 비트는, d=1 제약으로 1D RLL 인코딩되는 것에 대해 생각할 수 있다. 탑 스트립에 대한 상부 경계 행과 보텀 스트립에 대한 하부 경계 행에서의 1D RLL d=1 제약의 사용에 의해, 자동으로 인접 행과 관계없이 이들 행에서의 N_nn=1 제약을 만족시키게 된다. 그들의 1D NRZ 표현법은 다음과 같은 정확히 8개의 가능한 값을 산출한다:

- SY0:0000

- SY1:1000

- SY2:0100

- SY3:0010

- SY4:0001

- SY5:1010

- SY6:0101

- SY7:1001.

어뼈 코드로 2D 인코딩한 상태는, 동기화 패턴의 마지막 트리플릿에서의 STD 상태에 따라, 동기화 패턴의 끝에서 동기화 패턴을 결정한 후 채널비트 스트림에서 처리해야 한다. 2개의 스트립 적층체에 대해 동기화 패턴의 각 스트립 끝에서 일어날지도 모르는 가능한 경우는 다음과 같다:

- σ_{1 →}∑₁

- σ₂,σ_{5 →}∑₅

- σ₄,σ_{9 →}∑_9.

서로의 위에 2개의 3행 스트립으로 이루어진 6행의 넓은 나선일 경우에 대해, 상부부분과 하부부분에 있는 8개의 동기화 패턴을 따로따로 만드는 것이 가능하여, 통상의 수의 동기화 칼라와 비교하여 아주 많은 총 64개의 패턴이 가능해진다.

본 발명에 따른 코드의 응용영역은, (1) 다수의 행의 채널비트를 갖는 넓은 나선을 사용하고, 레이저 스폿의 어레이에 의해 판독되어, 데이터 전송속도가 높아지고 용량이 커지게 되는 2D 광학 스토리지에 대한 응용, (2) 홀로그래픽 광 기록, (3) 형광 광 기록 또는 (4) 페이지 지향 광 기록 등과 같은 광 기록의 차세대에 바람직하다.

Claims (32)

1. 사용자어로 이루어진 사용자 데이터 스트림을, 무한대 범위의 1차원 방향으로 전개하는 채널어로 이루어진 채널 데이터 스트림으로 다차원적으로 인코딩하고,

   사용자어는, 상기 사용자어와 기초의 유한상태머신의 현재 상태에 따라 코드 테이블로부터 NRZ 채널어를 선택함으로써 NRZ 채널어로 인코딩되고, 상기 NRZ 채널어는 1차원 방향을 따라 1차원적 해석을 하는 NRZ 채널비트로 이루어진 NRZ 채널심볼의 시퀀스를 포함하고, 다차원적 코드의 특성을 설명하는 기초의 유한상태머신의 상태는 이전 채널어의 NRZI 채널비트와 현재의 채널어의 NRZ 채널심볼로 정의되고,

   상기 NRZ 채널심볼은, 적분 모듈로 2를 포함한 1차원적 1T 프리코딩 연산에 의해 NRZI 채널심볼로 변환부호화되고, 상기 1T 프리코딩 연산은 무한대 범위의 상기 1차원 방향을 따라 행해지고,

   상기 유한상태머신은, 사용자어를 채널어로 인코딩함과 아울러 상기 사용자어 및 상기 유한상태머신의 현재상태에 따라 상기 코드 테이블로부터 선택된 새로운 상태로 만들어진 것을 특징으로 하는 인코딩방법.
2. 제 1 항에 있어서,

   상기 방법은, 사용자어의 사용자 데이터 스트림을, 채널비트의 2차원 격자의 제 1 방향으로 무한대 범위와 상기 제 1 방향과 직교한 제 2 방향으로 유한대 범위의 스트립을 따라 채널어로 이루어진 채널 데이터 스트림으로 2차원적으로 인코딩하는데 사용되고, 상기 스트립은 상기 제 1 방향을 따라 행들이 정렬된 채널비트로 이루어진 다수의 행을 포함하고,

   상기 각 NRZ 채널심볼은 스트립에서 행마다 정확히 1개의 NRZ 채널비트를 구비하고, 상기 NRZ 채널비트는, 상기 스트립 내의 행의 방향을 따라 개별적인 행마다 1차원적 해석을 하고,

   상기 NRZ 채널심볼은 상기 스트립의 상기 개별적인 행 각각을 따라, 적분 모듈로 2를 포함한 행 방향 1차원 1T 프리코딩 연산에 의해 NRZI 채널심볼로 변환부호화되는 것을 특징으로 하는 인코딩방법.
3. 제 2 항에 있어서,

   상기 NRZ 채널심볼은, 스트립 내측의 NRZI 채널비트가 2차원적 특징을 갖는 코딩 제약을 만족하도록 1차원적 1T 프리코더에 의해 NRZI 채널심볼로 변환부호화되는 것을 특징으로 하는 인코딩방법.
4. 제 2 항에 있어서,

   상기 스트립에서의 적어도 한 개의 행의 러닝 디지털 합은, 상기 스트립에서의 나머지 행의 러닝 디지터 합으로부터 따로따로 제어되는 것을 특징으로 하는 인코딩방법.
5. 제 2 항에 있어서,

   상기 스트립의 모든 행의 전체 러닝 디지털 합은, 특히 상기 스트립에서의 행마다 따로따로 산출된 러닝 디지털 합을 평균화하여 제어되는 것을 특징으로 하는 인코딩방법.
6. 제 4 항 또는 제 5 항에 있어서,

   상기 스트립의 상기 평균화된 러닝 디지털 합은 총괄적으로 상기 스트립에 대한 원하는 분광작용을 발생하도록 제어되거나, 또는 상기 스트립에서의 다수의 행에 대한 다수의 러닝 디지털 합은 상기 수의 스트립에서의 각 행마다 정의된 원하는 분광작용을 발생하도록 제어되는 것을 특징으로 하는 인코딩방법.
7. 제 2 항에 있어서,

   상기 러닝 디지털 합은 채널 데이터 스트림에서의 소정의 제어점에서 제어되고, 상기 제어는 일련의 치환 채널어로부터 벗어난 특정한 치환 채널어의 선택에 의해 수행되는 것을 특징으로 하는 인코딩방법.
8. 무한대 범위의 1차원 방향으로 전개하고 사용자 데이터 스트림의 사용자어로 인코딩한 채널어로 이루어진 채널 데이터 스트림을 다차원적으로 디코딩하고,

   NRZI 채널심볼은 적분 모듈로 2를 구비한 1차원 1T 프리코딩 연산에 대해 반대의 연산으로 NRZ 채널심볼로 변환부호화되고, 상기 역연산은 적어도 미분 연산을 포함하고, NRZ 채널어는 상기 1차원 방향을 따라 1차원적 해석을 하는 NRZ 채널비트로 이루어진 NRZ 채널심볼의 시퀀스를 포함하고, 다차원적 코드의 특성을 설명하는 기초의 유한상태머신의 상태는 이전 채널어의 NRZI 채널비트와 현재 채널어의 NRZ 채널심볼로 정의되고,

   상기 NRZ 채널어는 상기 NRZ 채널어와, 상기 사용자 데이터 스트림에서의 다음 사용자어가 인코딩된 상기 기초의 유한상태머신의 다음 상태에 따라 코드 테이블로부터 상기 사용자어를 선택함으로써 사용자어로 디코딩되고, 상기 기초의 유한상태머신의 현재의 채널어의 상기 다음 상태는 현재의 채널어의 NRZI 채널비트와 다음 채널어의 NRZ 채널심볼로 정의된 것을 특징으로 하는 디코딩방법.
9. 제 8 항에 있어서,

   상기 방법은, 채널비트의 2차원 격자의 제 1 방향으로 무한대 범위와 상기 제 1 방향과 직교한 제 2 방향으로 유한대 범위의 스트립을 따라 사용자 데이터 스트림의 사용자어로 인코딩한 채널어로 이루어진 채널 데이터 스트림을 2차원적으로 디코딩하는데 사용되고, 상기 스트립은 상기 제 1 방향을 따라 행들이 정렬된 채널비트로 이루어진 다수의 행을 포함하고,

   상기 NRZI 채널심볼은 상기 적분 모듈로 2를 포함한 상기 1차원 1T 프리코딩 연산에 대해 반대의 행 방향 연산에 의해 NRZ 채널심볼로 변환부호화고, 상기 역연산은 적어도 미분연산을 포함하고, 상기 행 방향 연산은 상기 스트립의 상기 개별적인 각 행을 따라 실행되고,

   상기 각 NRZ 채널심볼은 스트립에서 행마다 정확히 1개의 NRZ 채널비트를 구비하고, 상기 NRZ 채널비트는, 상기 스트립 내의 행의 방향을 따라 개별적인 행마다 1차원적 해석을 하는 것을 특징으로 하는 디코딩방법.
10. 제 9 항에 있어서,

    상기 유한상태머신의 상기 다음 상태는, 현재의 채널어의 한 개 이상의 마지막 NRZI 채널심볼의 STD 상태를 결정하고, 다음 채널어로부터 얻어진 상기 스트립에서의 행마다 정확히 1개의 NRZ 비트를 포함한 다수의 NRZ 채널심볼의 값을 결정함으로써, 얻어지는 것을 특징으로 하는 디코딩방법.
11. 제 2 항 또는 제 9 항에 있어서,

    채널어의 개별적인 NRZ 채널비트는, 비트 값 1이 상기 스트립에서의 상기 행을 따라 이진 파형으로 천이의 존재를 나타내고, 비트 값 0이 상기 스트립에서의 상기 행을 따라 이진 파형으로 천이의 부재를 나타내도록 상기 스트립에서의 행의 방향을 따라 1차원적 해석을 하는 것을 특징으로 하는 디코딩방법.
12. 제 2 항 또는 제 9 항에 있어서,

    상기 NRZI 채널비트는, 각각 1개의 중앙비트와 6개의 최근접 인접비트로 이루어진 격자 클러스터로 이루어진 의사 육방격자의 격자점 상에 배치되는 것을 특징으로 하는 디코딩방법.
13. 제 12 항에 있어서,

    제 1 코드 제약은, 상기 격자 클러스터마다, 소정의 최소수, 특히 상기 최근접 인접 NRZI 비트 중의 적어도 한 개가, 상기 중앙 NRZI비트와 같은 NRZI 비트 상태를 갖도록 상기 각 격자 클러스터에 관해 적용되는 것을 특징으로 하는 디코딩방법.
14. 제 2 항 또는 제 9 항에 있어서,

    상기 NRZI 채널비트는, 의사 정사각형 격자의 격자점 상에 배치되는 것을 특징으로 하는 디코딩방법.
15. 제 2 항 또는 제 9 항에 있어서,

    상기 NRZI 채널비트는, 의사 직사각형 격자의 격자점 상에 배치되는 것을 특징으로 하는 디코딩방법.
16. 제 2 항 또는 제 9 항에 있어서,

    채널 데이터 스트림은, 2차원 스트립을 따라 채널비트의 3행을 포함하고, 11개의 사용자 비트는 각각 8-ary 채널심볼을 구성하는 4개의 채널 비트 트리플릿에서의 상기 스트립을 따라 배치된 12개의 채널비트로 인코딩되는 것을 특징으로 하는 디코딩방법.
17. 제 2 항 또는 제 9 항에 있어서,

    채널 데이터 스트림은, 2차원 스트립을 따라 채널비트의 5행을 포함하고, 14개의 사용자 비트는 각각 32-ary 채널심볼을 구성하는 3개의 채널 비트의 5개의 요소로 된 집합에서 상기 스트립을 따라 배치된 15 채널비트로 인코딩되는 것을 특징으로 하는 디코딩방법.
18. 제 1 항 또는 제 8 항에 있어서,

    상기 유한상태머신(FSM)은, NRZI 채널심볼을 취할 수 있는 서로 다른 STD 상태에 의거하여 정의되어서, 상기 STD 상태는 총괄적으로 NRZI 채널심볼의 전체적인 극성들 양쪽을 커버하고, 상기 유한상태머신은, 이전의 채널어의 1개 이상의 마지막 NRZI 채널심볼의 1개 이상의 관련된 STD 상태와, 현재 채널어의 NRZ 비트들과 심볼들의 값에 의존하여 정의된 서로 다른 FSM 상태를 취할 수 있는 것을 특징으로 하는 디코딩방법.
19. 제 16 항 및 제 18 항에 있어서,

    상기 유한상태머신의 다음 상태는, 현재 채널어의 최대 2개의 마지막 NRZI 채널심볼의 1개 이상의 관련된 STD 상태와, 다음 채널어의 최대 3개의 채널심볼의 값에 의존하여 정의되는 것을 특징으로 하는 디코딩방법.
20. 제 1 항 또는 제 8 항에 있어서,

    상기 러닝 디지털 합의 제어를 위해 사용되지 않은 채널어는, 메인코드로 이루어진 코드 테이블과 상기 치환 채널어의 쌍들로 이루어진 완전 테이블을 구성하고, 러닝 디지털 합의 제어를 위해 사용된 사용자어마다 한 쌍의 채널어는 상기 메인 코드와서로 다른 치환코드를 구성하며, 사용자어마다 상보적 패리티들을 갖는 패리티 벡터를 포함한 일련의 적어도 2개의 치환 채널어는, 치환코드 테이블 내에 제공되고, 상기 적어도 2개의 치환 채널어의 각각에는, 상기 치환코드에 대한 유한상태머신의 동일한 다음 상태가 할당되는 것을 특징으로 하는 디코딩방법.
21. 제 20 항에 있어서,

    7개의 사용자 비트는, 각각 8-ary 치환 채널심볼을 구성하는 3개의 채널 비트 트리플릿 내에 상기 스트립을 따라 배치된 치환 채널어로 이루어진 9개의 치환 워드 채널비트들로 인코딩되는 것을 특징으로 하는 디코딩방법.
22. 제 21 항에 있어서,

    상기 치환 채널코드의 기초의 유한상태머신은, 상기 메인 채널코드의 기초의 유한상태머신과 서로 다르고, 특히 다음 채널어의 NRZ 채널심볼의 서로 다른 값에 의존하여 정의된 FSM 상태인 것을 특징으로 하는 디코딩방법.
23. 제 1 항 또는 제 8 항에 있어서,

    벌크 클러스터는, 중앙비트와 다수의 최근접 인접비트를 포함하여 정의되고,

    경계 클러스터는, 경계비트와 다수의 최근접 인접비트를 포함하여 정의되고,

    벌크 클러스터 제약은, 각각의 벌크 클러스터의 중앙비트와 같은 비트 상태인 최소수의 상기 최근접 인접비트를 정의하는 상기 벌크 클러스터에 적용되고,

    경계 클러스터 제약은, 각각의 경계 클러스터의 중앙 비트와 같은 비트 상태인 최소수의 상기 최근접 인접비트를 정의하는 상기 경계 클러스터에 적용되는 것을 특징으로 하는 디코딩방법.
24. 제 23 항에 있어서,

    동기화 패턴은, 하나의 경계를 가로지르는 상기 벌크 클러스터 제약을 위반하지 않도록 상기 경계 클러스터의 위반을 유도함으로써 채널 데이터 스트림 내에 삽입되는 것을 특징으로 하는 디코딩방법.
25. 제 2 항 또는 제 9 항 및 제 24 항에 있어서,

    상기 동기화 패턴은, 2개의 스트립 사이의 경계를 가로지르는 적어도 한 개의 2T 마크, 특히 상기 스트립의 무한대 범위의 방향을 갖는 서로 다른 기울기 하에서 2개의 2T 마크를 포함한 것을 특징으로 하는 디코딩방법.
26. 제 25 항에 있어서,

    상기 동기화 패턴은, 각 스트립에서 6개의 연속적인 채널심볼을 포함한 것을 특징으로 하는 디코딩방법.
27. 제 26 항에 있어서,

    동기화 패턴의 프리 채널비트는, 다수의 상기 프리 채널비트를 소정 값으로 설정하여 서로 다른 동기화 칼라에 의해 서로 다른 채널 데이터 프레임의 동기화 패턴을 특징화하도록 사용되는 것을 특징으로 하는 디코딩방법.
28. 사용자어로 이루어진 사용자 데이터 스트림을, 무한대 범위의 1차원 방향으로 전개하는 채널어로 이루어진 채널 데이터 스트림으로 다차원적으로 인코딩하고,

    상기 사용자어와 기초의 유한상태머신의 현재 상태에 따라 코드 테이블로부터 NRZ 채널어를 선택함으로써 사용자어를 NRZ 채널어로 인코딩하되, 상기 NRZ 채널어가 1차원 방향을 따라 1차원적 해석을 하는 NRZ 채널비트로 이루어진 NRZ 채널심볼의 시퀀스를 포함하고, 다차원적 코드의 특성을 설명하는 기초의 유한상태머신의 상태가 이전 채널어의 NRZI 채널비트와 현재의 채널어의 NRZ 채널심볼로 정의된, 매핑부와,

    적분 모듈로 2를 포함한 무한대 범위의 상기 1차원 방향을 따라 행해지는 1차원적 1T 프리코딩 연산에 의해 상기 NRZ 채널심볼을 NRZI 채널심볼로 변환부호화 하는 채널어 변환부와,

    상기 유한상태머신을, 사용자어를 채널어로 인코딩함과 아울러 상기 사용자어 및 상기 유한상태머신의 현재상태에 따라 상기 코드 테이블로부터 선택된 새로운 상태로 만드는 상태변환부를 구비한 것을 특징으로 하는 인코딩장치.
29. 사용자 데이터 스트림의 사용자어로 인코딩한 채널어로 이루어지고, 무한대 범위의 1차원 방향으로 전개하는 채널 데이터 스트림을 다차원적으로 디코딩하고,

    적분 모듈로 2를 구비한 1차원 1T 프리코딩 연산에 대해 적어도 미분 연산을 포함한 반대의 연산에 의해 NRZI 채널심볼을 NRZ 채널심볼로 변환부호화하되, 상기 1차원 방향을 따라 1차원적 해석을 하는 NRZ 채널비트로 이루어진 NRZ 채널심볼의 시퀀스가 NRZ 채널어에 포함되고, 다차원적 코드의 특성을 설명하는 기초의 유한상태머신의 상태가 이전 채널어의 NRZI 채널비트와 현재 채널어의 NRZ 채널심볼로 정의된, 채널어 변환부와,

    상기 사용자 데이터 스트림에서의 다음 사용자어가 인코딩된 상기 기초의 유한상태머신의 다음 상태와 상기 NRZ 채널어에 따라 코드 테이블로부터 상기 사용자어를 선택함으로써 NRZ 채널어를 사용자어로 디코딩하되, 상기 기초의 유한상태머신의 현재의 채널어의 상기 다음 상태가 현재의 채널어의 NRZI 채널비트와 다음 채널어의 NRZ 채널심볼로 정의된, 매핑부를 구비한 것을 특징으로 하는 디코딩장치.
30. 사용자어로 이루어진 사용자 데이터 스트림이 무한대 범위의 1차원 방향으로 전개하는 채널어로 이루어진 채널 데이터 스트림으로 다차원적으로 인코딩되고, 청구항 1에 따라 인코딩된 코드어의 형태로 데이터를 저장한 것을 특징으로 하는 저장매체.
31. 사용자어로 이루어진 사용자 데이터 스트림이 무한대 범위의 1차원 방향으로 전개하는 채널어로 이루어진 채널 데이터 스트림으로 다차원적으로 인코딩되고, 청구항 1의 방법에 따라 인코딩된 코드어의 형태로 데이터를 포함한 것을 특징으로 하는 신호.
32. 컴퓨터 상에서 가동하는 경우 청구항 1 또는 8의 방법의 단계들을 컴퓨터가 실행하도록 프로그램 코드수단을 포함한 것을 특징으로 하는 컴퓨터 프로그램.