KR20040096010A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

Abstract

본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판 상부에 패드 산화막 및 질화막을 형성하는 단계와, 질화막, 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 트렌치가 형성된 반도체 기판을 산소 플라즈마로 트리트먼트시키는 단계와, 트리트먼트된 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 라이너 산화막이 형성된 트렌치를 절연막으로 매립하여 소자 분리막을 형성하는 단계를 포함한다.

이와 같이, 본 발명은 트렌치가 형성된 에피 실리콘층을 산소 플라즈마 공정으로 안정화시킴으로써, 트렌치의 슬로프가 직각에 가까워지더라도 트렌치 매립 시에 보이드 발생을 최소화시킬 수 있다.

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING SHALLOW TRENCH ISOLATION LAYER IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 트렌치의 밑면 및 측면을 안정화시켜 트렌치 매립 공정에서 보이드 발생을 최소화시킬 수 있는 반도체 소자의 소자분리막 형성 방법에 관한 것이다.

일반적으로 반도체 소자를 분리하는 방법으로는 선택적 산화법으로 질화막을 이용하는 LOCOS(Local Oxidation Of Silicon) 소자 분리 방법이 이용되어 왔다.

LOCOS 소자 분리 방법은 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열 산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.

그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 반도체 고집적화에 한계가 잇을 뿐만 아니라 버즈 비크(bird's beak)가 발생하게 된다.

이러한 것을 극복하기 위해 LOCOS 소자 분리 방법을 대체하는 기술로서 트렌치 소자 분리(STI : Shallow Trench Isolation)가 있다. 트렌치 소자 분리에서는 실리콘 웨이퍼에 트렌치를 만들어 절연물을 매립시키기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.

그러면, 이러한 반도체 소자의 소자 분리막을 제조하는 종래의 방법을 첨부된 도 1a 내지 도 1c를 참조하여 설명한다.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상부에 패드 산화막(3)을 형성하고, 그 상부에 화학 기상 증착(CVD : Chemical Vapor Deposition)에 의해 질화막(4)을 증착한다. 이후 질화막(4) 상부에 트렌치 식각을 모트(moat) 패턴(5)을 형성하고, 모트 패턴(5)을 마스크로 드러난 질화막(4)을 식각하여 제거하고, 다시 드러난 패드 산화막(3)과 반도체 기판(1)을 일정 깊이로 식각하여 반도체 소자 분리 영역에 트렌치(T)를 형성한다.

그 다음 도 1b에 도시된 바와 같이, 모트 패턴(5)을 제거하고, 반도체 기판(1)을 열산화하여 트렌치(T) 내벽에 라이너 산화막(6)을 형성한다. 이후, 반도체 기판(1) 전면에 화학 기상 증착에 의해 NSG(Non-doped Silica Glass), TEOS(Teraethylorthosilicate)막 등의 절연막(7)을 증착하여 트렌치(T)를 매립한다. 그리고 트렌치(T) 식각 시 사용된 모트 패턴과 반대 형상의 패턴 즉,리벌스(reverse) 모트 패턴을 절연막 상부에 형성하고, 이를 마스크로 드러난 질화막 상부의 절연막을 식각하여 제거한 후, 리벌스 모트 패턴을 제거한다.

그 다음 도 1c에 도시된 바와 같이, 질화막을 버퍼층으로 반도체 기판(1)을 전면을 화학 기계적 연막하여 패터닝된 절연막(7)을 평탄화한다. 그리고, 습식 식각을 통해 반도체 기판(1)의 활성화 영역 즉, 반도체 소자가 형성될 영역에 잔류하는 질화막을 제거한 후, 반도체 소자의 임계 전압 조정등을 위한 이온 주입을 실시함으로써 반도체 소자 분리를 위한 소자 분리막을 완성한다.

그러나, 반도체 소자가 고집적화됨에 따라 트렌치의 폭이 좁아지고 그 슬로프가 직각에 가까워지기 때문에, 이후 소자 분리막을 형성하기 위해 라이너 산화막을 증착하고 절연막을 매립하는데 한계가 있다. 다시 말해서, 트렌치의 슬로프가 직각에 가까워지면 절연막 매립 공정 후에 보이드가 발생하게 되는 문제점이 있다.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 트렌치가 형성된 반도체 기판을 산소 플라즈마 공정으로 안정화시킴으로써, 트렌치의 슬로프가 직각에 가까워지더라도 트렌치 매립 시에 보이드 발생을 최소화시킬 수 있는 반도체 소자의 소자분리막 형성 방법을 제공하고자 한다.

상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기판 상부에 패드 산화막 및 질화막을 형성하는 단계와, 상기 질화막, 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 반도체 기판을 산소 플라즈마로 트리트먼트시키는 단계와, 상기 트리트먼트된 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 상기 라이너 산화막이 형성된 트렌치를 절연막으로 매립하여 소자 분리막을 형성하는 단계를 포함한다.

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 소자분리막 형성 과정을 도시한 공정 단면도이고,

도 2는 본 발명에 따른 반도체 소자의 소자분리막 형성 과정을 도시한 흐름도이다.

본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해할 수 있을 것이다.

설명에 앞서, 본 발명에 따른 반도체 소자의 트렌치 형성 과정 중에 발생되는 파티클 제거 방법에 대한 설명은 종래의 도 1a 내지 도 1c를 참조하여 설명하며, 동일한 구성요소에 대해서는 동일한 도면 부호를 이용하여 설명한다.

도 2는 본 발명에 따른 반도체 소자의 소자 분리막 형성 과정을 도시한 흐름도이다.

도 2를 참조하면, 반도체 기판(1)을 열산화하여 반도체 기판(1) 상부에 패드 산화막(3)을 형성하고, 그 상부에 화학 기상 증착(CVD : Chemical Vapor Deposition)에 의해 질화막(4)을 증착한다(S202, S204). 이후 질화막(4) 상부에 트렌치 식각을 모트(moat) 패턴(5)을 형성하고, 모트 패턴(5)을 마스크로 드러난 질화막(4)을 식각하여 제거하고, 다시 드러난 패드 산화막(3)과 반도체 기판(1)을 일정 깊이로 식각하여 반도체 소자 분리 영역에 트렌치(T)를 형성한다(S202, S204, S206).

이후, 모트 패턴을 제거하고, 트렌치(T)가 형성된 에피 실리콘층(2)을 안정화시키기 위하여 반도체 기판(1)을 산소(O₂) 플라즈마 공정으로 트리트먼트(treatment)시킨다(S208). 이러한 산소 플라즈마 공정을 이용한 반도체 기판(1)의 트리트먼트는 불안정한 화합물(Si 또는 Si-OH)로 이루어진 반도체 기판(1)을 안정화된 화합물로 형성시킨다. 즉, 산소 플라즈마에 의한 트리트먼트에 의해 트렌치(T) 내벽의 반도체 기판(1)에 산소 라디칼을 형성시킨다.

반도체 기판(1)을 안정화시킴으로써, 후술되는 라이너 산화막 증착 및 절연막 매립 공정에서 보이드 발생을 최소화시킬 수 있다.

그 다음으로, 트리트먼트된 반도체 기판(1)을 열산화하여 트렌치(T) 내벽에 라이너 산화막(6)을 형성한다(S210).

라이너 산화막(6)이 형성된 반도체 기판(1) 전면에 화학 기상 증착에 의해 NSG(Non-doped Silica Glass), TEOS(Teraethylorthosilicate)막 등의 절연막(7)을 증착하여 트렌치(T)를 매립한다. 그리고 트렌치(T) 식각 시 사용된 모트 패턴과 반대 형상의 패턴 즉, 리벌스(reverse) 모트 패턴을 절연막 상부에 형성하고, 이를 마스크로 드러난 질화막(4) 상부의 절연막(7)을 식각하여 제거한 후, 리벌스 모트 패턴을 제거한다.

그 다음, 질화막(4)을 버퍼층으로 반도체 기판(2) 전면을 화학 기계적 연마하여 패터닝된 절연막(7)을 평탄화한다. 그리고, 습식 식각을 통해 반도체 기판(2)의 활성화 영역 즉, 반도체 소자가 형성될 영역에 잔류하는 질화막을 제거한 후, 반도체 소자의 임계 전압 조정 등을 위한 이온 주입을 실시함으로써 반도체소자 분리를 위한 소자 분리막을 완성한다(S212).

이상 설명한 바와 같이, 본 발명은 트렌치가 형성된 반도체 기판을 산소 플라즈마 공정으로 안정화시킴으로써, 트렌치의 슬로프가 직각에 가까워지더라도 트렌치 매립 시에 보이드 발생을 최소화시킬 수 있다.

Claims (2)

1. 반도체 기판 상부에 패드 산화막 및 질화막을 형성하는 단계와,

   상기 질화막, 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와,

   상기 트렌치가 형성된 반도체 기판을 산소 플라즈마로 트리트먼트시키는 단계와,

   상기 트리트먼트된 트렌치 내벽에 라이너 산화막을 형성하는 단계와,

   상기 라이너 산화막이 형성된 트렌치를 절연막으로 매립하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
2. 제 1 항에 있어서, 상기 반도체 기판을 산소 플라즈마로 트리트먼트시키는 단계는, 상기 산소 플라즈마 트리트먼트에 의해 상기 트렌치 내벽에 산소 라디칼을 형성시키는 반도체 소자의 소자 분리막 형성 방법.