KR20040093299A - 워드라인의 끝단을 변경한 반도체 메모리 소자 - Google Patents

워드라인의 끝단을 변경한 반도체 메모리 소자 Download PDF

Info

Publication number
KR20040093299A
KR20040093299A KR1020030027172A KR20030027172A KR20040093299A KR 20040093299 A KR20040093299 A KR 20040093299A KR 1020030027172 A KR1020030027172 A KR 1020030027172A KR 20030027172 A KR20030027172 A KR 20030027172A KR 20040093299 A KR20040093299 A KR 20040093299A
Authority
KR
South Korea
Prior art keywords
word line
head
memory device
semiconductor memory
adjacent
Prior art date
Application number
KR1020030027172A
Other languages
English (en)
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030027172A priority Critical patent/KR20040093299A/ko
Publication of KR20040093299A publication Critical patent/KR20040093299A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 더미셀의 구비한 메모리 소자의 셀 블록에서, 워드라인의 끝단을 변경하여 워드라인 헤드와 워드라인 엔드간의 공간을 충분히 확보하여 공정의 용이화와 누설전류를 감소시킨 반도체 메모리 소자에 관한 것이다. 이를 위한 본 발명은, 그 한쪽 끝단에 연결된 헤드를 갖는 워드라인을 구비하고 있으며, 인접한 워드라인의 헤드는 서로 반대편 끝단에 연결된 반도체 메모리 소자에서, 더미 셀을 포함하는 복수개의 셀; 및 상기 헤드를 구비한 워드라인과 인접하여 형성되되, 상기 더미 셀 중에서 일부 더미 셀 상에만 형성된 워드라인 엔드를 갖는 워드라인을 포함하여 이루어진다.

Description

워드라인의 끝단을 변경한 반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE WITH MODIFIED END OF WORD LINE}
본 발명은 더미(dummy) 셀(cell)을 구비한 메모리 소자의 셀 블록(block)에서, 워드라인의 끝단을 변경하여 워드라인 헤드와 워드라인 엔드간의 공간을 충분히 확보하여 공정의 용이화와 누설전류를 감소시킨 반도체 메모리 소자에 관한 것이다.
도1은 종래기술에 따른 반도체 메모리 소자의 셀 블록에서, 활성영역 및 워드라인을 도시한 도면으로, 이를 참조하여 종래기술의 문제점을 설명하면 다음과 같다.
통상적으로 메모리 셀 블록에는, 실제로 데이터를 저장하는데 사용되는 메인(main) 셀이 형성되어 있을 뿐만 아니라, 셀 블록의 외곽부에는 더미 셀도 형성되어 있다.
도1은 이와같이 더미 셀을 갖는 셀 블록에서 활성영역(13)과 워드라인을 도시한 도면으로, 전체 셀 블록 중에서 일부분만이 도시되어 있다.
즉, 모든 워드라인의 한쪽 끝단에는 서브 워드라인 드라이버(Sub Wordline Drivew : SWD)로 부터 Vpp를 인가받기 위하여 넓은 면적을 갖는 워드라인 헤드(head)(11)가 형성되어 있으나, 도1에는 전체 셀 블록중에서 일부만이 도시된 관계로, 일부 워드라인 헤드만이 도시되어 있다.
워드라인 헤드(11)에 연결된 워드라인과 인접한 워드라인은 엔드(12)부분만이 도시되어 있는데, 엔드(12)부분만이 도시된 워드라인의 워드라인 헤드는 반대편 쪽에 형성되어 있으며, 전술한 바와같이 셀 블록의 일부분만이 도시된 관계로 도1에는 도시되어 있지 않다.
이와같은 점을 참조하여 도1을 살펴보면, 먼저 세로방향으로 길게 형성된 워드라인이 도시되어 있으며, 각각의 워드라인의 헤드(11)와 엔드(12) 및 반복되는 패턴을 갖는 활성영역(13)도 도시되어 있다.
이중에서 워드라인 헤드(11)와 워드라인 엔드(12)가 인접하여 형성된 부분(A)을 확대하여 살펴보면, 워드라인과 워드라인 헤드가 연결되는 부위는 경사를 갖으며 레이아웃(layout)되어 있음을 알 수 있다.
전술한 바와같이 워드라인 헤드는 SWD로 부터 Vpp를 인가받기 위하여 넓은 면적을 가져야 하나, 인접한 워드라인의 엔드가 바로 근접하여 형성되어 있기 때문에, 워드라인 엔드와 워드라인 헤드간의 스페이스(space)를 확보하기 위해 그 연결부위가 약간 경사지게 레이아웃되어 있다.
이와같이 워드라인 헤드와 워드라인과의 연결부위를 경사지게 레이아웃 하더라도, 인접한 워드라인 엔드와의 스페이스가 충분치 않아 공정상에 어려움이 있었으며, 또한 공정변화정도에 따라 워드라인 헤드와 인접한 워드라인 엔드간의 브리지 가능성이 상존하는 문제점이 있었다.
또한, 워드라인 헤드와 인접한 워드라인 엔드간의 스페이스가 충분하지 않기때문에 Vpp가 제대로 인가되지 않는 문제가 있었다. 즉, 어느 워드라인 헤드에 Vpp를 인가하는 경우, Vss 레벨에 있는 인접한 워드라인 엔드와의 누설전류로 인하여Vpp가 충분히 인가되지 않아 tWR(write recovery time) 페일(fail)과 같은 문제를 야기할 수 도 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 워드라인 엔드가 더미 셀상에 형성되지 않도록 워드라인의 끝단을 변경하여 줌으로써 워드라인 헤드와 인접한 워드라인 엔드간의 충분한 스페이스를 확보한 반도체 메모리 소자를 제공함을 그 목적으로 한다.
도1은 종래기술에 따른 메모리 소자의 셀 블록에서 워드라인의 헤드와 엔드를 도시한 도면,
도2는 더미 셀을 구비한 메모리 소자의 셀 블록을 도시한 평면도,
도3은 더미 셀을 구비한 메모리 소자의 셀 블록에서 활성영역을 도시한 평면도,
도4는 본 발명의 제 1 실시예에 따라 형성된 메모리 소자의 셀 블록에서 워드라인 헤드와 워드라인 엔드를 도시한 도면,
도5는 본 발명의 제 2 실시예에 따라 형성된 메모리 소자의 셀 블록에서 워드라인 헤드와 워드라인 엔드를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
41 : 워드라인 헤드 42 : 워드라인 엔드
43 : 더미 셀
상기한 목적을 달성하기 위한 본 발명은, 그 한쪽 끝단에 연결된 헤드를 갖는 워드라인을 구비하고 있으며, 인접한 워드라인의 헤드는 서로 반대편 끝단에 연결된 반도체 메모리 소자에서, 더미 셀을 포함하는 복수개의 셀; 및 상기 헤드를 구비한 워드라인과 인접하여 형성되되, 상기 더미 셀 중에서 일부 더미 셀 상에만 형성된 워드라인 엔드를 갖는 워드라인을 포함하여 이루어진다.
또한, 본 발명은 그 한쪽 끝단에 연결된 헤드를 갖는 워드라인을 구비하고 있으며, 인접한 워드라인의 헤드는 서로 반대편에 구비된 반도체 메모리 소자에서, 더미 셀을 갖는 셀 블록; 및 상기 헤드를 구비한 워드라인과 인접하여 형성되되, 상기 더미 셀 상에는 형성되지 않은 워드라인 엔드를 갖는 워드라인을 포함하여 이루어진다.
본 발명은 워드라인의 끝단을 변경하여, 워드라인 헤드와 인접한 워드라인 엔드간의 충분한 스페이스 확보를 가능케한 반도체 메모리 소자에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2는 더미 셀을 구비한 메모리 소자의 셀 블록을 일부분만 도시한 평면도로서 데이터 저장에 사용되는 메인 셀과 더미셀이 도시되어 있다. 도2에서 'D'가 표기되어 있으며 셀 블록의 외곽부에 형성된 셀은 더미 셀(22)을 의미하며, 나머지 셀들은 데이터 저장에 사용되는 메인 셀들을 나타낸다.
도2를 참조하면, 위에서 두번째 열(row) 까지의 셀들은 더미 셀로 사용되고 있으며 또한, 가장 왼쪽으로부터 일정한 행(column)까지의 셀들도 더미 셀로 사용되고 있음을 알 수 있다.
도3은 더미 셀을 구비한 메모리 소자의 셀 블록에서 활성영역을 도시한 평면도로서, 반복되는 패턴을 갖는 활성영역(31)이 도시되어 있으며, 이러한 활성영역은 셀이 형성된다.
도4는 메모리 소자의 셀 블록에서, 본 발명의 제 1 실시예에 따라 워드라인이 형성된 모습을 도시한 도면으로, 더미 셀(43), 메인 셀, 워드라인 헤드(41) 및 워드라인 엔드(42)가 도시되어 있다. 이때, 도4에 도시된 셀 블록에서 위에서 두번째 열(row) 까지의 셀들이 더미 셀로 사용된다.
도4에 도시된 워드라인 역시, 한쪽 서브 워드라인 드라이버로(SWD)부터 Vpp를 인가받기 위한 워드라인 헤드(41)가 도시되어 있으며, 반대쪽에 위치한 서브 워드라인 드라이버로부터 Vpp를 인가받기 위한 워드라인 헤드는 도시되어 있지 않다. 대신에, 반대쪽에 위치한 서브 워드라인 드라이버로부터 Vpp 를 인가받는 워드라인의 엔드(42)가 도시되어 있다.
도4에 도시된 셀 블록에서, 워드라인 엔드(42)는 가장 외곽쪽에 형성된 더미 셀 상에는 형성되어 있지 않음을 알 수 있다. 즉, 위에서 두번째 열 까지의 셀을 더미 셀로 사용하는 경우에, 가장 외곽쪽에 위치한 더미 셀 상에는 워드라인이 형성되어 있지 않다.
이는, 워드라인 엔드와 인접한 워드라인 헤드(41)와의 충분한 스페이스를 확보하기 위한 것으로, 본 발명의 제 1 실시예에서는 가장 외곽쪽에 형성된 더미 셀 상에는 워드라인이 형성되지 않도록 워드라인의 끝단을 변경하였다.
즉, 종래기술과 달리 워드라인 헤드와 인접한 워드라인 엔드와의 스페이스가 충분하도록 워드라인의 끝단을 변경하였기 때문에 워드라인 헤드의 면적을 넓힐 수 있다.
또한, 도4에는 워드라인 헤드와 워드라인과의 연결부위가 경사지게 레이아웃되어 있으나, 이와같이 경사지게 레이아웃하지 않고 일직선으로 레이아웃할 수도 있다. 즉, 본 발명의 제 1 실시예에서는 인접한 워드라인 헤드와 워드라인 엔드간의 스페이스가 충분히 확보되었기 때문에, 워드라인 헤드와 워드라인과의 연결부위를 일직선으로 레이아웃 할 수 있다.
이와같이 워드라인 헤드와 인접한 워드라인 엔드와의 스페이스가 충분히 확보되면, 공정 파라미터(parameter)가 변화되어도 워드라인 헤드와 인접한 워드라인 엔드간의 브리지(bridge)를 방지할 수 있다.
또한, 워드라인 헤드와 인접한 워드라인 엔드간의 스페이스가 충분하기 때문에 워드라인에 인가되는 Vpp 가 충분히 인가될 수 있다. 즉, 어느 워드라인 헤드에 Vpp를 인가하는 경우, 본 발명의 제 1 실시예에서는 충분한 스페이스가 확보되어 있기 때문에, Vss 레벨에 있는 인접한 워드라인 엔드와의 누설전류를 방지할 수 있으므로, Vpp를 충분히 인가할 수 있는 장점이 있다.
다음으로 본 발명의 제 2 실시예를 도5를 참조하여 설명한다.
도5를 참조하면, 더미 셀(43), 워드라인 헤드(41) 및 워드라인 엔드(42)가 도시되어 있으며, 본 발명의 제 2 실시예에서는 모든 더미 셀 상에 워드라인이 형성되지 않도록 워드라인의 끝단을 변경하였다.
그리고, 도5에도 역시 워드라인 헤드와 워드라인과의 연결부위가 경사지게 레이아웃되어 있으나, 이와같이 경사지게 레이아웃하지 않고 일직선으로 레이아웃할 수도 있다.
도5를 참조하면 셀 블록에서 위에서 두번째 열 까지의 셀들은 더미 셀로 사용되고 있으며, 워드라인은 모든 더미 셀 상에는 형성되지 않도록 워드라인의 끝단을 변경하였다.
본 발명의 제 2 실시예에서는 제 1 실시예에서보다 워드라인 헤드와 인접한워드라인 엔드간의 스페이스를 더욱 충분히 확보할 수 있으므로, 워드라인 헤드의 면적을 더욱 크게 할 수 있으며, 워드라인 헤드와 인접한 워드라인 엔드와의 누설전류를 방지할 수 있으므로, Vpp를 충분히 인가할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 반도체 메모리 소자의 제조에 적용하면, 워드라인 헤드와 워드라인 엔드와의 스페이스를 충분히 확보할 수 있어, 공정이 용이해지며, 또한, 공정변화정도에 의해 발생할 수 있는 브리지 현상이나 누설전류를 방지할 수 있는 효과가 있다.

Claims (3)

  1. 그 한쪽 끝단에 연결된 헤드를 갖는 워드라인을 구비하고 있으며, 인접한 워드라인의 헤드는 서로 반대편 끝단에 연결된 반도체 메모리 소자에서,
    더미 셀을 포함하는 복수개의 셀; 및
    상기 헤드를 구비한 워드라인과 인접하여 형성되되, 상기 더미 셀 중에서 일부 더미 셀 상에만 형성된 워드라인 엔드를 갖는 워드라인
    을 포함하여 이루어지는 반도체 메모리 소자.
  2. 그 한쪽 끝단에 연결된 헤드를 갖는 워드라인을 구비하고 있으며, 인접한 워드라인의 헤드는 서로 반대편에 구비된 반도체 메모리 소자에서,
    더미 셀을 갖는 셀 블록; 및
    상기 헤드를 구비한 워드라인과 인접하여 형성되되, 상기 더미 셀 상에는 형성되지 않은 워드라인 엔드를 갖는 워드라인
    을 포함하여 이루어지는 반도체 메모리 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 헤드와 상기 워드라인과의 연결부위는 일직선으로 레이아웃되는 것을특징으로 하는 반도체 메모리 소자.
KR1020030027172A 2003-04-29 2003-04-29 워드라인의 끝단을 변경한 반도체 메모리 소자 KR20040093299A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030027172A KR20040093299A (ko) 2003-04-29 2003-04-29 워드라인의 끝단을 변경한 반도체 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030027172A KR20040093299A (ko) 2003-04-29 2003-04-29 워드라인의 끝단을 변경한 반도체 메모리 소자

Publications (1)

Publication Number Publication Date
KR20040093299A true KR20040093299A (ko) 2004-11-05

Family

ID=37373405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027172A KR20040093299A (ko) 2003-04-29 2003-04-29 워드라인의 끝단을 변경한 반도체 메모리 소자

Country Status (1)

Country Link
KR (1) KR20040093299A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049274B2 (en) 2007-09-03 2011-11-01 Samsung Electronics Co., Ltd. Semiconductor integrated circuit and method of manufacturing the same
US8189359B2 (en) 2009-04-03 2012-05-29 Samsung Electronics Co., Ltd. Nonvolatile memory device having different types of metal lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049274B2 (en) 2007-09-03 2011-11-01 Samsung Electronics Co., Ltd. Semiconductor integrated circuit and method of manufacturing the same
US8189359B2 (en) 2009-04-03 2012-05-29 Samsung Electronics Co., Ltd. Nonvolatile memory device having different types of metal lines

Similar Documents

Publication Publication Date Title
US8633544B2 (en) Twin MONOS array for high speed application
US9543306B1 (en) Sub word line driver of a semiconductor memory device
US20030174570A1 (en) Semiconductor memory device having potential control circuit
JP2007053321A (ja) 半導体記憶装置
EP1434231A3 (en) Magnetic random access memory and data read method thereof
US7885100B2 (en) Phase change random access memory and layout method of the same
JP2007096301A (ja) 不揮発性半導体メモリ装置
JP2005259913A (ja) 半導体集積回路
KR100521386B1 (ko) 리드 온리 메모리에서의 커플링 현상을 방지하기 위한비트 셀 어레이
US6266264B1 (en) Word line straps using two different layers of metal
KR100300697B1 (ko) 반도체기억장치
CN111755452B (zh) 包括平行结构的半导体存储器件
KR20040093299A (ko) 워드라인의 끝단을 변경한 반도체 메모리 소자
JP2007242700A (ja) 半導体メモリ
US7199471B2 (en) Method and apparatus for reducing capacitive coupling between lines in an integrated circuit
US6643160B2 (en) Data bus architecture for integrated circuit devices having embedded dynamic random access memory (DRAM) with a large aspect ratio providing reduced capacitance and power requirements
JP2008192259A (ja) 強誘電体半導体記憶装置
KR930001738B1 (ko) 반도체 메모리장치의 워드라인 드라이버 배치방법
KR100259673B1 (ko) 반도체 메모리
JP2005302850A (ja) 半導体記憶装置
KR100702841B1 (ko) 더미 센스앰프를 구비하는 반도체 메모리 장치 및 그에따른 데이터 센싱 방법
JP3469074B2 (ja) 半導体メモリ装置
JP2000243933A (ja) デコーダ接続装置
JP2005223137A (ja) 強誘電体メモリ装置
JP2009170903A (ja) 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid