KR20040092673A - 고휘도 및 고신뢰성을 가지는 발광 다이오드 소자 - Google Patents

고휘도 및 고신뢰성을 가지는 발광 다이오드 소자 Download PDF

Info

Publication number
KR20040092673A
KR20040092673A KR20030026197A KR20030026197A KR20040092673A KR 20040092673 A KR20040092673 A KR 20040092673A KR 20030026197 A KR20030026197 A KR 20030026197A KR 20030026197 A KR20030026197 A KR 20030026197A KR 20040092673 A KR20040092673 A KR 20040092673A
Authority
KR
South Korea
Prior art keywords
ohmic contact
led
led unit
light emitting
emitting diode
Prior art date
Application number
KR20030026197A
Other languages
English (en)
Other versions
KR100551247B1 (ko
Inventor
김봉철
조현룡
권기영
김성한
Original Assignee
(주)옵토웨이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)옵토웨이 filed Critical (주)옵토웨이
Priority to KR20030026197A priority Critical patent/KR100551247B1/ko
Publication of KR20040092673A publication Critical patent/KR20040092673A/ko
Application granted granted Critical
Publication of KR100551247B1 publication Critical patent/KR100551247B1/ko

Links

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 고휘도 및 고신뢰성을 가지는 발광 다이오드 소자를 제공한다. 본 발명에 따른 발광 다이오드 소자는, 상반된 도핑 반도체층 사이에 활성층이 개재된 LED 단위체; 소정의 투과성 절연막을 매개로 상기 LED 단위체 상에 형성되어 상기 LED 단위체 상부에 있는 도핑 반도체층에 바이어스 전류를 인가하고 상기 활성층에서 방출되는 광자를 반사시키는 도전성 반사막; 금속성 박막을 매개로 웨이퍼 본딩 방법에 의해 상기 도전성 반사막과 접합된 서브 마운트 기판; 및 상기 LED 단위체의 하부에 있는 도핑 반도체층에 바이어스 전류를 인가하는 오믹콘택을 형성하여 바이어스 전류를 인가하는 오믹콘택 라인을 포함하는 것을 특징으로 한다. 본 발명은 고휘도 이면서도 열적 신뢰성이 높은 발광 다이오드 소자를 제공한다. 또한, 플립 칩 공정을 적용하는 경우에서와 같이 열 분산 구조를 발광 다이오드 소자에 도입하면서도 생산성은 플립 칩 공정을 적용하는 경우보다 더욱 향상된 발광 다이오드 소자를 제공한다.

Description

고휘도 및 고신뢰성을 가지는 발광 다이오드 소자{LIGHT EMITTING DIODE DEVICE HAVING HIGH LUMINANCE AND RELIABILITY CHARACTERISTICS}
본 발명은 발광 다이오드 소자에 관한 것으로, 특히 발광 다이오드 소자의 광적출 및 열적 신뢰성을 향상시키면서도 생산성을 향상시킬 수 있는 발광 다이오드 소자의 구조에 관한 것이다.
발광 다이오드(Light Emitting diode : 이하, 'LED'라 칭함)는 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑 반도체층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2 개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 발광성 재결합되어 빛이 발생된다. 활성 영역에서 발생된 빛은 모든 방향으로 방출되고 그 중 일부가 외부로 노출된 표면을 통해 반도체 칩 밖으로 탈출하게 된다.
최근, 반도체 재료가 개선됨에 따라 반도체 소자의 효율 또한 향상되고 있다. 새로운 LED는 자외선에서 녹색까지의 스펙트럼에서 효율적인 조도를 허용하는 GaN 과 같은 재료로 만들어지고 있다. LED가 개선됨에 따라, 교통 신호기, 옥외 및 옥내 디스플레이, 자동차 전조등 및 미등, 종래의 옥내 조명 장치 등 많은 응용 분야에서 종래의 발광체를 대체할 것으로 예상되고 있다.
그러나, 종래의 LED는 활성층에서 발생되는 빛을 모두 방출할 수 없어 그 효율이 제한된다. LED가 구동되면, 빛이 활성층으로부터 모든 방향으로 방출되어 여러 상이한 각도로 방출 표면에 도달한다. 전형적인 반도체 재료는 대기(n = 1.0)또는 인캡슐레이팅 에폭시(n ≒ 1.5)에 비해 높은 굴절률(n ≒ 2.2 - 3.8)을 갖는다. 스넬(Snell)의 법칙에 의하면, 표면 법선 방향에 대해 일정한 임계 각도보다 작은 각도로 굴절률이 높은 영역에서 굴절률이 낮은 영역으로 이동하는 빛은 굴절률이 더 낮은 영역으로 방출된다. 임계 각도 이상의 각도로 표면에 도달하는 빛은 방출되지 않고 내부 전반사(Total Internal Reflection : TIR)된다. LED의 경우, TIR 빛은 흡수될 때까지 LED내에서 계속 반사되거나, 방출 표면이 아닌 표면 밖으로 탈출할 수 있다. 이러한 현상 때문에, 종래의 LED에서 발생되는 빛은 그 대부분이 방출되지 않아, 그 효율을 저하시킨다.
상기와 같은 원인으로 인해 고품질의 반도체 재료를 이용하여도 LED 내부에서 생성된 광자와 이중에 최종적으로 대기로 방출되는 광자의 비율은 여전히 작은 한계를 지닌다. 따라서, LED의 낮은 효율을 극복하기 위해 LED의 기하학적 구조를 변형시켜 소자의 효율을 향상시키기 위한 여러 가지 다양한 시도가 진행되어 왔다. 그 예로는 일반적인 LED의 형태를 탈피해서 역 피라미드 형태로 LED를 형성하는 방법[Krames, et al., 'High Power Truncated Inverted Pyramid(AlxGal-x)0.5In0.5P/GaP Light Emitting Diodes Exhibiting) 50% External Qauntum Efficiency', Applied Physics Letters 75 (1999)]과, LED표면에 주름 구조를 적용하는 랜덤 텍스쳐링(Random Texturing) 방법을 들 수 있다. 하지만, 전자의 방법은 고효율 LED 특성은 얻을 수 있을지 모르나, 고휘도 LED를 위해 최근 시도되고 있는 대면적 LED 구조에는 적용될 수 없는 한계가 있고, 특히 질화물계 반도체 LED의 경우와 같이 에피 웨이퍼의 기판에서 보다 활성층 영역에서 가이딩되는 빛이 많은 경우는 큰 효과가 없다. 그리고, 후자의 방법은 LED 표면에 형성된 거침 정도에 따라 LED로 스프레딩되는 전류 흐름이 방해될 수 있어 전류 분산에 악영향을 줄 수 있는 문제가 있다.
상기한 2가지 방법에 따른 문제점을 해결할 수 있는 또 다른 종래의 방법으로는 LED 소자에 마이크로 어레이 구조를 적용하는 방법이 있다. 전술한 바와 같이 일반적으로 LED의 형태는 육면체인데 일반적으로 반도체는 활성층에서 생성된 빛이 반도체 외부로 탈출할 때 반도체 경계면에서 그 경계면과 빛의 입사 각도에 따른 어느 정도의 반사율이 존재한다. 이렇게 반사된 빛은 다시 반도체 내부로 되돌아오게되고 이렇게 되면 상대적으로 광 손실이 높은 반도체 내부에서의 광 진행 경로가 길어지게 되어 결국 광추출 효율이 현저히 떨어지게 된다. 그런데 이러한 현상은 LED의 크기가 커질 경우 더욱 심각해지며 사파이어를 기판으로한 청색 LED의 경우에는 N-GaN와 사파이어의 경계면, 그리고 활성층 사이가 광 도파로(Optical Waveguide)로써의 기능이 매우 크기 때문에 LED 내부에서 발생하는 전반사 현상으로 인한 광 추출 효율 감소 현상은 사파이어를 기판으로 한 청색 LED에서 매우 심각하다. 마이크로 LED 어레이는 이러한 광 추출 효율 감소 현상을 최소화하기 위한 방법 중에 LED를 매우 작은 크기로 형성(이하, '마이크로 LED'라 함)하고 이와 같은 마이크로 LED의 배열 형태를 포함하는 하나의 대면적 LED를 제작하는 것이다. 이 방법은 LED 내부의 활성층에서 생성된 광자의 광추출 경로를 짧게 함으로써 LED 내부에서의 광 흡수율을 낮춰 광 추출 효율을 향상시키고, 피조일렉트릭필드(Piezoelectric Field)를 감소시킴으로써 활성층의 내부 양자 효율(internal quantum efficiency)를 향상시키는 효과가 있다. 그런데, 마아크로 어레이 구조를 LED에 적용하는 방법은 고효율 소자의 제조에는 적합할 수 있으나, 고출력 소자를 제조하는데는 적절하지 않다. 마이크로 LED 구조에서는 p 오믹 영역의 면적이 줄어들기 때문에 직렬저항의 성분이 커지게 되어 심각한 전력 손실이 나타나며, 불균일한 전류 분산의 원인이 될 수도 있다. 또한 좁은 지역으로 전류가 집중되고 이것은 전류밀도 상승을 초래하여 접합부분의 온도 상승을 일으키게 되는데 이러한 접합부분의 온도 상승은 반도체 LED에서 발광 효율을 감소시키는 가장 큰 원인이 된다.
상기와 같은 이유로, 최근 주목을 받고 있는 LED를 이용한 조명 제품 개발에서도 LED 동작 중 발생하는 소자의 열적 불안전성을 최소화하기 위해 열 분산 구조가 소자 패키지 구조 설계의 주요한 요소로 여겨지고 있다. 이러한 열 분산 구조를 구현하기 위한 시도 중 플립 칩 공정을 적용하여 LED 로부터 발생되는 열의 분산 작용을 보다 용이하게 하려는 방법들이 제안되고 있다.
일반적인 플립 칩 공정이 적용된 LED는 활성층을 소자가 실장되는 플립 칩용 기판 방향으로 향하게 함으로써 LED의 활성층과 플립 칩용 기판과의 경로를 최소화하여 열 분산이 보다 용이하게 이루어지게 하고, 플립 칩용 기판과 LED 전극과의 접촉 면적을 넓힐 수 있어 활성층의 접합 온도 상승을 줄일 수 있게 된다. 더구나, 질화물계 반도체 LED 소자의 경우는 마이크로 LED 구조를 소자에 도입함과 동시에 플립 칩 공정을 적용하게 되면, 에피 기판으로 사용되는 사파이어가 가시광에서 높은 투명도를 갖고 있기 때문에 높은 광추출 효율과 높은 열분산 효율을 동시에 기대할 수 있다.
그런데, 플립 칩 공정을 LED 소자에 적용할 때 발생되는 가장 큰 문제는 플립 칩 공정의 적용 과정에서 생산성 및 신뢰성의 저하가 우려된다는 점이다.
보다 구체적으로, 일반적으로 적용되는 플립 칩 공정에서는 양극(anode)과 음극(cathode)이 형성된 완벽한 소자를 제작한 후 소자의 전극과 플립칩용 서브 마운트 기판에 형성된 접촉패드를 정확하게 2차원 정렬하고, 솔더 범프 등이 개재된 상태에서 전극과 접촉패드를 마주보게 하고, 리플로우 공정과 언더필 공정을 적용하여 전극과 접촉패드를 접착시키는 복잡한 단계가 진행되어야 한다.
상기와 같은 복잡한 공정이 LED 소자 제조공정에 도입될 경우 개별 LED 소자마다 각각 플립 칩 공정을 적용하여야 하므로 생산성의 저하가 초래될 수밖에 없다. 특히, 최근 시도되고 있는 마이크로 LED 어레이 구조가 도입된 LED 소자에 플립 칩 공정을 적용함에 있어서는, LED의 전극과 플립 칩용 서브 마운트 기판 사이의 전기적 접촉이 매우 중요하기 때문에, 플립 칩 공정 과정에서 우선 LED와 서브 마운트의 정확한 2차원적 정렬과 두 기판 사이의 간격이 매우 균일하여야 한다는 매우 엄격한 조건이 요구된다. 만약, 이 두 가지 요건이 만족되지 않을 경우, 플립 칩 공정의 도입에 따른 생산성 저하는 물론이고 소자의 불량율이 높아져 소자의 신뢰성까지 저하되는 문제가 발생된다.
본 발명은 전술한 종래기술의 문제를 해결하기 위해 안출된 것으로써, 광추출 효율이 높고 소자의 고신뢰성 보장을 위한 열 발산 구조가 도입되어 있으며, 플립 칩 공정이 적용될 때보다 생산성이 높은 발광 다이오드 소자의 제조방법과 그 구조를 제공하는데 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도1는 본 발명의 실시예에 따른 발광 다이오드 소자의 구조를 도시한 3차원 구조도이다.
도2a 및 도2b와 도3a 및 도3b는 본 발명의 실시예에 따른 발광 다이오드 소자의 상부 평면도이다.
도4는 본 발명의 실시예에 따른 발광 다이오드 소자의 구조에 DBR(Distributed Bragg Reflector: 이하, 'DBR'이라 함) 구조층을 적재한 RCLED(Resonance Cavity Light Emitting Diode: 이하, 'RCLED'라 함)의 소자 단면도이다.
도5은 본 발명의 실시예에 따른 발광 다이오드 소자에 DBR 구조를 구현한 VCSEL(Vertical Cavity Surface Emitting Lasers: 이하, 'VCSEL'이라 함)의 소자 단면도이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 발광 다이오드 소자는, 상반된 도핑 반도체층 사이에 활성층이 개재된 LED 단위체; 소정의 투과성 절연막을 매개로 상기 LED 단위체 상에 형성되어 상기 LED 단위체 상부에 있는 도핑 반도체층에 바이어스 전류를 인가하고 상기 활성층에서 방출되는 광자를 반사시키는 도전성 반사막; 금속성 박막을 매개로 웨이퍼 본딩 방법에 의해 상기 도전성 반사막과 접합된 서브 마운트 기판; 및 상기 LED 단위체의 하부에 있는 도핑 반도체층에 바이어스 전류를 인가하는 오믹콘택을 형성하여 바이어스 전류를 인가하는 오믹콘택 라인을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 투과성 절연막은 상기 LED 단위체 상부에 있는 도핑된 반도체층 상부를 노출시키도록 패터닝되는 것이 바람직하다.
본 발명에 있어서, 상기 도전성 반사막과 상기 LED 단위체의 상부에 있는 도핑된 반도체층 사이에서 오믹콘택을 형성하는 오믹콘택 패드를 더 포함할 수 있다.
본 발명에 있어서, 상기 LED 단위체는 마이크로 LED 어레이 구조의 대응하는 위치에 형성되는 것이 바람직하다.
본 발명에 있어서, 상기 금속성 박막과 도전성 반사막 사이에 DBR 구조층이 개재될 수 있다. 또한, 상기 오믹콘택 라인과 상기 LED 단위체의 하부에 있는 도핑된 반도체층 사이에 DBR 구조층이 개재될 수 있다.
본 발명에 있어서, 상기 오믹콘택 라인은, 각 LED 단위체에 구비된 활성층에 대한 오믹콘택 평면으로의 투영영역을 구획하도록 메쉬 구조로 형성될 수 있다. 이 때, 상기 메쉬 구조는 정사각형 메쉬 또는 정육각형 메쉬의 2차원적 반복배열로 이루어질 수 있다. 선택적으로, 상기 오믹콘택 라인은 상기 투영영역의 둘레와 실질적으로 접할 수 있다.
본 발명에 있어서, 상기 오믹콘택 라인은, 각 LED 단위체에 구비된 활성층에 대한 오믹콘택 평면으로의 각 투영영역을 적어도 2개 이상 폐루프에 의해 구획하도록 형성될 수 있다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 실시예에 따른 발광 다이오드의 구조이다.
도 1을 참조하면, 본 발명의 실시예를 구현하기 위해, 먼저 소정의 기판, 예컨대 사파이어 기판에 에피텍시얼 공정을 적용하여 N형 반도체층(10)과 P형 반도체층(30) 사이에 활성층(20)을 형성하고 포토그라피 공정을 적용하여 개별적인 소형 LED 단위체(A)(마이크로 LED)를 형성한다. 본 발명의 실시예에서, 상기 N형 반도체층(10)은 실리콘이 도핑된 AlGaN로 형성하고, 상기 P형 반도체층(30)은 마그네슘이 도핑된 AlGaN로 형성하는데, 본 발명이 이에 한정되는 것은 아니다.
이어서, 각 LED 단위체(A)의 상부에 구비된 P형 반도체층(30)의 상부에 P형 오믹콘택 패드(40)를 형성하고, 이 P형 오믹콘택 패드(40)를 노출시키도록 패터닝된 투과성 절연막(50)을 형성한다. 그런 다음, 기판 전면에 도전성 반사막(60)을 형성한다. 본 발명의 실시예에서, 상기 P형 오믹콘택 패드(40)는 Ti, Al, Au, Ni, Pt, Pd, Ag, Rh 또는 이들의 혼합물로 형성할 수 있고, 상기 투과성 절연막(50)은 SiO2또는 Si3N4로 형성할 수 있고, 상기 도전성 반사막(60)은 Ti, Al, Au, Ni, Pt, Pd, Ag, Rh 또는 이들의 혼합물로 형성할 수 있다.
그리고 나서, 웨이퍼 기판 전면에 형성되어 있는 상기 도전성 반사막(60)에 도전성 전극(70) 및 다이 본딩용 전극(90)이 각 면에 형성되어 있는 서브마운트 기판(M), 예컨대 실리콘 기판을 웨이퍼 본딩 공정으로 접합시킨다. 이 때, 기판의 도전선 반사막(60)과 도전성 전극(70)의 접합이 이루어진다. 그런 다음, 마이크로 LED 단위체(A)가 형성되어 있는 에피텍시 웨이퍼의 기판을 제거하고 N형(혹은 P형) 반도체층(10)을 위한 오믹콘택 라인(80)을 형성한다. 본 발명의 실시예에서, 상기 도전성 전극(70), 다이 본딩용 전극(90) 및 N형 오믹콘택 라인(80)은 Ti, Al, Au,Ni, Pt, Pd, Ag, Rh 또는 이들의 혼합물로 형성할 수 있다.
상기한 바에 따라 제조된 발광 다이오드는 활성층(20)이 서브마운트 기판(M) 방향으로 대하고 있어 플립칩 공정을 이용한 발광 다이오드와 마찬가지로 우수한 열분산 기능을 가진다. 또한, 서브마운트 기판(M)의 접합시 정밀한 2차원적 정렬이 필요치 않는 웨이퍼 본딩 공정이 적용됨으로써 보다 안정적인 제조 공정을 확보할 수 있다. 또한 마이크로 LED 단위체(A)를 적용함으로써 광 추출 효율을 높일 수 있고, 특히 N형 오믹콘택 라인(80)을 도 1과 같이 형성할 경우 활성층 영역(B)을 최대한 넓힐 수 있다. 도1에서, 참조부호 B는 각 마이크로 LED 단위체(A)의 활성층(20)을 오믹콘택 라인(80)에 의해 오믹콘택이 이루어지는 평면(C)에 가상으로 투영한 영역을 나타낸 것이다.
기존에 마이크로 LED를 이용한 플립 칩 형태의 발광 다이오드는 마이크로 LED(A) 각각의 P형 오믹콘택 패드(40)와 서로 독립적으로 패터닝된 도전성 전극(70)을 정밀하게 2차원 정렬시켜 접착시켜야 했다. 이에 따라, 하나의 마이크로 LED 단위체(A)를 소형으로 제작하는데 치명적인 한계를 갖고 있었다. 그러나, 본 발명에서는 도전성 전극(70)을 패터닝하지 않을 뿐만 아니라, 플립칩 공정과 웨이퍼 본딩 공정을 혼합하여 적용함으로써 10~20㎛ 크기의 마이크로 LED 배열 구조 제작이 가능하며 이렇게 함으로써 도 1과 같은 이상적인 마이크로 LED 배열 형태를 갖는 발광 다이오드 제작이 가능해진다.
본 발명에 따른 발광 다이오드 소자는 앞서 언급한 마이크로 LED 구조와 플립칩 구조 각각의 장점을 모두 포함하면서 웨이퍼 본딩 공정을 적용하여 보다 안정적인 제작이 가능하다.
한편, 본 발명에 따른 발광 다이오드 소자에 있어서는, 후술하는 바와 같이 마이크로 LED 단위체(A)와 N형 오믹콘택 라인(80)의 상호적인 배열을 최적화함으로써 마이크로 LED 구조가 갖는 높은 광추출 효율을 극대화 하고, 높은 열적 안정성을 얻을 수 있다. 이에 대해 도2a 내지 도3b를 참조하여 설명하기로 한다. 도면에서 참조부호 B는 N형 오믹콘택 라인(80)이 형성되어 있는 평면, 즉 오믹콘택 평면에 활성층 영역(20)을 투영하여 나타낸 가상의 영역(이하, 투영 영역이라 함)을 나타낸다. 도면부호 80과 B를 참조하면 N형 오믹콘택 라인(80)과 활성층 영역(20) 사이의 2차원적 배열 관계를 용이하게 확인할 수 있다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 발광 다이오드 소자의 상부 평면도이다.
도 2a는 N형 오믹콘택 라인(80)을 활성층 투영 영역(B)에 대해 그물 형태로 결선한 구조이다. 이러한 구조는 마이크로 LED의 높은 광추출 기능을 극대화 할 수 있을 뿐만 아니라 전류 분산도 매우 우수하기 때문에 마이크로 LED의 이상적인 구조라고 할 수 있다. 한편, 도 2a와 같은 구조는 N형 오믹콘택 라인(80)의 면적이 넓어지기 때문에 광추출 효율이 낮아지고 활성층 투영 영역(B)의 면적이 상대적으로 줄어들게 된다. 이를 해결하기 위해서는 N형 오믹콘택 라인(80)의 폭이 수 ㎛ 정도로 매우 좁게 제작해야 하는 어려움이 있다.
도 2b는 이러한 어려움을 해결하기 위해 제안될 수 있는 N형 오믹콘택 라인(80)의 배치 구조로서, 하나 이상의 LED 단위체(A)의 활성층 투영 영역(B)을 N형 오믹콘택 라인(80)에 의해 감싸여지도록 N형 오믹콘택 라인(80)이 결선된 구조이다. 도 2a에 비해 전류 분산이 다소 어려울 수 있으나, N형 오믹콘택 라인(80)의 면적을 최소화하여 활성층 영역(20)을 극대화 할 수 있고 광추출 효율을 더욱 향상 시킬 수 있다.
도 3a 내지 도 3b는 도 2에 나타낸 배열 형태와 마이크로 LED 구조체(A)의 모양을 변화시킨 구조이다. 도 2와 3에 나타낸 바와 같이 마이크로 LED 자체의 모양과 그 배열 형태를 임의의 형태로 변형 시킬 수 있는데, 이러한 형태 및 배열의 변형은 마이크로 LED 구조체(A)에 포함되는 활성층 영역(20)을 최대한 넓히는 동시에 적절한 전류 분산을 목적으로 한다.
도4 및 도5은 본 발명에 따른 발광 다이오드 소자의 구조를 가진 RCLED(Resonance Cavity LED)와 VCSEL(Vertical Cavity Surface Emitting Lasers)의 구조를 도시한 소자 단면도이다.
도4에 도시된 RCLED는 본 발명의 제1실시예에 따른 발광 다이오드 소자를 형성하다가 서브 마운트기판(M)을 웨이퍼 본딩하기 전에 DBR(Distributed Bragg Reflector) 구조를 형성함으로써 구현 가능하고, 도5에 도시된 VCSEL은 본 발명의 실시예에 따른 발광 다이오드 소자를 형성하는 과정 중 서브 마운트 기판(M)을 웨이퍼 본딩하기 전 및 기판을 제거한 후에 DBR 구조를 형성함으로써 구현 가능하다.
상기 DBR 구조는 일반적으로 SiO2혹은 Si3N4등의 절연물질을 사용할 수도있으나, 이런 물질을 사용하면 서브 마운트 기판(M) 위에 형성된 도전성 전극(70)과 LED 단위체(A)의 P형 반도체층(30)과의 전기적 연결이 불가능하다. 따라서 위와 같은 절연 물질을 이용해 DBR 층을 형성할 경우, DBR 층 일부를 제거하여야 한다.
하지만, AlGaN, InGaN 또는 이들의 혼합물질로 DBR 층을 형성하면 P형 반도체층(30)과의 전기적 연결을 위한 별도의 공정은 필요치 않다. DBR 층을 형성하는 방법에는, 상기 LED 단위체(A) 상부에 DBR 층을 형성한 후 도전성 반사막(60)을 형성하거나 혹은 서브 마운트 기판 위에 도전성 전극(70)을 형성한 후 그 위에 DBR층을 형성할 수 있는데, 후자의 경우에는 도전성 반사막(60)의 기능이 달라진다. 즉, 도전성 반사막(60) 하부에 DBR 층이 형성된 구조이기 때문에 DBR의 기능이 불가능해지므로, 이때에 사용하는 도면부호 60번 층은 도전성 투과막의 기능을 갖도록 하는 것이 바람직하다.
도4 및 도5에 도시된 바와 같은 구조를 가지는 RCLED와 VCSEL은 본 발명에 따른 구조가 채택되어 있어 열적 안정성을 가질 뿐만 아니라 DBR 구조층의 채택에 의해 높은 광추출 효율을 가지게 된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명은 마이크로 LED 어레이 구조의 도입으로 활성층에서 방출되는 광자의 광추출 경로를 짧게 함으로써 광추출 효율의 향상에 의한 소자의 고휘도를 달성하고, 공정이 단순하면서도 정밀한 2차원 정렬과정이 필요 없어 소자의 불량율이 현저히 작은 웨이퍼 본딩 방법을 적용하여 열 분산 구조를 발광 다이오드 소자에 구현함으로써 고출력이 요구되는 조건에서도 열에 의한 소자의 성능 저하 없이 높은 신뢰성을 가지고 동작할 수 있는 발광 다이오드 소자를 제공할 수 있게 된다. 또한, 플립 칩 공정을 적용하는 경우보다 효과적인 열분산 구조를 소자에 구현하면서도 생산성은 더욱 향상시킬 수 있게 된다.

Claims (7)

  1. (a) 상반된 도핑 반도체층 사이에 활성층이 개재된 LED 단위체;
    (b) 소정의 투과성 절연막을 매개로 상기 LED 단위체 상에 형성되어 상기 LED 단위체 상부에 있는 도핑 반도체층에 바이어스 전류를 인가하고 상기 활성층에서 방출되는 광자를 반사시키는 도전성 반사막;
    (c) 금속성 박막을 매개로 웨이퍼 본딩 방법에 의해 상기 도전성 반사막과 접합된 서브 마운트 기판; 및
    (d) 상기 LED 단위체의 하부에 있는 도핑 반도체층에 바이어스 전류를 인가하는 오믹콘택을 형성하여 바이어스 전류를 인가하는 오믹콘택 라인을 포함하는 것을 특징으로 하는 발광 다이오드 소자.
  2. 제1항에 있어서,
    상기 투과성 절연막은 상기 LED 단위체 상부에 있는 도핑된 반도체층 상부를 노출시키도록 패터닝된 것을 특징으로 하는 발광 다이오드 소자.
  3. 제1항에 있어서,
    상기 도전성 반사막과 상기 LED 단위체의 상부에 있는 도핑된 반도체층 사이에서 오믹콘택을 형성하는 오믹콘택 패드를 더 포함하는 것을 특징으로 하는 발광 다이오드 소자.
  4. 제1항에 있어서,
    상기 금속성 박막과 도전성 반사막 사이에 개재된 DBR 구조층을 더 포함하는 것을 특징으로 하는 발광 다이오드 소자.
  5. 제4항에 있어서, 상기 오믹콘택 라인과 상기 LED 단위체의 하부에 있는 도핑된 반도체층 사이에 개재된 DBR 구조층을 더 포함하는 것을 특징으로 하는 발광 다이오드 소자.
  6. 제 1항에 있어서,
    상기 오믹콘택 라인은, 각 LED 단위체에 구비된 활성층에 대한 오믹콘택 명면으로의 각 투영영역을 적어도 1개이상의 폐루프에 의해 구획하도록 메쉬 구조로 형성된 것을 특징으로 하는 발광다이오드 소자.
  7. 제6항에 있어서,
    상기 메쉬 구조는 다각형 메쉬의 2차원적 반복배열로 이루어진 것을 특징으로 하는 발광 다이오드 소자.
KR20030026197A 2003-04-25 2003-04-25 고휘도 및 고신뢰성을 가지는 발광 다이오드 소자 KR100551247B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030026197A KR100551247B1 (ko) 2003-04-25 2003-04-25 고휘도 및 고신뢰성을 가지는 발광 다이오드 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030026197A KR100551247B1 (ko) 2003-04-25 2003-04-25 고휘도 및 고신뢰성을 가지는 발광 다이오드 소자

Publications (2)

Publication Number Publication Date
KR20040092673A true KR20040092673A (ko) 2004-11-04
KR100551247B1 KR100551247B1 (ko) 2006-02-09

Family

ID=37373025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030026197A KR100551247B1 (ko) 2003-04-25 2003-04-25 고휘도 및 고신뢰성을 가지는 발광 다이오드 소자

Country Status (1)

Country Link
KR (1) KR100551247B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138943B1 (ko) * 2004-12-14 2012-04-25 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364773B1 (ko) 2006-12-28 2014-02-18 서울바이오시스 주식회사 개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138943B1 (ko) * 2004-12-14 2012-04-25 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR100551247B1 (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
US6646292B2 (en) Semiconductor light emitting device and method
JP4796577B2 (ja) 反射性ボンディングパッドを有する発光デバイスおよび反射性ボンディングパッドを有する発光デバイスを作製する方法
JP5372766B2 (ja) 光取り出し効率の高い球形led
KR101503558B1 (ko) 와이어 본드가 없는 웨이퍼 레벨 led
TWI390759B (zh) 製造三族氮化物裝置之方法及使用該方法製造之裝置
US11929456B2 (en) Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
JP2004006893A (ja) 改善された光抽出のためのフリップチップ発光ダイオードの量子井戸の選択配置
KR20020002472A (ko) 역전된 발광 소자 제조 방법
KR20020000142A (ko) 발광 소자
KR101228130B1 (ko) 반도체 발광 소자 및 그 제조 방법, 발광장치
JP2006012916A (ja) 発光素子
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR20120034910A (ko) 반도체 발광소자 및 이의 제조방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100551247B1 (ko) 고휘도 및 고신뢰성을 가지는 발광 다이오드 소자
KR100712890B1 (ko) 발광소자와 그 제조방법
KR100647814B1 (ko) 고휘도 발광 다이오드 소자
KR20110115795A (ko) 반도체 발광소자 및 그 제조방법
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20090041179A (ko) 발광 다이오드 및 그 제조 방법
KR102249648B1 (ko) 적색 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee