KR20040089292A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20040089292A
KR20040089292A KR1020030023007A KR20030023007A KR20040089292A KR 20040089292 A KR20040089292 A KR 20040089292A KR 1020030023007 A KR1020030023007 A KR 1020030023007A KR 20030023007 A KR20030023007 A KR 20030023007A KR 20040089292 A KR20040089292 A KR 20040089292A
Authority
KR
South Korea
Prior art keywords
semiconductor package
solder balls
semiconductor
package
side surfaces
Prior art date
Application number
KR1020030023007A
Other languages
English (en)
Other versions
KR100967668B1 (ko
Inventor
정영환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030023007A priority Critical patent/KR100967668B1/ko
Publication of KR20040089292A publication Critical patent/KR20040089292A/ko
Application granted granted Critical
Publication of KR100967668B1 publication Critical patent/KR100967668B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

본 발명은 리드가 없는 평판형 반도체 패키지(QFN:Quad Flat No-lead)의 실장밀도를 높이는 반도체 패키지 및 그 제조방법을 개시한다. 본 발명은 리드가 없는 평판형 반도체 패키지에 있어서, 적어도 둘이상의 반도체 패키지가 적층된 구조를 갖고, 상기 적어도 둘이상의 반도체 패키지는 측면부가 노출된 제 1 및 제 2단자부를 포함하는 반도체 패키지 몸체부; 및 상기 노출된 제 1 및 제 2단자부의 측면부를 따라 각각이 부착된 복수의 제 1솔더볼과 복수의 제 2솔더볼을 구비하며, 상기 복수의 제 1 및 제 2솔더볼은 서로 대응하여 결합되어 상기 적어도 둘 이상의 반도체 패키지를 전기적으로 결합시키는 것을 특징으로 한다.
따라서, 본 발명은 QFN 패키지를 패키지 스택구조로 형성함으로써, 기존의 QFN 패키지에 비해 칩의 실장밀도가 상당 부분 증가하는 효과가 있다.

Description

반도체 패키지 및 그 제조방법{Semiconductor pakage and the method for manufacturing thereof}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히, 리드가 없는 평판형 반도체 패키지(QFN:Quad Flat No-lead)의 실장밀도를 높인 반도체 패키지 및 그 제조방법에 관한 것이다.
최근, 개인용 컴퓨터를 포함한 전자제품군이 소형화의 추세로 나아감에 따라 반도체 패키징 분야에서는 소형화, 고용량화 및 다기능화된 반도체 패키지에 대한 요구가 증가하고 있다. 이러한 요구에 부흥하여 반도체 패키지는 쓰루 홀(ThroughHole) 타입에서 표면실장(Surface Mount) 타입으로 변화되고 있다.
상기 표면실장 타입은 대표적으로 BGA(Ball Grid Array), FBGA(Fine Ball Grid Array), QFP(Quad Flat Pakage), QFN(Quad Flad No-lead) 등이 있으며, 이들은 패키지의 크기를 줄이면서 실장밀도를 높이기 위해 "스택 기술"과 접목되어 멀티 칩 패키지(Multi-Chip Package)의 형태로 발전하고 있다. 여기서, 멀티 칩 패키지는 적어도 둘 이상의 패키지를 적층한 구조를 갖는 패키지 스택과 단일 패키지 내에 적어도 둘 이상의 반도체 칩을 적층한 칩 스택으로 나누어진다.
도 1은 종래 기술에 따른 QFN 타입 반도체 패키지를 설명하기 위한 도면으로서, 도시된 바와 같이, 다이본딩패드(미도시)가 중심부에 형성되며 상기 다이본딩패드(미도시)의 주변부를 따라 형성된 복수의 단자부(12)를 갖는 리드프레임(10)과, 접착부재(14)를 개재하여 비활성면이 다이본딩패드(미도시)에 접착되는 반도체 다이(16)와, 반도체 다이(16)의 활성면과 복수의 리드부(12)를 전기적으로 연결하는 복수의 본딩와이어(18)와, 외부환경으로부터 내부의 손상을 방지하기 위해 반도체 다이(16)와 복수의 본딩와이어(18)를 몰딩하는 에폭시 몰딩 컴파운드 재료의 봉지제(110)로 구성된다.
복수의 단자부(12)는 돌출되지 않은 형태로 리드프레임(10)에 포함되어 반도체 다이(16)를 외부와 전기적으로 연결시킨다. 접착부재(14)로는 전기적으로 절연특성을 갖는 에폭시 계열의 접착 테이프나 폴리이미드(polyimide) 재질의 접착 테이프 등이 이용된다.
일반적으로, 고용량을 위해 칩 사이즈를 증가시키는데 한계가 있다는 점을감안하면, 이와 같은 구성을 갖는 종래의 기술에서는 단일의 칩이 패키지 내에 탑재되므로, 그 만큼 실장 밀도가 낮아 최근의 요구를 충족시키지 못하는 문제점이 있다.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위해 적어도 하나 이상의 QFN 타입 반도체 패키지를 패키지 스택구조로 형성함으로써, 칩의 실장밀도를 향상시키는 반도체 패키지를 제공하는 데 있다.
도 1은 종래 기술에 따른 QFN 타입의 반도체 패키지를 설명하기 위한 도면.
도 2 및 도 3은 본 발명에 따른 QFN 타입의 반도체 패키지를 설명하기 위한 도면.
도 4a 내지 도 4f는 본 발명에 따른 QFN 타입 반도체 패키지의 제조방법을 설명하기 위한 공정도.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는, 리드가 없는 평판형 반도체 패키지에 있어서, 적어도 둘이상의 반도체 패키지가 적층된 구조를 갖고, 상기 적어도 둘이상의 반도체 패키지는 측면부가 노출된 제 1 및 제 2단자부를 포함하는 반도체 패키지 몸체부; 및 상기 노출된 제 1 및 제 2단자부의 측면부를 따라 각각이 부착된 복수의 제 1솔더볼과 복수의 제 2솔더볼을 구비하며, 상기 복수의 제 1 및 제 2솔더볼은 서로 대응하여 결합되어 상기 적어도 둘 이상의 반도체 패키지를 전기적으로 결합시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지 제조방법은, 리드가 없는 평판형 반도체 패키지를 제조하는 방법에 있어서, 복수의 단자부를 갖는 리드프레임을 고정시키는 단계; 접착부재를 개재하여 상기 리드프레임에 반도체 다이를 부착하는 단계; 상기 반도체 다이와 상기 복수의 단자부를 와이어 본딩하는 단계; 봉지제를 이용하여 상기 결과물의 전면을 몰딩하는 단계; 상기 복수의 단자부의 측면부를 따라 복수의 제 1솔더볼이 전기적으로 결합된 제 1반도체 패키지를 형성하는 단계; 상기의 단계를 반복수행하여 복수의 제 2솔더볼이 전기적으로 결합된 제 2반도체 패키지를 형성하는 단계; 및 상기 제 1반도체 패키지의 상부에 상기 제 2반도체 패키지를 적층한 후 상기 복수의 제 1 및 제 2솔더볼을 대응하여 전기적으로 결합시키는 단계를 구비하는 것을 특징으로 하는 반도체 패키지 제조방법.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2 및 도 3는 본 발명에 따른 QFN 타입의 반도체 패키지를 설명하기 위한 도면으로서, 도시된 바와 같이, 적어도 둘이상의 반도체 패키지(100,200)가 적층된 구조를 갖는 반도체 패키지 몸체부(300)를 포함한다.
반도체 패키지 몸체부(200)에 있어, 반도체 패키지(100,200) 각각은 다이본딩패드(미도시)가 중심부에 형성되며 상기 다이본딩패드(미도시)의 주변부를 따라 형성된 복수의 단자부(102,202)를 갖는 리드프레임(104,204)과, 접착부재(106,206)를 개재하여 비활성면이 리드프레임(104,204)의 상부에 접착된 반도체 다이(108,208)와, 반도체 다이(108,208)의 활성면과 복수의 단자부(102,202)를 전기적으로 연결하는 복수의 본딩와이어(110,210)와, 외부환경으로부터 내부의 손상을 방지하기 위해 반도체 다이(108,208)와 복수의 본딩와이어(110,210)를 몰딩하는에폭시 몰딩 컴파운드 재료의 봉지제(112,212)로 구성된다.
복수의 단자부(102,202)는 돌출되지 않은 형태로 리드프레임(104,204)내에 포함되어 반도체 다이(108,208)를 외부와 전기적으로 연결한다. 복수의 단자부(102,202) 각각의 측면부(104a,204a)는 몰딩 공정후 노출된 상태가 되며, 이들 측면부(104a,204a)를 따라 복수의 솔더볼(114,214)이 결합된다. 복수의 솔더볼(114,214)은 상호 결합되어 하측 반도체 패키지(100)와 상측의 반도체 패키지(200)를 전기적으로 결합시키는 단자로서의 역할을 수행한다.
접착부재(106,106)로는 전기적으로 절연특성을 갖는 에폭시 계열의 접착 테이프나 폴리이미드(polyimide) 재료의 접착 테이프 등이 이용된다.
도 4a 내지 도 4f는 본 발명에 따른 QFN 타입의 반도체 패키지 제조방법을 설명하기 위한 공정도로서, 두 개의 QFN 타입 반도체 패키지를 패키지 스택 구조로 형성한 것이다.
본 발명에 따른 QFN 타입 반도체 패키지의 제조방법을 도 4a 내지 도 4f를 인용하여 설명하면 다음과 같다.
먼저, 도 4a에 나타낸 바와 같이, QFN 패키지용 리드프레임(104)의 하부면을 접착부(116)을 갖는 커버레이 필름(coverlay film)(118)에 부착한다. 여기서, 커버레이 필름(118)은 리드프레임(104)의 형상을 유지시키기 위한 지지부로서의 역할을 수행한다.
그 다음, 도 4b에 나타낸 바와 같이, 접착부재(106)를 개재하여 반도체 다이(108)의 비활성면이 리드프레임(104)의 다이본딩패드(미도시)에 접착되도록 다이부착공정을 진행한다.
그 다음, 도 4c에 나타낸 바와 같이, 다이부착공정이 완료된 결과물에 와이어 본딩 공정을 실시하여 반도체 다이(108)의 활성면과 리드프레임(104)의 단자부(102)를 전기적으로 연결시킨다. 이에 따라 복수의 본딩와이어(110)에 의해 반도체 다이(108)의 본딩패드(미도시)와 단자부(102)의 본딩패드(미도시)가 전기적으로 연결된다.
그 다음, 도 4d에 나타낸 바와 같이, 와이어 본딩이 완료된 결과물의 전면에 에폭시 몰딩 컴파운드 재료를 도포한 후 적정 범위의 열과 압력을 가하여 패키지 형태로 성형하는 몰딩공정을 진행하고, 이어 리드프레임(104)에서 커버레이 필름(coverlay film)(118)을 제거한다. 상기 몰딩 공정시 복수의 단자부(102)와 리드프레임(104) 사이의 공간은 에폭시 몰딩 컴파운드 재료로 채워진다.
그 다음, 도 4e에 나타낸 바와 같이, 1차 리플로우(reflow) 공정을 실시하여 복수의 단자부(102)의 측면부를 따라 복수의 솔더볼(114)을 부착한다. 이로써, 본 발명에 따른 QFN 타입의 제 1반도체 패키지를 제조하는 공정이 완료된다.
이어, 상기의 공정 단계를 반복적으로 수행하면, 상기 QFN 타입 제 1반도체 패키지와 동일한 구성을 갖는 QFN 타입 제 2반도체 패키지를 제조할 수 있다. 상기 QFN 타입 제 2반도체 패키지의 제조공정은 상기의 단계로부터 용이하게 이해될 수 있으므로, 이하 그 상세한 설명은 생략하기로 한다.
그 다음, QFN 타입 제 1반도체 패키지의 상부에 QFN 타입 제 2반도체 패키지를 적층한 후 그 결과물에 대해 2차 리플로우 공정을 실시하여 복수의솔더볼(114,214)을 상호 결합시킨다.
상기에서 본 발명의 특정 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
이상에서와 같이, 본 발명은 QFN 패키지를 패키지 스택구조로 형성함으로써, 기존의 QFN 패키지에 비해 칩의 실장밀도가 상당 부분 증가하는 효과가 있다.

Claims (7)

  1. 리드가 없는 평판형 반도체 패키지에 있어서,
    적어도 둘이상의 반도체 패키지가 적층된 구조를 갖고, 상기 적어도 둘이상의 반도체 패키지는 측면부가 노출된 제 1 및 제 2단자부를 포함하는 반도체 패키지 몸체부; 및
    상기 노출된 제 1 및 제 2단자부의 측면부를 따라 각각이 부착된 복수의 제 1솔더볼과 복수의 제 2솔더볼을 구비하며,
    상기 복수의 제 1 및 제 2솔더볼은 서로 대응하여 결합되어 상기 적어도 둘 이상의 반도체 패키지를 전기적으로 결합시키는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 복수의 제 1 및 제 2솔더볼은 리플로우 공정에 의해 상기 노출된 제 1 및 제 2단자부의 측면부를 따라 부착되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 복수의 제 1 및 제 2솔더볼은 리플로우 공정에 의해 상호 전기적으로 결합되는 것을 특징으로 하는 반도체 패키지.
  4. 리드가 없는 평판형 반도체 패키지를 제조하는 방법에 있어서,
    복수의 단자부를 갖는 리드프레임을 고정시키는 단계;
    접착부재를 개재하여 상기 리드프레임에 반도체 다이를 부착하는 단계;
    상기 반도체 다이와 상기 복수의 단자부를 와이어 본딩하는 단계;
    봉지제를 이용하여 상기 결과물의 전면을 몰딩하는 단계;
    상기 복수의 단자부의 측면부를 따라 복수의 제 1솔더볼이 전기적으로 결합된 제 1반도체 패키지를 형성하는 단계;
    상기의 단계를 반복수행하여 복수의 제 2솔더볼이 전기적으로 결합된 제 2반도체 패키지를 형성하는 단계; 및
    상기 제 1반도체 패키지의 상부에 상기 제 2반도체 패키지를 적층한 후 상기 복수의 제 1 및 제 2솔더볼을 대응하여 전기적으로 결합시키는 단계를 구비하는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. 제 4 항에 있어서,
    상기 리드프레임은 접착부를 갖는 커버레이 필름에 고정되는 것을 특징으로 하는 반도체 패키지 제조방법.
  6. 제 4 항에 있어서,
    상기 복수의 제 1 및 제 2솔더볼은 리플로우 공정에 의해 상기 복수의 단자부의 측면부를 따라 부착되는 것을 특징으로 하는 반도체 패키지 제조방법.
  7. 제 4 항에 있어서,
    상기 복수의 제 1 및 제 2솔더볼은 리플로우 공정에 의해 상호 전기적으로 결합되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020030023007A 2003-04-11 2003-04-11 반도체 패키지 및 그 제조방법 KR100967668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030023007A KR100967668B1 (ko) 2003-04-11 2003-04-11 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030023007A KR100967668B1 (ko) 2003-04-11 2003-04-11 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040089292A true KR20040089292A (ko) 2004-10-21
KR100967668B1 KR100967668B1 (ko) 2010-07-07

Family

ID=37370830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030023007A KR100967668B1 (ko) 2003-04-11 2003-04-11 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100967668B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843205B1 (ko) * 2006-09-21 2008-07-02 삼성전자주식회사 반도체 패키지 및 적층형 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200182574Y1 (ko) * 1997-12-30 2000-06-01 김영환 적층형 패키지
JP3625714B2 (ja) * 1999-10-20 2005-03-02 株式会社三井ハイテック 半導体装置
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
DE10110203B4 (de) 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843205B1 (ko) * 2006-09-21 2008-07-02 삼성전자주식회사 반도체 패키지 및 적층형 반도체 패키지

Also Published As

Publication number Publication date
KR100967668B1 (ko) 2010-07-07

Similar Documents

Publication Publication Date Title
US6583503B2 (en) Semiconductor package with stacked substrates and multiple semiconductor dice
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US6080264A (en) Combination of semiconductor interconnect
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
US20020158318A1 (en) Multi-chip module
US7622800B2 (en) Stacked semiconductor packages and method therefor
US20040164392A1 (en) Stacked semiconductor package and method for fabricating
KR20030018642A (ko) 스택 칩 모듈
US20080157302A1 (en) Stacked-package quad flat null lead package
US6849952B2 (en) Semiconductor device and its manufacturing method
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
KR20110124061A (ko) 적층형 반도체 패키지
KR100967668B1 (ko) 반도체 패키지 및 그 제조방법
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
KR100923999B1 (ko) Ｐｃｂ를 사용하지 않는 적층 반도체 패키지 구조의 제조방법
KR100876876B1 (ko) 칩 스택 패키지
CN117334662A (zh) 多晶粒四方扁平无引脚混合封装
KR20080020372A (ko) 듀얼 다이 패키지
KR20070039731A (ko) 적층 패키지
KR20040089293A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 10