KR20040078239A - 자기저항 램 및 그 제조 방법 - Google Patents
자기저항 램 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040078239A KR20040078239A KR1020030013062A KR20030013062A KR20040078239A KR 20040078239 A KR20040078239 A KR 20040078239A KR 1020030013062 A KR1020030013062 A KR 1020030013062A KR 20030013062 A KR20030013062 A KR 20030013062A KR 20040078239 A KR20040078239 A KR 20040078239A
- Authority
- KR
- South Korea
- Prior art keywords
- mtj cell
- word line
- forming
- read word
- line
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Abstract
Description
Claims (5)
- 소스, 산화막, 및 드레인이 절연기판의 상부에 차례로 적층되어 구성되는 수직구조 전계효과 트랜지스터;상기 소스의 상부에 형성되되, 상기 산화막의 양 측면의 게이트영역에 포함되는 읽기 워드라인;상기 드레인영역의 상부에 형성된 콘택 라인;상기 콘택 라인의 상부에 전면 적층된 MTJ셀;상기 MTJ셀의 상부에 형성되는 비트라인; 및상기 비트라인의 상부에 형성된 쓰기 워드라인을 구비하여,상기 MTJ셀의 패턴을 형성하기 위한 별도의 마스크 공정 필요없이, 자기정렬방식에 의해 상기 MTJ셀의 패턴을 형성하는 것을 특징으로 하는 자기저항 램.
- 제 1 항에 있어서, 상기 자기정렬방식은,이온주입을 통해 소스영역과 드레인영역을 형성하고, 실리콘 기둥을 채널 영역으로 형성하는 것을 특징으로 하는 자기저항 램.
- 제 1 항에 있어서, 상기 읽기 워드라인은,폴리 실리콘을 증착함을 특징으로 하는 자기저항 램.
- 절연체 상부에 원통형 모양의 실리콘 기둥을 형성하고, 이온을 주입하여 상기 이온주입을 통해 소스영역과 드레인영역을 형성하고, 상기 실리콘 기둥의 측벽에 게이트 산화막을 형성하는 공정;상기 드레인영역의 상부에 읽기 워드라인을 전면에 증착하고 평탄화작업을 수행하고, 상기 읽기 워드라인의 상부에 제 1 층간절연막을 증착하고, 콘택을 형성하는 공정;상기 콘택의 상부에 MTJ셀을 전면에 증착하고, 상기 MTJ셀의 상부에 제 1 포토리지스트를 패터닝하는 공정;상기 제 1 포토리지스트를 이용하여 상기 읽기 워드라인까지 식각하여 게이트를 형성하는 공정;상기 식각 후 제 2 층간 절연막을 전면에 증착하고, 평탄화 작업을 수행한 후 비트라인을 이루는 메탈라인을 전면에 증착하는 공정;상기 비트라인 상부에 상기 읽기 워드라인과 직각방향으로 제 2 포토리지스트를 패터닝하는 공정; 및상기 패터닝된 제 2 포토리지스트를 이용하여 상기 제 2 층간절연막까지 식각하는 공정을 포함하는 것을 특징으로 하는 자기저항 램의 제조 방법.
- 제 4 항에 있어서, 상기 읽기 워드라인은,폴리 실리콘으로 구성되는 것을 특징으로 하는 자기저항 램의 제조 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0013062A KR100520611B1 (ko) | 2003-03-03 | 2003-03-03 | 자기저항 램 및 그 제조 방법 |
JP2003413354A JP2004266254A (ja) | 2003-03-03 | 2003-12-11 | 磁気抵抗性ラム及びその製造方法 |
US10/734,294 US7095069B2 (en) | 2003-03-03 | 2003-12-15 | Magnetoresistive random access memory, and manufacturing method thereof |
DE10358964A DE10358964A1 (de) | 2003-03-03 | 2003-12-15 | Magnetowiderstandsdirektzugriffsspeicher und Herstellungsverfahren hierzu |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0013062A KR100520611B1 (ko) | 2003-03-03 | 2003-03-03 | 자기저항 램 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040078239A true KR20040078239A (ko) | 2004-09-10 |
KR100520611B1 KR100520611B1 (ko) | 2005-10-10 |
Family
ID=32923767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0013062A KR100520611B1 (ko) | 2003-03-03 | 2003-03-03 | 자기저항 램 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7095069B2 (ko) |
JP (1) | JP2004266254A (ko) |
KR (1) | KR100520611B1 (ko) |
DE (1) | DE10358964A1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317739A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
KR100707170B1 (ko) * | 2004-08-23 | 2007-04-13 | 삼성전자주식회사 | 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법 |
DE102004047411B3 (de) * | 2004-09-28 | 2006-05-11 | Funktionale Materialien Rostock E.V. | Magnetisches Speicherschichtsystem |
US7212432B2 (en) * | 2004-09-30 | 2007-05-01 | Infineon Technologies Ag | Resistive memory cell random access memory device and method of fabrication |
JP2008042090A (ja) * | 2006-08-09 | 2008-02-21 | Toshiba Corp | 磁気ランダムアクセスメモリ |
DE102006051137A1 (de) * | 2006-10-30 | 2008-05-08 | Qimonda Ag | Anordnung vertikaler Transistoren in einem Substrat und Verfahren zur Herstellung |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
DE102007009876A1 (de) * | 2007-02-28 | 2008-09-11 | Qimonda Ag | Anordnung von Speicherzellen umfassend Doppel-Gate-Transistoren mit gebogenem Stromfluss, sowie Verfahren zum Betrieb und zur Herstellung derselben |
KR100979350B1 (ko) | 2008-07-07 | 2010-08-31 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 제조 방법 |
JP5740225B2 (ja) * | 2011-06-29 | 2015-06-24 | 株式会社東芝 | 抵抗変化メモリの製造方法 |
US9691464B2 (en) * | 2013-03-15 | 2017-06-27 | Avalanche Technology, Inc. | Fast programming of magnetic random access memory (MRAM) |
US8792269B1 (en) * | 2013-03-15 | 2014-07-29 | Avalanche Technology, Inc. | Fast programming of magnetic random access memory (MRAM) |
JP2015082564A (ja) * | 2013-10-22 | 2015-04-27 | ソニー株式会社 | メモリセル構造、メモリ製造方法、メモリ装置 |
CN111293138A (zh) * | 2018-12-07 | 2020-06-16 | 中国科学院上海微系统与信息技术研究所 | 三维mram存储结构及其制作方法 |
US11121174B2 (en) | 2019-11-21 | 2021-09-14 | International Business Machines Corporation | MRAM integration into the MOL for fast 1T1M cells |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226635A (ja) | 1992-02-13 | 1993-09-03 | Casio Comput Co Ltd | 薄膜半導体装置 |
US5940319A (en) | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
US6175515B1 (en) | 1998-12-31 | 2001-01-16 | Honeywell International Inc. | Vertically integrated magnetic memory |
JP2002151660A (ja) * | 2000-11-14 | 2002-05-24 | Fujitsu Ltd | 磁気ランダム・アクセス・メモリ及びその磁気情報書き込み方法 |
JP2002208682A (ja) * | 2001-01-12 | 2002-07-26 | Hitachi Ltd | 磁気半導体記憶装置及びその製造方法 |
KR100399436B1 (ko) * | 2001-03-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
JP3854839B2 (ja) | 2001-10-02 | 2006-12-06 | キヤノン株式会社 | 磁気抵抗素子を用いた不揮発固体メモリ |
-
2003
- 2003-03-03 KR KR10-2003-0013062A patent/KR100520611B1/ko active IP Right Grant
- 2003-12-11 JP JP2003413354A patent/JP2004266254A/ja active Pending
- 2003-12-15 US US10/734,294 patent/US7095069B2/en not_active Expired - Lifetime
- 2003-12-15 DE DE10358964A patent/DE10358964A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US7095069B2 (en) | 2006-08-22 |
JP2004266254A (ja) | 2004-09-24 |
KR100520611B1 (ko) | 2005-10-10 |
DE10358964A1 (de) | 2004-09-30 |
US20040175887A1 (en) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6855564B2 (en) | Magnetic random access memory having transistor of vertical structure with writing line formed on an upper portion of the magnetic tunnel junction cell | |
KR100442959B1 (ko) | 마그네틱 램 및 그 형성방법 | |
US6657270B2 (en) | Magnetic random access memory using bipolar junction transistor, and method for fabricating the same | |
KR100615493B1 (ko) | Soi 기판을 이용한 자기 기억 장치 및 그 제조 방법 | |
US6542398B2 (en) | Magnetic random access memory | |
KR100520611B1 (ko) | 자기저항 램 및 그 제조 방법 | |
US20070206411A1 (en) | Magnetic Random Access Memory Devices Including Contact Plugs Between Magnetic Tunnel Junction Structures and Substrates and Related Methods | |
KR100520175B1 (ko) | 반도체소자의 제조방법 | |
KR100527536B1 (ko) | 마그네틱 램 | |
JP2004179489A (ja) | 磁気半導体記憶装置 | |
US20140254255A1 (en) | Mram wtih metal gate write conductors | |
KR100422945B1 (ko) | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법 | |
KR100527592B1 (ko) | 반도체소자의 제조방법 | |
US20040165427A1 (en) | Magnetic memories having magnetic tunnel junctions in recessed bit lines and/or digit lines and methods of fabricating the same | |
KR100399439B1 (ko) | 마그네틱 램(Magnetic RAM) 셀 및 그의 제조방법 | |
KR20040041337A (ko) | 새로운 구조 및 동작 방식을 갖는 자기 메모리 및 그 제조방법 | |
KR20050077157A (ko) | 자기 캐핑층을 갖는 엠램 소자 및 그 제조방법 | |
KR20030058626A (ko) | 엠램(mram) 셀의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140822 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150824 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170824 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180822 Year of fee payment: 14 |