JPH05226635A - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JPH05226635A JPH05226635A JP4058833A JP5883392A JPH05226635A JP H05226635 A JPH05226635 A JP H05226635A JP 4058833 A JP4058833 A JP 4058833A JP 5883392 A JP5883392 A JP 5883392A JP H05226635 A JPH05226635 A JP H05226635A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- magnetic
- hall voltage
- semiconductor device
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成でメモリ機能を持たせる。
【構成】 基板１の上面には磁性体薄膜２が設けられ、
磁性体薄膜２の上面には絶縁膜３を介して薄膜トランジ
スタ４が設けられている。薄膜トランジスタ４は、平面
ほぼ十字形状の半導体薄膜１１、半導体薄膜１１上にゲ
ート絶縁膜１２を介して設けられたゲート電極１３、半
導体薄膜１１の左右端部に接続されたソース・ドレイン
電極１４、および半導体薄膜１１の前後端部に接続され
たホール電圧検出用電極１５を備えている。そして、ゲ
ート電圧が印加されると、ドレイン電流が流れる。この
とき、磁性体薄膜２がその膜厚方向にすなわち上向きま
たは下向きに磁化されていると、ホール効果により、半
導体薄膜１１にはドレイン電流の流れている方向と磁性
体薄膜２による磁場印加方向の双方に垂直な方向に正負
いずれかのホール電圧が発生する。したがって、簡単な
構成でメモリ機能を持たせることができる。
磁性体薄膜２の上面には絶縁膜３を介して薄膜トランジ
スタ４が設けられている。薄膜トランジスタ４は、平面
ほぼ十字形状の半導体薄膜１１、半導体薄膜１１上にゲ
ート絶縁膜１２を介して設けられたゲート電極１３、半
導体薄膜１１の左右端部に接続されたソース・ドレイン
電極１４、および半導体薄膜１１の前後端部に接続され
たホール電圧検出用電極１５を備えている。そして、ゲ
ート電圧が印加されると、ドレイン電流が流れる。この
とき、磁性体薄膜２がその膜厚方向にすなわち上向きま
たは下向きに磁化されていると、ホール効果により、半
導体薄膜１１にはドレイン電流の流れている方向と磁性
体薄膜２による磁場印加方向の双方に垂直な方向に正負
いずれかのホール電圧が発生する。したがって、簡単な
構成でメモリ機能を持たせることができる。
Description
【０００１】
【産業上の利用分野】この発明はメモリ機能等を備えた
薄膜半導体装置に関する。
薄膜半導体装置に関する。
【０００２】
【従来の技術】ＦＥＴ（電界効果トランジスタ）は、入
力（ゲート）電圧の変化を（ドレイン）電流の変化とし
て出力するものであり、消費電力が小さく高集積化が可
能であることから、主にディジタル回路素子として用い
られている。
力（ゲート）電圧の変化を（ドレイン）電流の変化とし
て出力するものであり、消費電力が小さく高集積化が可
能であることから、主にディジタル回路素子として用い
られている。
【０００３】ところで、従来のこのようなＦＥＴでは入
力電圧を印加している間だけ出力電流を得ることができ
るので、このままでは、メモリ機能とか磁気センサ等の
センシング機能とかの如き所定の機能を持たせることが
できず、付随の回路やデバイスを必要とする。例えば、
ＦＥＴにメモリ機能を持たせるには、ＳＲＡＭやＤＲＡ
Ｍの如き複雑な回路構成としたり、ＥＥＰＲＯＭの如き
駆動方法とセンスアンプを採用しなければならない。ま
た、ＦＥＴに磁気センサ等のセンシング機能を持たせる
には、検出素子と回路からなる独立したセンサが必要と
なる。
力電圧を印加している間だけ出力電流を得ることができ
るので、このままでは、メモリ機能とか磁気センサ等の
センシング機能とかの如き所定の機能を持たせることが
できず、付随の回路やデバイスを必要とする。例えば、
ＦＥＴにメモリ機能を持たせるには、ＳＲＡＭやＤＲＡ
Ｍの如き複雑な回路構成としたり、ＥＥＰＲＯＭの如き
駆動方法とセンスアンプを採用しなければならない。ま
た、ＦＥＴに磁気センサ等のセンシング機能を持たせる
には、検出素子と回路からなる独立したセンサが必要と
なる。
【０００４】
【発明が解決しようとする課題】このように、従来のＦ
ＥＴでは、単独で所定の機能を遂行させるには不向きで
あり、機能遂行のための複雑な付加的回路構成や素子を
必要とするという問題があった。この発明の目的は、簡
単な構成でメモリ機能等の所定の機能を持たせることの
できる薄膜半導体装置を提供することにある。
ＥＴでは、単独で所定の機能を遂行させるには不向きで
あり、機能遂行のための複雑な付加的回路構成や素子を
必要とするという問題があった。この発明の目的は、簡
単な構成でメモリ機能等の所定の機能を持たせることの
できる薄膜半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、薄膜トラン
ジスタにホール電圧検出用電極を備えさせ、かつこの薄
膜トランジスタに磁性体薄膜を積層したものである。
ジスタにホール電圧検出用電極を備えさせ、かつこの薄
膜トランジスタに磁性体薄膜を積層したものである。
【０００６】
【作用】この発明によれば、薄膜トランジスタと磁性体
薄膜とを積層しているので、ホール効果により、薄膜ト
ランジスタにドレイン電流の流れている方向と磁性体薄
膜による磁場印加方向の双方に垂直な方向にホール電圧
を発生させることができ、そしてこのホール電圧をホー
ル電圧検出用電極を介して検出すると、磁性体薄膜によ
る磁場印加方向の相違により正負いずれかのホール電圧
が得られることになり、このため例えば磁性体薄膜によ
る磁場印加方向を予めいずれかの方向に定めておくこと
により記憶情報１、０を書込んでおくことができ、しか
も薄膜トランジスタにホール電圧検出用電極を備えさ
せ、かつこの薄膜トランジスタに磁性体薄膜を積層させ
るだけでよく、したがって簡単な構成でメモリ機能等の
所定の機能を持たせることができる。
薄膜とを積層しているので、ホール効果により、薄膜ト
ランジスタにドレイン電流の流れている方向と磁性体薄
膜による磁場印加方向の双方に垂直な方向にホール電圧
を発生させることができ、そしてこのホール電圧をホー
ル電圧検出用電極を介して検出すると、磁性体薄膜によ
る磁場印加方向の相違により正負いずれかのホール電圧
が得られることになり、このため例えば磁性体薄膜によ
る磁場印加方向を予めいずれかの方向に定めておくこと
により記憶情報１、０を書込んでおくことができ、しか
も薄膜トランジスタにホール電圧検出用電極を備えさ
せ、かつこの薄膜トランジスタに磁性体薄膜を積層させ
るだけでよく、したがって簡単な構成でメモリ機能等の
所定の機能を持たせることができる。
【０００７】
【実施例】図１（Ａ）、（Ｂ）はこの発明の第１実施例
における薄膜半導体装置の要部を示したものである。こ
の薄膜半導体装置は、基板１の上面に磁性体薄膜２が設
けられ、磁性体薄膜２の上面に絶縁膜３が設けられ、絶
縁膜３の上面に薄膜トランジスタ４が設けられた構造と
なっている。このうち基板１は石英、高融点ガラス、シ
リコンウェーハ、ステンレス等からなっている。ただ
し、基板１としてシリコンウェーハやステンレス等の導
電性の高いものを用いる場合には、基板１と磁性体薄膜
２との間を絶縁するために、基板１の上面に酸化シリコ
ンや窒化シリコン等からなる絶縁膜を設け、この絶縁膜
の上面に磁性体薄膜２を設けることとする。磁性体薄膜
２は少なくとも１種類の希土類元素を含む磁性体薄膜か
らなり、例えばテルビウム−鉄−コバルト合金等からな
る強磁性体やペロブスカイト型ガドリニウム−鉄酸化物
等からなる高転移温度フェリ磁性体からなっている。こ
の磁性体薄膜２はその垂直磁気異方性によりその膜厚方
向にすなわち図１（Ａ）の上向きにまたは下向きに磁化
されている。絶縁膜３は磁性体薄膜２と薄膜トランジス
タ４との間を絶縁するためのものであり、酸化シリコン
や窒化シリコン等からなっている。ただし、磁性体薄膜
２がペロブスカイト型ガドリニウム−鉄酸化物等のよう
に抵抗率の十分高いものからなる場合には、この絶縁膜
３を省略してもよい。
における薄膜半導体装置の要部を示したものである。こ
の薄膜半導体装置は、基板１の上面に磁性体薄膜２が設
けられ、磁性体薄膜２の上面に絶縁膜３が設けられ、絶
縁膜３の上面に薄膜トランジスタ４が設けられた構造と
なっている。このうち基板１は石英、高融点ガラス、シ
リコンウェーハ、ステンレス等からなっている。ただ
し、基板１としてシリコンウェーハやステンレス等の導
電性の高いものを用いる場合には、基板１と磁性体薄膜
２との間を絶縁するために、基板１の上面に酸化シリコ
ンや窒化シリコン等からなる絶縁膜を設け、この絶縁膜
の上面に磁性体薄膜２を設けることとする。磁性体薄膜
２は少なくとも１種類の希土類元素を含む磁性体薄膜か
らなり、例えばテルビウム−鉄−コバルト合金等からな
る強磁性体やペロブスカイト型ガドリニウム−鉄酸化物
等からなる高転移温度フェリ磁性体からなっている。こ
の磁性体薄膜２はその垂直磁気異方性によりその膜厚方
向にすなわち図１（Ａ）の上向きにまたは下向きに磁化
されている。絶縁膜３は磁性体薄膜２と薄膜トランジス
タ４との間を絶縁するためのものであり、酸化シリコン
や窒化シリコン等からなっている。ただし、磁性体薄膜
２がペロブスカイト型ガドリニウム−鉄酸化物等のよう
に抵抗率の十分高いものからなる場合には、この絶縁膜
３を省略してもよい。
【０００８】薄膜トランジスタ４は、絶縁膜３の上面に
平面ほぼ十字形状にパターン形成さけた非晶質、多結晶
または単結晶半導体からなる半導体薄膜１１を備えてい
る。半導体薄膜１１の中央部はチャネル領域１１ａとさ
れ、その左右両側は不純物濃度の高いソース・ドレイン
領域１１ｂ、１１ｂとされている。半導体薄膜１１の上
面中央部には酸化シリコンや窒化シリコン等からなるゲ
ート絶縁膜１２を介してゲート電極１３が設けられてい
る。半導体薄膜１１のソース・ドレイン領域１１ｂ、１
１ｂにはソース・ドレイン電極１４、１４がそれぞれ接
続されている。半導体薄膜１１のチャネル領域１１ａの
前後端部にはホール電圧検出用電極１５、１５がそれぞ
れ接続されている。
平面ほぼ十字形状にパターン形成さけた非晶質、多結晶
または単結晶半導体からなる半導体薄膜１１を備えてい
る。半導体薄膜１１の中央部はチャネル領域１１ａとさ
れ、その左右両側は不純物濃度の高いソース・ドレイン
領域１１ｂ、１１ｂとされている。半導体薄膜１１の上
面中央部には酸化シリコンや窒化シリコン等からなるゲ
ート絶縁膜１２を介してゲート電極１３が設けられてい
る。半導体薄膜１１のソース・ドレイン領域１１ｂ、１
１ｂにはソース・ドレイン電極１４、１４がそれぞれ接
続されている。半導体薄膜１１のチャネル領域１１ａの
前後端部にはホール電圧検出用電極１５、１５がそれぞ
れ接続されている。
【０００９】次に、この薄膜半導体装置の動作について
説明する。今、ソース・ドレイン電極１４、１４間にド
レイン電圧ＶDが印加されている状態において、ゲート
電極１３に印加するゲート電圧ＶGを変化させると、ゲ
ート電圧ＶGの絶対値｜ＶG｜の閾値前後でソース・ドレ
イン電極１４、１４間に流れるドレイン電流ＩDに大き
な変化が起こる。これは、ゲート電圧ＶGの絶対値｜ＶG
｜が閾値を超えたとき、半導体薄膜１１のソース・ドレ
イン領域１１ｂ、１１ｂがその間のチャネル領域１１ａ
を介してショートされるためである。このとき、磁性体
薄膜２がその膜厚方向に磁化されているので、半導体薄
膜１１のチャネル領域１１ａにはその膜厚方向に磁場Ｈ
が印加されている。したがって、ホール効果により、半
導体薄膜１１のチャネル領域１１ａにはドレイン電流Ｉ
Dの流れている方向と磁場Ｈの印加されている方向の双
方に垂直な方向にホール電圧ＶHが発生する。このホー
ル電圧ＶHはドレイン電流ＩDに比例し、したがってドレ
イン電流ＩDが大きく変化するとホール電圧ＶHも大きく
変化し、ドレイン電流ＩDの変化がホール電圧ＶHの変化
に変換されることになる。そして、このホール電圧ＶH
はホール電圧検出用電極１５、１５を介して検出され
る。一例として、磁性体薄膜２の膜厚が１００Åでその
磁場Ｈが１ｋエルステッドであり、ドレイン電流（オン
電流）ＩDが１μＡであるとすると、ＶH＝Ｒ（ホール定
数）ＩDＨの関係式から、ホール電圧ＶHは０．１〜１ｍ
Ｖ程度となる。
説明する。今、ソース・ドレイン電極１４、１４間にド
レイン電圧ＶDが印加されている状態において、ゲート
電極１３に印加するゲート電圧ＶGを変化させると、ゲ
ート電圧ＶGの絶対値｜ＶG｜の閾値前後でソース・ドレ
イン電極１４、１４間に流れるドレイン電流ＩDに大き
な変化が起こる。これは、ゲート電圧ＶGの絶対値｜ＶG
｜が閾値を超えたとき、半導体薄膜１１のソース・ドレ
イン領域１１ｂ、１１ｂがその間のチャネル領域１１ａ
を介してショートされるためである。このとき、磁性体
薄膜２がその膜厚方向に磁化されているので、半導体薄
膜１１のチャネル領域１１ａにはその膜厚方向に磁場Ｈ
が印加されている。したがって、ホール効果により、半
導体薄膜１１のチャネル領域１１ａにはドレイン電流Ｉ
Dの流れている方向と磁場Ｈの印加されている方向の双
方に垂直な方向にホール電圧ＶHが発生する。このホー
ル電圧ＶHはドレイン電流ＩDに比例し、したがってドレ
イン電流ＩDが大きく変化するとホール電圧ＶHも大きく
変化し、ドレイン電流ＩDの変化がホール電圧ＶHの変化
に変換されることになる。そして、このホール電圧ＶH
はホール電圧検出用電極１５、１５を介して検出され
る。一例として、磁性体薄膜２の膜厚が１００Åでその
磁場Ｈが１ｋエルステッドであり、ドレイン電流（オン
電流）ＩDが１μＡであるとすると、ＶH＝Ｒ（ホール定
数）ＩDＨの関係式から、ホール電圧ＶHは０．１〜１ｍ
Ｖ程度となる。
【００１０】このように、この薄膜半導体装置では、ゲ
ート電圧ＶGを印加すると、半導体薄膜１１のチャネル
領域１１ａにホール電圧ＶHが発生するので、磁性体薄
膜２の膜厚方向の磁化が上向きであるか下向きであるか
の相違により、正負いずれかのホール電圧ＶHが得られ
る。そこで、磁性体薄膜２の膜厚方向の磁化が上向きで
あるか下向きであるかの相違により記憶情報１、０を書
込んでおくとすると、この記憶情報１、０を正負いずれ
かのホール電圧ＶHとして読出すことができ、したがっ
てメモリ機能を持たせることができる。また、基板１が
透明である場合には、基板１側からレーザ光を照射し、
磁性体薄膜２の下面で反射された反射光のカー回転角を
検出するようにすると、光磁気メモリ素子としても使用
することができる。さらに、記憶情報を書換えることも
できる。この場合、弱い外部磁場を与えておくと、室温
では磁気転移（磁化反転）が生じないが、レーザ光を照
射すると磁性体薄膜２の温度が上昇してその保磁力が減
少し、このため弱い外部磁場でも十分磁気転移を生じ、
したがってこのような性質を利用することにより、記憶
情報を書換えることができる。また、磁性体薄膜２が電
気良導体からなる場合には、磁性体薄膜２の電位を一定
に保つことができ、したがって薄膜トランジスタ４にお
けるバックゲートバイアスを安定させることができ、ひ
いては薄膜トランジスタ４の動作安定性を増すことがで
きる。
ート電圧ＶGを印加すると、半導体薄膜１１のチャネル
領域１１ａにホール電圧ＶHが発生するので、磁性体薄
膜２の膜厚方向の磁化が上向きであるか下向きであるか
の相違により、正負いずれかのホール電圧ＶHが得られ
る。そこで、磁性体薄膜２の膜厚方向の磁化が上向きで
あるか下向きであるかの相違により記憶情報１、０を書
込んでおくとすると、この記憶情報１、０を正負いずれ
かのホール電圧ＶHとして読出すことができ、したがっ
てメモリ機能を持たせることができる。また、基板１が
透明である場合には、基板１側からレーザ光を照射し、
磁性体薄膜２の下面で反射された反射光のカー回転角を
検出するようにすると、光磁気メモリ素子としても使用
することができる。さらに、記憶情報を書換えることも
できる。この場合、弱い外部磁場を与えておくと、室温
では磁気転移（磁化反転）が生じないが、レーザ光を照
射すると磁性体薄膜２の温度が上昇してその保磁力が減
少し、このため弱い外部磁場でも十分磁気転移を生じ、
したがってこのような性質を利用することにより、記憶
情報を書換えることができる。また、磁性体薄膜２が電
気良導体からなる場合には、磁性体薄膜２の電位を一定
に保つことができ、したがって薄膜トランジスタ４にお
けるバックゲートバイアスを安定させることができ、ひ
いては薄膜トランジスタ４の動作安定性を増すことがで
きる。
【００１１】なお、上記第１実施例では薄膜トランジス
タ４としてコプラナ型のものを備えている場合について
説明したが、図１と同一名称部分には同一の符号を付し
た図２に示す第２実施例のように、逆スタガ型のものに
も適用することができる。この場合、基板１と磁性体薄
膜２との間に逆スタガ型の薄膜トランジスタ４を設けて
おり、その詳細な説明は省略する。なお、磁性体薄膜２
の上面に透明な保護膜を設けるようにしてもよい。
タ４としてコプラナ型のものを備えている場合について
説明したが、図１と同一名称部分には同一の符号を付し
た図２に示す第２実施例のように、逆スタガ型のものに
も適用することができる。この場合、基板１と磁性体薄
膜２との間に逆スタガ型の薄膜トランジスタ４を設けて
おり、その詳細な説明は省略する。なお、磁性体薄膜２
の上面に透明な保護膜を設けるようにしてもよい。
【００１２】次に、図３はこの発明の第３実施例におけ
る薄膜半導体装置の要部を示したものである。この図に
おいて、図１と同一名称部分には同一の符号を付し、そ
の説明を適宜省略する。この薄膜半導体装置は、ガラス
等の透明な基板１の上面に磁性体薄膜２が設けられ、磁
性体薄膜２の上面に反射膜２１が設けられ、反射膜２１
の上面に絶縁膜３が設けられ、絶縁膜３の上面に多数の
薄膜トランジスタ４が設けられた構造となっている。こ
のうち薄膜トランジスタ４は、絶縁膜３の上面に一方の
ソース・ドレイン電極１４、半導体薄膜１１および他方
のソース・ドレイン電極１４がこの順で設けられ、これ
らの表面にゲート絶縁膜１２を介してゲート電極１３が
設けられた構造となっている。したがって、この薄膜ト
ランジスタ４では、基板１に対して垂直な方向にドレイ
ン電流ＩDが流れることになる。この場合、磁性体薄膜
２として垂直磁気異方性の高いテルビウム−鉄−コバル
ト合金を用い、各薄膜トランジスタ４に対応してＮ極ま
たはＳ極に磁化させ、各薄膜トランジスタ４に対して基
板１の面方向に磁場を印加するようにしておく。
る薄膜半導体装置の要部を示したものである。この図に
おいて、図１と同一名称部分には同一の符号を付し、そ
の説明を適宜省略する。この薄膜半導体装置は、ガラス
等の透明な基板１の上面に磁性体薄膜２が設けられ、磁
性体薄膜２の上面に反射膜２１が設けられ、反射膜２１
の上面に絶縁膜３が設けられ、絶縁膜３の上面に多数の
薄膜トランジスタ４が設けられた構造となっている。こ
のうち薄膜トランジスタ４は、絶縁膜３の上面に一方の
ソース・ドレイン電極１４、半導体薄膜１１および他方
のソース・ドレイン電極１４がこの順で設けられ、これ
らの表面にゲート絶縁膜１２を介してゲート電極１３が
設けられた構造となっている。したがって、この薄膜ト
ランジスタ４では、基板１に対して垂直な方向にドレイ
ン電流ＩDが流れることになる。この場合、磁性体薄膜
２として垂直磁気異方性の高いテルビウム−鉄−コバル
ト合金を用い、各薄膜トランジスタ４に対応してＮ極ま
たはＳ極に磁化させ、各薄膜トランジスタ４に対して基
板１の面方向に磁場を印加するようにしておく。
【００１３】この薄膜半導体装置でも、ゲート電圧ＶG
を印加すると、半導体薄膜１１のチャネル領域にホール
電圧ＶHが発生するが、この場合、磁性体薄膜２の面方
向の磁化がＮ極であるかＳ極であるかの相違により、正
負いずれかのホール電圧ＶHが得られることになり、し
たがってこの場合もメモリ機能を持たせることができ
る。また、基板１側からレーザ光を照射した場合、磁性
体薄膜２の下面で反射された反射光のカー回転角または
反射膜２１の下面で反射された反射光のファラディ回転
角を検出することができ、したがってこの場合も書換え
可能な光磁気メモリ素子として使用することもできる。
磁性体薄膜２への書込みは周知の如く光変調方式または
磁界変調方式によって行うことが可能であり、この磁気
記録を各薄膜トランジスタ４毎に対応付ければ、磁性体
薄膜２の書込み情報と同じ情報を各薄膜トランジスタ４
のホール電圧検出用電極１５から検出することが可能と
なるので、光ディスク専用の再生装置および半導体メモ
リ専用の再生装置のどちらでも再生することが可能とな
る。
を印加すると、半導体薄膜１１のチャネル領域にホール
電圧ＶHが発生するが、この場合、磁性体薄膜２の面方
向の磁化がＮ極であるかＳ極であるかの相違により、正
負いずれかのホール電圧ＶHが得られることになり、し
たがってこの場合もメモリ機能を持たせることができ
る。また、基板１側からレーザ光を照射した場合、磁性
体薄膜２の下面で反射された反射光のカー回転角または
反射膜２１の下面で反射された反射光のファラディ回転
角を検出することができ、したがってこの場合も書換え
可能な光磁気メモリ素子として使用することもできる。
磁性体薄膜２への書込みは周知の如く光変調方式または
磁界変調方式によって行うことが可能であり、この磁気
記録を各薄膜トランジスタ４毎に対応付ければ、磁性体
薄膜２の書込み情報と同じ情報を各薄膜トランジスタ４
のホール電圧検出用電極１５から検出することが可能と
なるので、光ディスク専用の再生装置および半導体メモ
リ専用の再生装置のどちらでも再生することが可能とな
る。
【００１４】なお、上記実施例では、メモリ機能を有す
る場合について説明したが、これに限定されるものでは
ない。例えば、薄膜半導体装置の磁性体薄膜２を予め磁
化していない場合には、薄膜半導体装置をある磁場にお
いてゲート電圧ＶGを印加すると、その磁場に対応した
正負いずれかのホール電圧ＶHが得られることになり、
したがってこの場合薄膜半導体装置を一種の磁気センサ
として使用することができる。この場合、磁性体薄膜２
がその磁場の強さに比例して磁化され、しかも薄膜半導
体装置をその磁場から取り出しても磁性体薄膜２の磁化
が保持され、したがって薄膜半導体装置をその磁場から
取り出した後においても、その磁場に対応した正負いず
れかのホール電圧ＶHが得られることになる。なお、一
旦磁化された磁性体薄膜２を消磁する場合には、例えば
レーザ光を照射して磁化消失温度以上に熱すると、消磁
することができる。また、上記実施例では、薄膜トラン
ジスタ４としてｎ型またはｐ型のいずれか一方の素子を
備えた場合について説明したが、これに限定されるもの
ではない。例えば、ｎ型とｐ型の双方を備えたＣＭＯＳ
ＦＥＴにも適用することができる。この場合、入力電圧
が有効閾値電圧となるところで鋭いピークを持つパルス
状のドレイン電流ＩDが過渡的に流れ、その有効閾値電
圧の近傍に局在するパルス的変化に対応したホール電圧
ＶHが発生し、したがってピーク電流をパルス電圧に変
換して取り出すことができる。
る場合について説明したが、これに限定されるものでは
ない。例えば、薄膜半導体装置の磁性体薄膜２を予め磁
化していない場合には、薄膜半導体装置をある磁場にお
いてゲート電圧ＶGを印加すると、その磁場に対応した
正負いずれかのホール電圧ＶHが得られることになり、
したがってこの場合薄膜半導体装置を一種の磁気センサ
として使用することができる。この場合、磁性体薄膜２
がその磁場の強さに比例して磁化され、しかも薄膜半導
体装置をその磁場から取り出しても磁性体薄膜２の磁化
が保持され、したがって薄膜半導体装置をその磁場から
取り出した後においても、その磁場に対応した正負いず
れかのホール電圧ＶHが得られることになる。なお、一
旦磁化された磁性体薄膜２を消磁する場合には、例えば
レーザ光を照射して磁化消失温度以上に熱すると、消磁
することができる。また、上記実施例では、薄膜トラン
ジスタ４としてｎ型またはｐ型のいずれか一方の素子を
備えた場合について説明したが、これに限定されるもの
ではない。例えば、ｎ型とｐ型の双方を備えたＣＭＯＳ
ＦＥＴにも適用することができる。この場合、入力電圧
が有効閾値電圧となるところで鋭いピークを持つパルス
状のドレイン電流ＩDが過渡的に流れ、その有効閾値電
圧の近傍に局在するパルス的変化に対応したホール電圧
ＶHが発生し、したがってピーク電流をパルス電圧に変
換して取り出すことができる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、ホール効果により、薄膜トランジスタにドレイン電
流の流れている方向と磁性体薄膜による磁場印加方向の
双方に垂直な方向にホール電圧を発生させることができ
るので、磁性体薄膜による磁場印加方向の相違により正
負いずれかのホール電圧を得ることができ、このため例
えば磁性体薄膜による磁場印加方向を予めいずれかの方
向に定めておくにより記憶情報１、０を書込んでおくこ
とができ、しかも薄膜トランジスタにホール電圧検出用
電極を備えさせ、かつこの薄膜トランジスタに磁性体薄
膜を積層させるだけでよく、したがって簡単な構成でメ
モリ機能等の所定の機能を持たせることができる。
ば、ホール効果により、薄膜トランジスタにドレイン電
流の流れている方向と磁性体薄膜による磁場印加方向の
双方に垂直な方向にホール電圧を発生させることができ
るので、磁性体薄膜による磁場印加方向の相違により正
負いずれかのホール電圧を得ることができ、このため例
えば磁性体薄膜による磁場印加方向を予めいずれかの方
向に定めておくにより記憶情報１、０を書込んでおくこ
とができ、しかも薄膜トランジスタにホール電圧検出用
電極を備えさせ、かつこの薄膜トランジスタに磁性体薄
膜を積層させるだけでよく、したがって簡単な構成でメ
モリ機能等の所定の機能を持たせることができる。
【図１】（Ａ）はこの発明の第１実施例における薄膜半
導体装置の要部の縦断面図、（Ｂ）は同要部の平面図。
導体装置の要部の縦断面図、（Ｂ）は同要部の平面図。
【図２】この発明の第２実施例における薄膜半導体装置
の要部の縦断面図。
の要部の縦断面図。
【図３】この発明の第３実施例における薄膜半導体装置
の要部の縦断面図。
の要部の縦断面図。
１ 基板 ２ 磁性体薄膜 ３ 絶縁膜 ４ 薄膜トランジスタ １１ 半導体薄膜 １３ ゲート電極 １４ ソース・ドレイン電極 １５ ホール電圧検出用電極
Claims (4)
- 【請求項１】 ホール電圧検出用電極を有する薄膜トラ
ンジスタと磁性体薄膜とを積層してなることを特徴とす
る薄膜半導体装置。 - 【請求項２】 前記薄膜トランジスタは非晶質、多結晶
または単結晶半導体からなる半導体薄膜を備え、この半
導体薄膜に前記ホール電圧検出用電極が接続されている
ことを特徴とする請求項１記載の薄膜半導体装置。 - 【請求項３】 前記磁性体薄膜は少なくとも１種類の希
土類元素を含む磁性体薄膜からなり、かつその膜厚方向
に磁化されていることを特徴とする請求項１記載の薄膜
半導体装置。 - 【請求項４】 前記磁性体薄膜の磁気転移温度または磁
化消失温度は室温以上であることを特徴とする請求項１
記載の薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058833A JPH05226635A (ja) | 1992-02-13 | 1992-02-13 | 薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058833A JPH05226635A (ja) | 1992-02-13 | 1992-02-13 | 薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226635A true JPH05226635A (ja) | 1993-09-03 |
Family
ID=13095655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4058833A Pending JPH05226635A (ja) | 1992-02-13 | 1992-02-13 | 薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226635A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095069B2 (en) | 2003-03-03 | 2006-08-22 | Hynix Semiconductor Inc | Magnetoresistive random access memory, and manufacturing method thereof |
| JP2006261610A (ja) * | 2005-03-18 | 2006-09-28 | Hokkaido Univ | 核スピンメモリセルおよび情報処理回路 |
| WO2008016103A1 (fr) | 2006-08-03 | 2008-02-07 | Hiroshima University | Dispositif et procédé d'amplification de courant |
| CN104054165A (zh) * | 2012-01-20 | 2014-09-17 | 松下电器产业株式会社 | 薄膜晶体管 |
| CN104269425A (zh) * | 2014-07-17 | 2015-01-07 | 友达光电股份有限公司 | 磁场感应器 |
| CN108039406A (zh) * | 2017-12-28 | 2018-05-15 | 中国科学院宁波材料技术与工程研究所 | 一种磁传感器、其制备方法与使用方法 |
-
1992
- 1992-02-13 JP JP4058833A patent/JPH05226635A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095069B2 (en) | 2003-03-03 | 2006-08-22 | Hynix Semiconductor Inc | Magnetoresistive random access memory, and manufacturing method thereof |
| JP2006261610A (ja) * | 2005-03-18 | 2006-09-28 | Hokkaido Univ | 核スピンメモリセルおよび情報処理回路 |
| WO2008016103A1 (fr) | 2006-08-03 | 2008-02-07 | Hiroshima University | Dispositif et procédé d'amplification de courant |
| US7902919B2 (en) | 2006-08-03 | 2011-03-08 | Hiroshima University | Current amplifying element and current amplification method |
| JP5283119B2 (ja) * | 2006-08-03 | 2013-09-04 | 国立大学法人広島大学 | 電流増幅素子および電流増幅方法 |
| KR101381785B1 (ko) * | 2006-08-03 | 2014-04-07 | 고쿠리츠 다이가쿠 호우징 신슈 다이가쿠 | 전류증폭소자 및 전류증폭방법 |
| CN104054165A (zh) * | 2012-01-20 | 2014-09-17 | 松下电器产业株式会社 | 薄膜晶体管 |
| CN104269425A (zh) * | 2014-07-17 | 2015-01-07 | 友达光电股份有限公司 | 磁场感应器 |
| US20160018477A1 (en) * | 2014-07-17 | 2016-01-21 | Au Optronics Corporation | Magnetic field sensor |
| JP2016025158A (ja) * | 2014-07-17 | 2016-02-08 | 学校法人 龍谷大学 | 磁場センサー |
| CN104269425B (zh) * | 2014-07-17 | 2017-03-22 | 友达光电股份有限公司 | 磁场感应器 |
| CN108039406A (zh) * | 2017-12-28 | 2018-05-15 | 中国科学院宁波材料技术与工程研究所 | 一种磁传感器、其制备方法与使用方法 |
| CN108039406B (zh) * | 2017-12-28 | 2024-03-08 | 中国科学院宁波材料技术与工程研究所 | 一种磁传感器、其制备方法与使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201259B1 (en) | Tunneling magnetoresistance element, and magnetic sensor, magnetic head and magnetic memory using the element | |
| US5075247A (en) | Method of making hall effect semiconductor memory cell | |
| US5089991A (en) | Non-volatile memory cell | |
| US5068826A (en) | Hall effect semiconductor memory cell | |
| JP3217703B2 (ja) | 磁性体デバイス及びそれを用いた磁気センサ | |
| US7420839B2 (en) | Magnetization reversal method for applying a multi-directional external magnetic field to a perpendicular magnetoresistive film | |
| US6987652B2 (en) | Tapered angle magnetoresistive element and nonvolatile solid-state memory using the same | |
| KR20040000634A (ko) | 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법 | |
| US5107460A (en) | Spatial optical modulator | |
| JPH05226635A (ja) | 薄膜半導体装置 | |
| US20060239060A1 (en) | Semiconductor memory device and method for operating the same | |
| JP4095200B2 (ja) | 巨大磁気抵抗効果を利用したメモリ素子 | |
| JP2000187976A (ja) | 磁性薄膜メモリおよびその記録再生方法 | |
| JP2003142753A (ja) | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ | |
| JP2000076843A (ja) | 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置 | |
| JP2002170937A (ja) | 半導体記憶装置及びその駆動方法 | |
| JPH0586864B2 (ja) | ||
| JP4130488B2 (ja) | 磁気記録装置 | |
| JP3277574B2 (ja) | 集積回路記憶装置 | |
| JPS61153897A (ja) | 固体磁気メモリ−素子及びその記録再生方法 | |
| JPH05291583A (ja) | 強誘電体を用いた書換え可能な不揮発性多値メモリ | |
| JPS6118279B2 (ja) | ||
| JP2003086777A (ja) | 磁気メモリ装置及びその駆動方法 | |
| JP2001332081A (ja) | 磁気メモリ及びそれを用いた半導体記憶装置 | |
| RU2075786C1 (ru) | Элемент памяти |