KR20040076715A - 임피던스 교정기능을 갖는 반도체 장치 - Google Patents

임피던스 교정기능을 갖는 반도체 장치 Download PDF

Info

Publication number
KR20040076715A
KR20040076715A KR1020030012051A KR20030012051A KR20040076715A KR 20040076715 A KR20040076715 A KR 20040076715A KR 1020030012051 A KR1020030012051 A KR 1020030012051A KR 20030012051 A KR20030012051 A KR 20030012051A KR 20040076715 A KR20040076715 A KR 20040076715A
Authority
KR
South Korea
Prior art keywords
circuit
impedance
terminal
impedance control
control signals
Prior art date
Application number
KR1020030012051A
Other languages
English (en)
Other versions
KR100522179B1 (ko
Inventor
김양균
백승범
신영호
Original Assignee
주식회사 애트랩
정보통신연구진흥원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 애트랩, 정보통신연구진흥원 filed Critical 주식회사 애트랩
Priority to KR10-2003-0012051A priority Critical patent/KR100522179B1/ko
Priority to US10/458,041 priority patent/US6833729B2/en
Publication of KR20040076715A publication Critical patent/KR20040076715A/ko
Application granted granted Critical
Publication of KR100522179B1 publication Critical patent/KR100522179B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 임피던스 교정기능을 갖는 반도체 장치에 관한 것으로, 복수의 임피던스 제어신호를 수신하고 기준전압을 발생시키는 기준회로, 차동입력 신호쌍과 복수의 임피던스 제어신호를 수신하고 차동출력 신호쌍을 외부 케이블에 출력하는 송신 구동회로, 및 차동출력 신호쌍의 차신호와 기준전압을 수신하고 복수의 임피던스 제어신호를 발생시키는 임피던스 제어신호 발생회로를 구비한다.
본 발명에 따른 반도체 장치에 의하면, 반도체 제조공정의 공정변수의 변화에 따라 반도체 장치 내에 있는 저항 값이 변화하더라도, 외부 케이블의 임피던스에 맞게 반도체 장치 내부의 부하 임피던스를 교정할 수 있다.

Description

임피던스 교정기능을 갖는 반도체 장치{SEMICONDUCTOR DEVICE WITH IMPEDANCE CALIBRATION FUNCTION}
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 제조공정의 공정변수의 변화에 따라 반도체 장치 내에 있는 저항 값이 변화하더라도, 외부 케이블(CABLE)의 임피던스에 맞게 반도체 장치 내부의 부하 임피던스를 교정할 수 있는 반도체 장치에 관한 것이다.
근래에 기존의 병렬 데이터 전송방식의 전송용량의 한계를 극복하기 위하여 직렬 데이터 전송방식이 새롭게 도입되고 있다. 일반적으로, 직렬 데이터 전송방식은 차동신호 구조를 채용하여 각종 노이즈(noise)에 대한 면역(immunity)을 증가시키고 전송속도를 증가시키기 위하여 낮은 레벨의 신호를 사용하고 있다. LVDS(Low Voltage Differential Signal) 시스템은 성공적으로 시장에 도입되어 있는 상태이며, 이외에도 Serial-ATA 등 직렬 데이터 인터페이스(Serial Data Interface)를 도입하려는 움직임이 다방면에서 나타나고 있다.
이와 같은 직렬 데이터 인터페이스를 이용하는 경우, 송신단과 수신단의 임피던스 교정(Impedance Calibration)은 매우 중요한 문제로 된다. 임피던스 매칭(Impedance Matching)이 되지 않는 경우에는, 송수신 신호의 레벨의 변화가 일어나고 반사파에 의한 송수신 신호의 왜곡이 발생하며, 데이터 전송의 BER(BitError Rate)은 증가한다.
직렬 데이터 전송방식의 하나인 Serial-ATA 의 사양(specification)에 의하면, 송신 구동회로(Transmission Driving Circuit)의 출력 임피던스는 차동(differential) 100 Ω(허용오차 15 Ω)으로 규정되어 있고, 송신 구동회로에 연결되는 케이블의 임피던스는 각각 50 Ω이고 차동 100 Ω으로 규정되어 있다. 송신 구동회로의 출력 임피던스를 결정하는 송신 구동회로의 부하저항은 반도체 IC(Integrated Circuit) 내부에 집적(integration)된 폴리(poly)저항이나 확산(diffusion)저항을 사용하여 설계한다. 그런데, 이 저항들은 일반적으로 공정변수에 의한 산포를 가지므로, 상기 사양을 만족시키기 위해서는 별도의 조정수단이 필요하다.
본 발명의 목적은 반도체 제조공정의 공정변수의 변화에 따라 반도체 장치 내에 있는 저항 값이 변화하더라도, 외부 케이블의 임피던스에 맞게 반도체 장치 내부의 부하 임피던스를 교정할 수 있는 반도체 장치를 제공하는 것이다.
도 1은 본 발명의 일실시예에 따른 임피던스 교정기능을 갖는 반도체 장치를 나타내는 도면이다.
도 2는 도 1의 회로에 대한 타이밍 다이어그램이다.
도 3은 도 1에 도시된 반도체 장치에서 기준회로 부분을 구체적으로 나타낸 도면이다.
도 4는 도 1에 도시된 반도체 장치에서 송신 구동회로(Transmission Driving Circuit) 부분을 구체적으로 나타낸 도면이다.
도 5는 도 1에 도시된 반도체 장치에서 임피던스 제어신호 발생회로 부분을 구체적으로 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 장치
110 : 기준회로
111, 121, 122 : 가변 임피던스 회로
130 : 임피던스 제어신호 발생회로
131 : 비교회로
132 : 카운터
200 : 외부 케이블
본 발명에 따른 반도체 장치는 복수의 임피던스 제어신호를 수신하고 기준전압을 발생시키는 기준회로, 차동입력 신호쌍과 상기 복수의 임피던스 제어신호를 수신하고 차동출력 신호쌍을 외부 케이블에 출력하는 송신 구동회로, 및 상기 차동출력 신호쌍의 차신호와 상기 기준전압을 수신하고 상기 복수의 임피던스 제어신호를 발생시키는 임피던스 제어신호 발생회로를 구비한다.
상기 기준회로는 바이어스 전압이 인가되는 게이트 단자와 상기 기준전압이 출력되는 드레인 단자를 갖는 PMOS 트랜지스터, 전원전압과 상기 PMOS 트랜지스터의 소스 단자 사이에 연결되어 있고 전류를 공급하는 전류원, 및 상기 PMOS 트랜지스터의 드레인 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호를 수신하여 저항 값을 변화시키는 가변 임피던스 회로를 구비하는 것을 특징으로 한다.
상기 송신 구동회로는 상기 제 1 차동 입력신호가 인가되는 게이트 단자와 제 1 차동 출력신호가 출력되는 드레인 단자를 갖는 제 1 PMOS 트랜지스터, 전원전압과 상기 제 1 PMOS 트랜지스터의 소스 단자 사이에 연결되어 있고 전류를 공급하는 전류원, 상기 제 1 PMOS 트랜지스터의 소스 단자에 연결된 소스 단자와 제 2 차동 입력신호가 인가되는 게이트 단자와 제 2 차동 출력신호가 출력되는 드레인 단자를 갖는 제 2 PMOS 트랜지스터, 상기 제 1 PMOS 트랜지스터의 드레인 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호를 수신하여 저항 값을 변화시키는 제 1 가변 임피던스 회로, 및 상기 제 2 PMOS 트랜지스터의 드레인 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호를 수신하여 저항 값을 변화시키는 제 2 가변 임피던스 회로를 구비하고, 상기 제 1 가변 임피던스 회로와 상기 제 2 가변 임피던스 회로는 동일한 임피던스 값을 나타내는 것을 특징으로 한다.
상기 가변 임피던스 회로는 상기 PMOS 트랜지스터의 드레인 단자에 연결된 일측단을 갖는 복수의 저항들, 및 상기 복수의 저항들 각각의 타측단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호 중 어느 하나가 인가되는 게이트단자를 갖는 복수의 NMOS 트랜지스터들을 구비하는 것을 특징으로 한다.
상기 복수의 저항들은 상기 복수의 임피던스 제어신호가 N 비트이고 가장 작은 저항 값을 갖는 저항이 R일 때 R에서 2(N-1)R 범위의 값을 갖는 것을 특징으로 한다.
상기 임피던스 제어신호 발생회로는 상기 차동출력 신호쌍의 차신호와 상기 기준전압을 수신하고 두 신호를 비교하여 그 결과를 출력하는 비교회로, 및 상기 비교회로의 출력신호를 수신하여 상기 복수의 임피던스 제어신호를 출력하는 카운터를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 케이블 모뎀에 대해 설명한다.
도 1은 본 발명의 일실시예에 따른 임피던스 교정기능을 갖는 반도체 장치를 나타내는 도면으로서, 6 개의 임피던스 제어신호들(CO1 ~ CO6)을 갖는 경우에 대해 도시되어 있다. 도 1의 반도체 장치는 바이어스 전압(VB)과 임피던스 제어신호들(CO1 ~ CO6)을 수신하고 기준전압(VREF)을 발생시키는 기준회로(110), 차동입력 신호쌍(VP, VN)과 임피던스 제어신호들(CO1 ~ CO6)을 수신하고 반도체 장치(100)의 차동출력 신호쌍(VOA, VOB)을 외부 케이블(200)에 출력하는 송신 구동회로(Transmission Driving Circuit)(120), 및 반도체 장치(100)의 차동출력 신호쌍(VOA, VOB)의 차신호(VD = abs(VOA - VOB))와 기준전압(VREF)을 수신하고 임피던스 제어신호들(CO1 ~ CO6)을 발생시키는 임피던스 제어신호 발생회로(130)를구비한다.
도 2는 도 1의 회로에 대한 타이밍 다이어그램이다.
이하, 도 1에 도시된 본 발명의 일실시예에 따른 반도체 장치의 동작에 대해 설명한다.
송신 구동회로(120)는 저 임피던스 부하(low-impedance load)를 구동하여 반도체 장치(100)의 외부로 출력시키는 기능을 한다. 도 2에 도시된 바와 같이, 송신 구동회로(120)의 차동입력 신호쌍(VP, VN)을 이루는 두 신호는 서로 위상이 반대인 신호이며, 차동출력 신호쌍(VOA, VOB)을 이루는 두 신호는 서로 위상이 반대인 신호이다. 반도체 장치(100)의 차동출력 신호쌍(VOA, VOB)은 외부 케이블(210, 220)을 통해서 시스템 내의 다른 반도체 장치에 전송된다. 기준회로(110)는 반도체 장치(100) 내부의 부하 임피던스와 외부 케이블의 임피던스를 비교하는 데 사용되는 기준전압(VREF)을 발생시키는 기능을 한다. 임피던스 제어신호 발생회로(130)는 기준회로(110)와 송신 구동회로(120)의 부하저항의 저항 값을 조절하는 임피던스 제어신호들(CO1 ~ CO6)을 발생시키는 기능을 한다. 기준회로(110)와 송신 구동회로(120)의 내부에는 동일한 구조를 갖는 가변 임피던스 회로가 존재한다. 기준회로(110)의 부하 임피던스와 송신 구동회로(120)의 부하 임피던스는 외부 케이블(200)의 임피던스와 임피던스 매칭이 되도록 설계된다. 그런데, 반도체 제조공정의 공정변수의 변화에 의해 기준회로(110)의 부하 임피던스와 송신 구동회로(120)의 부하 임피던스가 외부 케이블(200)의 임피던스와 매칭이 안될 수 있다. 이 때, 임피던스 제어신호 발생회로(130)에 의해 발생된 임피던스 제어신호들(CO1 ~ CO6)이 기준회로(110)와 송신 구동회로(120)의 내부에 있는 가변 임피던스 회로(미도시)를 제어하여 외부 케이블(200)의 임피던스와 매칭이 되도록 한다.
도 3은 도 1에 도시된 반도체 장치에서 기준회로 부분을 구체적으로 나타낸 도면이다. 도 3의 기준회로(110)는 바이어스 전압(VB)이 인가되는 게이트 단자와 기준전압(VREF)이 출력되는 드레인 단자를 갖는 PMOS 트랜지스터(MP1), 전원전압(VDD)과 PMOS 트랜지스터(MP1)의 소스 단자 사이에 연결되어 있고 전류를 공급하는 전류원(IB1), 및 PMOS 트랜지스터(MP1)의 드레인 단자와 접지(GND) 사이에 연결되고 임피던스 제어신호들(CO1 ~ CO6)을 수신하여 저항 값을 변화시키는 가변 임피던스 회로(111)를 구비한다.
가변 임피던스 회로(111)는 PMOS 트랜지스터(MP1)의 드레인 단자에 연결된 일측 단자를 갖는 복수의 저항들(R1 내지 R6), 복수의 저항들(R1 내지 R6) 각각의 타측 단자와 접지(GND) 사이에 연결되고 임피던스 제어신호들(CO1 ~ CO6) 중 어느 하나가 인가되는 게이트 단자를 갖는 복수의 NMOS 트랜지스터들(MN1 ~ MN6)을 구비한다.
이하, 도 3에 도시된 반도체 장치 내부에 있는 기준회로의 동작에 대해 설명한다.
기준전압(VREF)은 가변 임피던스 회로(111)의 임피던스의 크기에 따라 변화된다. 가변 임피던스 회로(111)의 임피던스는 NMOS 트랜지스터들(MN1 ~ MN6)의 상태(온 또는 오프)에 따라 다른 값을 갖게 된다. NMOS 트랜지스터들(MN1 ~ MN6)의 게이트 단자에는 임피던스 제어신호들(CO1 ~ CO6) 중 어느 하나의 신호가 인가된다. 인가되는 신호가 "하이" 이면 해당 NMOS 트랜지스터는 온되고 여기에 직렬 연결된 저항들(R1 ~ R6)은 저항으로서의 기능을 한다. 저항들(R1 ~ R6)은 웨이팅(waiting)이 되어 있어서 서로 다른 값을 갖는다. 본 발명의 실시예에서는 R1 = R, R2 = 2R, R3 = 4R, R4 = 8R, R5 = 16R, R6 = 32R로 웨이팅을 하였다. NMOS 트랜지스터들(MN1 ~ MN6) 중 온되는 트랜지스터가 많을수록 가변 임피던스 회로(111)의 임피던스는 작아지고, 오프되는 트랜지스터가 많을수록 가변 임피던스 회로(111)의 임피던스는 커진다.
도 4는 도 1에 도시된 반도체 장치에서 송신 구동회로(Transmission Driving Circuit) 부분을 구체적으로 나타낸 도면이다. 도 4의 송신 구동회로(120)는 제 1 입력신호(VP)가 인가되는 게이트 단자와 제 1 출력신호(VOA)가 출력되는 드레인 단자를 갖는 PMOS 트랜지스터(MP2), 전원전압(VDD)과 PMOS 트랜지스터(MP2)의 소스 단자 사이에 연결되어 있고 전류를 공급하는 전류원(IB2), PMOS 트랜지스터(MP2)의 소스 단자에 연결된 소스 단자와 제 2 입력신호(VN)가 인가되는 게이트 단자와 제 2 출력신호(VOB)가 출력되는 드레인 단자를 갖는 PMOS 트랜지스터(MP3), PMOS 트랜지스터(MP2)의 드레인 단자와 접지(GND) 사이에 연결되고 임피던스 제어신호들(CO1 ~ CO6)을 수신하여 저항 값을 변화시키는 가변 임피던스 회로(121), 및 PMOS 트랜지스터(MP3)의 드레인 단자와 접지(GND) 사이에 연결되고 임피던스 제어신호들(CO1 ~ CO6)을 수신하여 저항 값을 변화시키는 가변 임피던스 회로(122)를 구비한다.
가변 임피던스 회로(121)는 PMOS 트랜지스터(MP2)의 드레인 단자에 연결된 일측단을 갖는 복수의 저항들(R7 내지 R12), 복수의 저항들(R7 내지 R12) 각각의타측단자와 접지(GND) 사이에 연결되고 임피던스 제어신호(CO1 ~ CO6) 중 어느 하나가 인가되는 게이트 단자를 갖는 복수의 NMOS 트랜지스터들(MN7 ~ MN12)을 구비한다.
가변 임피던스 회로(122)는 PMOS 트랜지스터(MP3)의 드레인 단자에 연결된 일측단을 갖는 복수의 저항들(R13 내지 R18), 복수의 저항들(R13 내지 R18) 각각의 타측단자와 접지(GND) 사이에 연결되고 임피던스 제어신호(CO1 ~ CO6) 중 어느 하나가 인가되는 게이트 단자를 갖는 복수의 NMOS 트랜지스터들(MN13 ~ MN18)을 구비한다.
이하, 도 4에 도시된 본 발명에 따른 송신 구동회로(120)의 동작에 대해 설명한다.
송신 구동회로(120)의 내부에 있는 가변 임피던스 회로(121)와 가변 임피던스 회로(122)는 임피던스 제어신호(CO1 ~ CO6)에 의해 제어되며, 동일한 순간에 동일한 임피던스를 갖도록 설계한다. 또한, 이들 가변 임피던스 회로는 도 3에 도시된 기준회로(110) 내부에 있는 가변 임피던스 회로(111)와도 동일한 임피던스를 갖도록 설계한다. 가변 임피던스 회로(121)의 임피던스는 NMOS 트랜지스터들(MN7 ~ MN12)의 상태(온 또는 오프)에 따라 다른 값을 갖게 된다. NMOS 트랜지스터들(MN7 ~ MN12)의 게이트 단자에는 임피던스 제어신호들(CO1 ~ CO6) 중 어느 하나의 신호가 인가된다. 인가되는 신호가 "하이" 이면 해당 NMOS 트랜지스터는 온되고 여기에 직렬 연결된 저항들(R7 ~ R12)은 저항으로서의 기능을 한다. 저항들(R7 ~ R12)은 웨이팅(waiting)이 되어 있어서 서로 다른 값을 갖는다. 본 발명의 실시예에서는R7 = R, R8 = 2R, R9 = 4R, R10 = 8R, R11 = 16R, R12 = 32R로 웨이팅을 하였다. NMOS 트랜지스터들(MN7 ~ MN12) 중 온되는 트랜지스터가 많을수록 가변 임피던스 회로(121)의 임피던스는 작아지고, 오프되는 트랜지스터가 많을수록 가변 임피던스 회로(121)의 임피던스는 커진다. 가변 임피던스 회로(122)는 가변 임피던스 회로(121)와 같은 방식으로 동작한다.
도 5는 도 1에 도시된 반도체 장치에서 임피던스 제어신호 발생회로 부분을 구체적으로 나타낸 도면이다. 도 4의 임피던스 제어신호 발생회로(130)는 반도체 장치(100)의 차동출력 신호쌍(VOA와 VOB)의 차신호(VD)와 기준전압(VREF)을 수신하고 두 신호를 비교하여 그 결과를 출력하는 비교회로(131), 및 비교회로(131)의 출력신호(COMO)를 수신하여 6 비트의 디지털 신호(CO1 ~ CO6)를 출력하는 카운터(132)를 구비한다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 일실시예에 따른 임피던스 교정기능을 갖는 반도체 장치의 전체적인 동작에 대해 설명한다.
초기에, 반도체 장치 내부의 부하 임피던스(Z)는 50 Ω으로 설정된다. 부하 임피던스(Z)는 도 3과 도 4에서 가변 임피던스 회로들(111, 121, 122)이 나타내는 임피던스이다. 송신 구동회로(120)의 입력신호(VP)는 "로우" 상태, 입력신호(VN)는 "하이" 상태이고, 전류원(IB2)에 의해 송신 구동회로(120)에 공급되는 전류는 전류원(IB1)에 의해 기준회로(110)에 공급되는 전류의 2배로 설정한다. 송신 구동회로(120)에 공급되는 전류를 I라 하면, 기준회로(110)에 공급되는 전류는 I/2가 된다. 이 조건에서, 기준전압(VREF)은 VREF = (I×Z)/2가 되고, 입력신호(VP)가"로우" 상태이므로 출력신호(VOA)는 0이 된다. 입력신호(VN)는 "하이" 상태이고 부하 임피던스(Z)와 50Ω인 외부 케이블의 임피던스가 병렬로 연결된 상태이므로 출력신호(VOB)는 VOB = I×(Z // 50Ω) 와 같이 된다. 도 2에 도시된 바와 같이, 임의의 시점(T0)에서 입력신호(VP)가 "하이" 상태, 입력신호(VN)가 "로우" 상태로 천이(transition)가 일어난다면, 출력신호(VOB)는 0으로 되고 출력신호(VOA)는 VOA = I×(Z // 50Ω) 와 같이 바뀐다. 임의의 시점(T0)에서 입력신호(VP 또는 VN)가 천이하고 출력신호(VOA 또는 VOB)가 외부 케이블을 통해 송신된 후 반사파가 되돌아오기 전의 임의의 시점(T1)에서 비교회로(131)는 차동출력 신호쌍(VOA, VOB)의 차신호(VD)(VD = VOA - VOB)를 래치(latch)한다. 도 2에서 출력신호의 레벨은 VD이고, 기준시점(T0)에서 출력신호의 레벨 래치를 행하는 시점(T1)까지의 지연시간은 TD이다. 반사파가 되돌아오기 전에 출력레벨을 래치하는 이유는, 임피던스 매칭이 이루어지지 않은 상태에서 반사파가 되돌아오면 파형의 왜곡이 발생하여 출력신호의 정확한 레벨을 검출할 수 없기 때문이다. 비교회로(131)는 상술한 바와 같이 래치한 출력신호 레벨(VD)과 기준회로(110)에 의해 발생된 기준전압(VREF)을 서로 비교한다. 반도체 장치(100) 내부의 부하 임피던스(Z)가 원래 설정한 바와 같이 50Ω이라면 차신호(VD)는 VD = VOA - VOB = I×(Z // 50Ω) = I×25Ω = (I×Z)/2 = VREF 가 되어 더 이상의 비교를 진행할 필요가 없게 된다. 반도체 장치(100) 내부의 부하 임피던스(Z)가 50Ω보다 크다면, 부하 임피던스(Z)와 50Ω인 외부 케이블의 임피던스와의 병렬 임피던스는 처음의 부하 임피던스(Z)의 절반보다 작으므로 VREF = (I×Z)/2 > I×(Z // 50Ω) = VD가 된다. 이 때, 비교회로(131)는 부하 임피던스(Z)의 크기를 감소시키라는 출력신호(COMO)를 카운터(132)에 보낸다. 반대로, 반도체 장치(100) 내부의 부하 임피던스(Z)가 50Ω보다 작다면, 부하 임피던스(Z)와 50Ω인 외부 케이블의 임피던스와의 병렬 임피던스는 처음의 부하 임피던스(Z)의 절반보다 크게 되므로 VREF = (I×Z)/2 < I×(Z // 50Ω) = VD가 된다. 이 때, 비교회로(131)는 부하 임피던스(Z)의 크기를 증가시키라는 출력신호(COMO)를 카운터(132)에 보낸다.
예를 들어, 반도체 장치(100) 내부의 부하 임피던스(Z)가 50Ω보다 작을 때, 임피던스 제어신호 발생회로(130)의 출력인 임피던스 제어신호(CO1 ~ CO6)의 CO1을 최상위 비트라 하고 CO6을 최하위 비트라 하면, 임피던스 제어신호(CO1 ~ CO6)의 상태는 CO1, CO2, CO3, CO4, CO5, CO6의 순서로 (1, 0, 0, 0, 0, 0)에서 (0, 1, 1, 1, 1, 1)로 바뀐다. 기준회로(110) 내부에 있는 가변 임피던스 회로(111)는 임피던스 제어신호(CO1 ~ CO6)의 상태가 (1, 0, 0, 0, 0, 0)일 때는 NMOS 트랜지스터(MN1)만 온 상태이고 나머지 NMOS 트랜지스터들(MN2 ~ MN6)은 오프 상태이어서 저항(R1)만 부하 임피던스(Z)에 기여한다. 즉, Z = R이 된다. 이 때는 병렬 연결된 저항(R2 ~ R6)만 부하 임피던스로서 기능을 한다. 임피던스 제어신호(CO1 ~ CO6)의 상태가 (0, 1, 1, 1, 1, 1)로 바뀌면 NMOS 트랜지스터(MN1)만 오프 상태가 되고 나머지 NMOS 트랜지스터들(MN2 ~ MN6)은 온 상태가 된다. 즉, 임피던스 제어신호(CO1 ~ CO6)의 상태가 (1, 0, 0, 0, 0, 0)에서 (0, 1, 1, 1, 1, 1)로 바뀌면, 가변 임피던스 회로(111)에 의해 나타나는 부하 임피던스(Z)는 Z = R2//R3//R4//R5//R6 = 2R//4R//8R//16R//32R이 되어 상태가 바뀌기 전의 임피던스인 R 보다 증가한다. 송신 구동회로(120)의 내부에 있는 가변 임피던스 회로(121)와 가변 임피던스 회로(122)도 상기 기준회로(110) 내부에 있는 가변 임피던스 회로(111)와 동일하게 동작하여 부하 임피던스(Z)를 변화시킨다.
상기에서는 가변 임피던스 회로(도 3의 111, 도 4의 121, 122) 내부에 저항과 NMOS 트랜지스터가 직렬로 연결된 6개의 저항-트랜지스터 쌍으로 구성되고 6 비트의 임피던스 제어신호에 의해 제어되는 경우에 대해 기술하였지만, 미세한 조정이 필요한 경우에는 저항-트랜지스터 쌍의 수를 증가시키고 임피던스 제어신호의 비트 수도 증가시키면 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 반도체 장치에 의하면, 반도체 제조공정의 공정변수의 변화에 따라 반도체 장치 내에 있는 저항 값이 변화하더라도, 외부 케이블의 임피던스에 맞게 반도체 장치 내부의 부하 임피던스를 교정할 수 있다.

Claims (11)

  1. 복수의 임피던스 제어신호를 수신하고 기준전압을 발생시키는 기준회로;
    차동입력 신호쌍과 상기 임피던스 제어신호를 수신하고 차동출력 신호쌍을 외부 케이블에 출력하는 송신 구동회로; 및
    상기 차동출력 신호쌍의 차신호와 상기 기준전압을 수신하고 상기 복수의 임피던스 제어신호를 발생시키는 임피던스 제어신호 발생회로를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 상기 기준회로는
    바이어스 전압이 인가되는 게이트 단자와 상기 기준전압이 출력되는 드레인 단자를 갖는 PMOS 트랜지스터;
    전원전압과 상기 PMOS 트랜지스터의 소스 단자 사이에 연결되어 있고 전류를 공급하는 전류원; 및
    상기 PMOS 트랜지스터의 드레인 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호를 수신하여 저항 값을 변화시키는 가변 임피던스 회로를 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제 2항에 있어서, 상기 가변 임피던스 회로는
    상기 PMOS 트랜지스터의 드레인 단자에 연결된 일측 단자를 갖는 복수의 저항들; 및
    상기 복수의 저항들 각각의 타측 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호 중 어느 하나가 인가되는 게이트 단자를 갖는 복수의 NMOS 트랜지스터들을 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제 3항에 있어서, 상기 복수의 저항들은
    일정한 규칙에 따라 서로 다른 크기의 저항 값을 갖는 것을 특징으로 하는 반도체 장치.
  5. 제 3항에 있어서, 상기 복수의 저항들은
    상기 복수의 임피던스 제어신호가 N 비트이고 가장 작은 저항 값을 갖는 저항이 R일 때 R에서 2(N-1)R 범위의 값을 갖는 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서, 상기 송신 구동회로는
    상기 제 1 차동 입력신호가 인가되는 게이트 단자와 제 1 차동 출력신호가 출력되는 드레인 단자를 갖는 제 1 PMOS 트랜지스터;
    전원전압과 상기 제 1 PMOS 트랜지스터의 소스 단자 사이에 연결되어 있고 전류를 공급하는 전류원;
    상기 제 1 PMOS 트랜지스터의 소스 단자에 연결된 소스 단자와 제 2 차동 입력신호가 인가되는 게이트 단자와 제 2 차동 출력신호가 출력되는 드레인 단자를 갖는 제 2 PMOS 트랜지스터;
    상기 제 1 PMOS 트랜지스터의 드레인 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호를 수신하여 저항 값을 변화시키는 제 1 가변 임피던스 회로; 및
    상기 제 2 PMOS 트랜지스터의 드레인 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호를 수신하여 저항 값을 변화시키는 제 2 가변 임피던스 회로를 구비하고,
    상기 제 1 가변 임피던스 회로와 상기 제 2 가변 임피던스 회로는 동일한 임피던스 값을 나타내는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서, 상기 제 1 가변 임피던스 회로는
    상기 제 1 PMOS 트랜지스터의 드레인 단자에 연결된 일측 단자를 갖는 복수의 저항들; 및
    상기 복수의 저항들 각각의 타측 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호 중 어느 하나가 인가되는 게이트 단자를 갖는 복수의 NMOS 트랜지스터들을 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제 6항에 있어서, 상기 제 2 가변 임피던스 회로는
    상기 제 2 PMOS 트랜지스터의 드레인 단자에 연결된 일측 단자를 갖는 복수의 저항들; 및
    상기 복수의 저항들 각각의 타측 단자와 접지 사이에 연결되고 상기 복수의 임피던스 제어신호 중 어느 하나가 인가되는 게이트 단자를 갖는 복수의 NMOS 트랜지스터들을 구비하는 것을 특징으로 하는 반도체 장치.
  9. 제 7항 또는 제 8항에 있어서, 상기 복수의 저항들은
    일정한 규칙에 따라 서로 다른 크기의 저항 값을 갖는 것을 특징으로 하는 반도체 장치.
  10. 제 7항 또는 제 8에 있어서, 상기 복수의 저항들은
    상기 복수의 임피던스 제어신호가 N 비트이고 가장 작은 저항 값을 갖는 저항이 R일 때 R에서 2(N-1)R 범위의 값을 갖는 것을 특징으로 하는 반도체 장치.
  11. 제 1항에 있어서, 상기 임피던스 제어신호 발생회로는
    상기 차동출력 신호쌍의 차신호와 상기 기준전압을 수신하고 두 신호를 비교하여 그 결과를 출력하는 비교회로; 및
    상기 비교회로의 출력신호를 수신하여 상기 복수의 임피던스 제어신호를 출력하는 카운터를 구비하는 것을 특징으로 하는 반도체 장치.
KR10-2003-0012051A 2003-02-26 2003-02-26 임피던스 교정기능을 갖는 반도체 장치 KR100522179B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0012051A KR100522179B1 (ko) 2003-02-26 2003-02-26 임피던스 교정기능을 갖는 반도체 장치
US10/458,041 US6833729B2 (en) 2003-02-26 2003-06-10 Semiconductor device with impedance calibration function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012051A KR100522179B1 (ko) 2003-02-26 2003-02-26 임피던스 교정기능을 갖는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20040076715A true KR20040076715A (ko) 2004-09-03
KR100522179B1 KR100522179B1 (ko) 2005-10-18

Family

ID=32866970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012051A KR100522179B1 (ko) 2003-02-26 2003-02-26 임피던스 교정기능을 갖는 반도체 장치

Country Status (2)

Country Link
US (1) US6833729B2 (ko)
KR (1) KR100522179B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652398B1 (ko) * 2005-02-01 2006-12-01 삼성전자주식회사 출력 임피던스회로 및 이를 적용한 출력버퍼회로
US7277331B2 (en) 2005-09-27 2007-10-02 Hynix Semiconductor Inc. Semiconductor memory device for adjusting impedance of data output driver
KR100861373B1 (ko) * 2007-06-27 2008-10-02 주식회사 하이닉스반도체 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528508B2 (en) 1998-10-09 2009-05-05 Azoteq Pty Ltd. Touch sensor user interface with compressible material construction
US7265494B2 (en) * 1998-10-09 2007-09-04 Azoteq Pty Ltd. Intelligent user interface with touch sensor technology
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
TW200520378A (en) * 2003-12-09 2005-06-16 Prolific Technology Inc Impedance matching circuit and method
TWI323467B (en) * 2005-12-27 2010-04-11 Hynix Semiconductor Inc On-die termination circuit for semiconductor memory apparatus
US7929551B2 (en) * 2006-06-01 2011-04-19 Rovi Solutions Corporation Methods and apparatus for transferring media across a network using a network interface device
US7423450B2 (en) * 2006-08-22 2008-09-09 Altera Corporation Techniques for providing calibrated on-chip termination impedance
FR2905211A1 (fr) * 2006-08-22 2008-02-29 St Microelectronics Sa Procede et dispositif d'adaptation d'impedance de sortie d'un emetteur.
US7973552B2 (en) * 2007-12-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. On-die terminators formed of coarse and fine resistors
KR100937951B1 (ko) * 2008-09-05 2010-01-21 주식회사 하이닉스반도체 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
US8106685B2 (en) * 2009-08-10 2012-01-31 Nanya Technology Corp. Signal receiver and voltage compensation method
US8395411B2 (en) * 2010-10-08 2013-03-12 Qualcomm Incorporated Constant impedance line driver with digitally controlled edge rate
US8415972B2 (en) * 2010-11-17 2013-04-09 Advanced Micro Devices, Inc. Variable-width power gating module
US8384424B2 (en) 2011-04-08 2013-02-26 Ati Technologies Ulc Real time averaged impedance calibration for on-die termination
US8797087B2 (en) * 2011-06-24 2014-08-05 Intel Mobile Communications GmbH Reference quantity generator
US8633738B2 (en) * 2012-01-18 2014-01-21 Qualcomm Incorporated Slew-rate limited output driver with output-load sensing feedback loop
WO2017210024A1 (en) * 2016-06-01 2017-12-07 Micron Technology, Inc. Semiconductor device including buffer circuit
JP2017216611A (ja) 2016-06-01 2017-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2018045743A (ja) * 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体装置及びメモリシステム
CN111585564B (zh) * 2020-04-24 2021-05-07 核芯互联(北京)科技有限公司 一种缓冲器阻尼系数的调节方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10277557A (ja) * 1997-04-10 1998-10-20 Asahi Glass Co Ltd 脱イオン水製造装置
US6060907A (en) * 1997-06-25 2000-05-09 Sun Microsystems, Inc. Impedance control circuit
US6726091B1 (en) * 1999-10-12 2004-04-27 Ionman Wash Systems, Llc Deionized water washing system and controls
US6452428B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Slew rate control circuit
US6424175B1 (en) * 2000-09-11 2002-07-23 Intel Corporation Biased control loop circuit for setting impedance of output driver
IT1319130B1 (it) * 2000-11-23 2003-09-23 St Microelectronics Srl Circuito di controllo di uno stadio di pilotaggio d'uscita di uncircuito integrato
KR100403633B1 (ko) * 2001-08-10 2003-10-30 삼성전자주식회사 임피던스 제어회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652398B1 (ko) * 2005-02-01 2006-12-01 삼성전자주식회사 출력 임피던스회로 및 이를 적용한 출력버퍼회로
US7277331B2 (en) 2005-09-27 2007-10-02 Hynix Semiconductor Inc. Semiconductor memory device for adjusting impedance of data output driver
KR100861373B1 (ko) * 2007-06-27 2008-10-02 주식회사 하이닉스반도체 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치
US7759994B2 (en) 2007-06-27 2010-07-20 Hynix Semiconductor Inc. Skew signal generation circuit and semiconductor memory device having the same

Also Published As

Publication number Publication date
US20040164763A1 (en) 2004-08-26
KR100522179B1 (ko) 2005-10-18
US6833729B2 (en) 2004-12-21

Similar Documents

Publication Publication Date Title
KR100522179B1 (ko) 임피던스 교정기능을 갖는 반도체 장치
US10033412B2 (en) Impedance and swing control for voltage-mode driver
US7072415B2 (en) Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US7456778B2 (en) Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
US7408387B2 (en) Output buffer circuit with control circuit for changing resistance of output resistor pair
US7817727B2 (en) Hybrid output driver for high-speed communications interfaces
KR101357331B1 (ko) 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
JP2010518749A (ja) 高速低電力差動受信機ＲｏｂｅｒｔＥ．ＰａｌｍｅｒＪｏｈｎＷ．Ｐｏｕｌｔｏｎ
JP4724117B2 (ja) 共通モードアイドル状態および選択可能なスルーレートを有するＴｘラインドライバ
US20110193595A1 (en) Output driver circuit
US7109759B2 (en) Voltage mode current-assisted pre-emphasis driver
JP2007324799A (ja) 出力回路および半導体集積回路装置
WO2007110817A1 (en) A low voltage and low power differential driver with matching output impedances
US7583752B2 (en) Transmitter for outputting differential signals of different voltage levels
US7176709B2 (en) Receiving device
US6617918B2 (en) Multi-level receiver circuit with digital output using a variable offset comparator
JP2014007654A (ja) 半導体集積回路、信号伝送回路、信号伝送システム及び信号伝送方法
US10778478B2 (en) Fast-settling voltage reference generator for SERDES applications
US20160094227A1 (en) Transmitter circuit and semiconductor integrated circuit
US20100277145A1 (en) System for accounting for switch impendances
KR101621844B1 (ko) 저전압 차동 신호 전송기
WO2012117456A1 (ja) 差動ドライバ回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 18