KR20040072267A - 반도체소자의 랜딩플러그 형성시의 이온주입방법 - Google Patents

반도체소자의 랜딩플러그 형성시의 이온주입방법 Download PDF

Info

Publication number
KR20040072267A
KR20040072267A KR1020030008267A KR20030008267A KR20040072267A KR 20040072267 A KR20040072267 A KR 20040072267A KR 1020030008267 A KR1020030008267 A KR 1020030008267A KR 20030008267 A KR20030008267 A KR 20030008267A KR 20040072267 A KR20040072267 A KR 20040072267A
Authority
KR
South Korea
Prior art keywords
ion implantation
forming
spacer
landing plug
insulating film
Prior art date
Application number
KR1020030008267A
Other languages
English (en)
Inventor
최강식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030008267A priority Critical patent/KR20040072267A/ko
Publication of KR20040072267A publication Critical patent/KR20040072267A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법을 개시한다 . 개시된 발명은, 반도체기판내에 활성영역과 소자분리영역을 한정하는 소자 분리막을 형성하는 단계; 상기 반도체기판의 활성영역상에 게이트전극과 하드 마스크층을 형성하는 단계; 상기 전체 구조의 상면에 스페이서용 절연막을 형성한후 게이트전극간 반도체기판내에 이온주입을 실시하여 소오스/드레인 고농도불순물 영역을 형성하는 단계; 및 상기 스페이서용 절연막을 상기 게이트전극간 반도체 기판표면이 드러날때까지 선택적으로 제거하여 상기 하드마스크층 및 게이트전극 측면에 절연막스페이서를 형성하는 단계를 포함하여 구성되며, 랜딩플러그 콘택을 형성하기 전에 랜딩플러그 콘택 이온주입을 실시하여 소자의 리프레시 특성을 개선시킬 수 있는 것이다.

Description

반도체소자의 랜딩플러그 형성시의 이온주입방법{Method for implanting in forming landing plug of semiconductor device}
본 발명은 반도체소자의 랜딩플러그 형성시의 이온주입방법에 관한 것으로서, 보다 상세하게는 셀 트랜지스터의 스페이서가 완성된후 랜딩플러그 콘택을 형성하기 전에 랜딩플러그 콘택 이온주입을 실시하여 소자의 리프레시 특성을 개선시킬 수 있는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법에 관한 것이다.
종래기술에 따른 반도체소자의 랜딩플러그 형성시의 이온주입방법에 대해 도 1a 및 1b를 참조하여 설명하면 다음과 같다.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 랜딩플러그 형성시의 이온주입방법을 설명하기 위한 공정단면도이다.
종래기술에 따른 반도체소자의 랜딩플러그 형성시의 이온주입방법은, 도 1a에 도시된 바와같이, 반도체기판(11)내에 활성영역과 소자분리영역을 한정하는 트렌치소자분리막(13)을 형성한후 활성영역상에 폴리실리콘층(15a)과 텅스텐 또는 텅스텐실리사이드막(15b)으로 구성된 게이트전극(15)과 하드마스크층(17)을 적층한다.
그다음, 상기 하드마스크층(17)양측아래의 반도체기판(11)내에 저농도불순물을 이온주입하여 소오스/드레인 저농도불순물영역(19)을 형성한다.
이어서, 전체 구조의 상면에 식각정지용 질화막(미도시)을 증착한후 이를 건식각 공정에 의해 상기 게이트전극(15)간의 반도체기판(11)부분이 드러나도록 선택적으로 제거하여 상기 하드마스크층(17)을 포함한 게이트전극(15)측면에 질화막스페이서(21)을 형성한다.
그다음, 도 1b에 도시된 바와같이, 상기 질화막스페이서(21)와 하드마스크층(17)을 마스크로 상기 드러난 반도체기판(11)내에 이온주입을 실시하여 소오스/드레인 고농도불순물영역(23)을 형성한다.
그러나, 상기 종래기술에 의하면, 랜딩플러그 콘택을 위한 식각공정후의 측면도 및 평면도인 도 2의 (a)(b)에서와 같이 랜딩플러그 콘택식각후 약 200Å정도의 기판손실(A)이 발생하게 된다.
이러한 기판손실 정도의 이온주입의 R-p 의 감소를 가져 오게 되어 랜딩플러그 콘택 이온주입시의 에너지의 제약을 가져 온다. 이러한 에너지의 제약은 전계완화의 제한 즉, 레프레시 개선의 제한이 된다.
또한, 랜딩플러그콘택과 소자분리막간의 미스 오정렬(misalign) 정도는 랜딩플러그 콘택 포토 및 식각에 의하여 도 2b에서와 같이 각 셀마다 다르게 된다. 특히, 랜딩플러그 포토 및 식각의 오정렬 정도에 따라 셀 트랜지스터의 소오스/드레인의 불균형을 가져 오게 되어 리프레시 열화를 가져 온다.
더욱이, 비트라인 콘택 노드의 경우, 랜딩플러그콘택 형성용 감광막의 프로파일과 랜딩플러그 콘택 식각의 특성상 오정렬 정도가 스토리지노드경우보다 크며, 소자분리막 측면이 드러나게 된다.
따라서, 스토리지노드와 비트라인 콘택간의 접합특성이 상이하게 되고 소자분리측면을 통한 펀치(punch)에도 취약하게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 랜딩플러그 콘택을 형성하기 전에 랜딩플러그 콘택 이온주입을 실시하여 소자의 리프레시 특성을 개선시킬 수 있는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 랜딩플러그 형성시의 이온주입방법을 설명하기 위한 공정단면도,
도 2는 종래기술에 따른 반도체소자의 랜딩플러그 형성후에 나타난 측면사진 및 평면사진을 보여 주는 도면,
도 3a 및 도 3b는 본 발명에 따른 반도체소자의 랜딩플러그 형성시의 이온 주입방법을 설명하기 위한 공정단면도,
도 4는 종래의 방법으로 형성된 셀접합프로파일과 본 발명의 방법으로 형성된 셀접합프로파일을 도시한 도면,
도 5는 종래의 방법과 본 발명으로 구현된 리프레시 누적분포도를 도시한 그래프.
[도면부호의설명]
31 : 반도체기판 33 : 트렌치소자분리막
35a : 폴리실리콘층
35b : 텅스텐 또는 텅스텐실리사이드막
35 : 게이트전극 37 : 하드마스크층
39 : 소오스/드레인 저농도불순물영역 41 : 스페이서용 절연막
41a : 절연막스페이서 43 : 소오스/드레인 고농도불순물영역 45 : 랜딩플러그콘택홀
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법은, 반도체기판내에 활성영역과 소자분리영역을 한정하는 소자분리막을 형성하는 단계;
상기 반도체기판의 활성영역상에 게이트전극과 하드마스크층을 형성하는 단계;
상기 전체 구조의 상면에 스페이서용 절연막을 형성한후 게이트전극간 반도체기판내에 이온주입을 실시하여 소오스/드레인 고농도불순물영역을 형성하는 단계; 및 상기 스페이서용 절연막을 상기 게이트전극간 반도체기판표면이 드러날때까지 선택적으로 제거하여 상기 하드마스크층 및 게이트전극측면에 절연막스페이서를 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 3a 및 도 3b는 본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법은, 도 3a에 도시된 바와같이, 반도체기판(31)내에 활성영역과 소자분리영역을 한정하는 트렌치소자분리막(33)을 형성한후 활성영역상에 폴리실리콘층(35a)과 텅스텐 또는 텅스텐실리사이드막(35b)으로 구성된 게이트전극(35)과 하드마스크층(37)을 적층한다.
그다음, 상기 하드마스크층(37)양측아래의 반도체기판(31)내에 저농도불순물을 이온주입하여 소오스/드레인 저농도불순물영역(39)을 형성한다.
이어서, 전체 구조의 상면에 게이트전극과 소오스/드레인의 자기정렬을 위해 스페이서용 절연막(41)을 약 100∼1000 Å 정도의 두께로 증착한후 랜딩플러그 콘택 이온주입을 실시하여 상기 반도체기판(31)내에 소오스/드레인 고농도불순물영역(43)을 형성한다. 이때, 상기 이온주입시에 상기 절연막(41) 두께에 해당하는 R-p 만큼의 이온주입 에너지를 상향시키는 것이 바람직한다. 또한, 종래의 랜딩이온주입시에 사용하는 에너지를 셀 스페이서 즉, 스페이서용 절연막의 두께에 따라 약 60∼150KeV 로 증가시켜 이온주입을 실시하는 것이 더욱 바람직하다. 그리고, 상기 이온주입시 에너지를 높이기 위해 셀스페이서용 절연막위에 버퍼산화막을 추가로 증착할 수도 있다. 이때, 버퍼산화막의 두께는 500Å 이하가 바람직하며, 추가 산화막 두께에 해당하는 에너지를 높일 수 있다. 한편, 상기 셀스페이서용 절연막(41)은 질화산화막으로 형성하며, 추가로 층착하는 버퍼산화막은 자기정렬콘택 이온주입후 HF 계열의 산화막 습식에천트로 제거할 수 있다.
그다음, 게이트전극과 소오스/드레인의 자기정렬을 위해 스페이서용 절연막(41)을 건식각 공정에 의해 상기 게이트전극(35)간의 반도체기판(31)부분이 드러나도록 선택적으로 제거하여 랜딩플러그콘택홀(45)을 형성함과 동시에 상기 하드마스크층(37)을 포함한 게이트전극(35)측면에 절연막 스페이서(41a)을 형성한다.
이후 도면에는 도시하지 않았지만 상기 랜딩플러그콘택홀(45)내에 랜딩플러그를 형성하는 공정을 진행한다.
이렇게 스페이서용 절연막을 형성한 후 랜딩플러그 콘택을 형성하기 전에 이온주입공정을 진행하게 되면, 도 4에서와 같이 종래의 방법으로 형성한 셀 접합프로파일의 경우(a)보다 본 발명의 셀접합이 보다 더 개선(grade)됨을 알 수 있다.
또한, 도 5에 도시된 종래의 방법과 본 발명으로 구현된 리프레시 누적 분포도에서와 같이, 본 발명의 경우 약 30%의 리프레시 개선이 나타남을 알 수 있고, 전계완화에 의한 테일(tail)부분의 분포가 변화되었음을 알 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법에 의하면, 랜딩플러그 임플란트의 에너지의 상향조절이 가능하게 된다. 이로 인해 △R-p의 증가로 인하여 추가적인 전계완화가 가능하게 된다. 이는 디램의 성능을 결정짓는 리프레시 시간을 증가시키게 되어 고 부가가치의디램을 양산할 수가 있게 된다.
또한, 디램을 양산시에 랜딩플러그 식각에 의한 기판손실이 양산장비에 따라 움직이게 되어 이에 따른 셀 트랜지스터의 재조정이 추가되지만 본 발명은 기판손실과는 독립적이기 때문에 양산전개에 걸리는 시간을 단축시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (7)

  1. 반도체기판내에 활성영역과 소자분리영역을 한정하는 소자분리막을 형성하는 단계;
    상기 반도체기판의 활성영역상에 게이트전극과 하드마스크층을 형성하는 단계;
    상기 전체 구조의 상면에 스페이서용 절연막을 형성한후 게이트전극간 반도체기판내에 이온주입을 실시하여 소오스/드레인 고농도불순물영역을 형성하는 단계; 및
    상기 스페이서용 절연막을 상기 게이트전극간 반도체기판표면이 드러날때까지 선택적으로 제거하여 상기 하드마스크층 및 게이트전극측면에 절연막스페이서를 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법.
  2. 제1항에 있어서, 상기 스페이서용 절연막은 약 100∼1000 Å 정도 두께로 증착하는 것을 특징으로하는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법.
  3. 제1항에 있어서, 상기 스페이서용 절연막상에 버퍼산화막을 추가로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법.
  4. 제1항에 있어서, 상기 스페이서용 절연막은 질화산화막을 포함하는 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법.
  5. 제3항에 있어서, 상기 버퍼산화막은 절연막스페이서 형성후 HF 계열의 산화막 식각에천트로 제거하는 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법.
  6. 제3항에 있어서, 상기 버퍼산화막은 약 500 Å 이하 두께로 증착하는 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법.
  7. 제1항에 있어서, 상기 소오스/드레인 고농도불순물영역을 형성하기 위한 이온주입시에 스페이서용 절연막의 두께에 따라 약 60∼150 KeV의 에너지를 이용 하는 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성시의 이온주입방법.
KR1020030008267A 2003-02-10 2003-02-10 반도체소자의 랜딩플러그 형성시의 이온주입방법 KR20040072267A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030008267A KR20040072267A (ko) 2003-02-10 2003-02-10 반도체소자의 랜딩플러그 형성시의 이온주입방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030008267A KR20040072267A (ko) 2003-02-10 2003-02-10 반도체소자의 랜딩플러그 형성시의 이온주입방법

Publications (1)

Publication Number Publication Date
KR20040072267A true KR20040072267A (ko) 2004-08-18

Family

ID=37359844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030008267A KR20040072267A (ko) 2003-02-10 2003-02-10 반도체소자의 랜딩플러그 형성시의 이온주입방법

Country Status (1)

Country Link
KR (1) KR20040072267A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968151B1 (ko) * 2008-05-06 2010-07-06 주식회사 하이닉스반도체 핀 구조의 채널을 갖는 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968151B1 (ko) * 2008-05-06 2010-07-06 주식회사 하이닉스반도체 핀 구조의 채널을 갖는 반도체 소자 및 그 제조방법
US7824979B2 (en) 2008-05-06 2010-11-02 Hynix Semiconductor Inc. Semiconductor device with channel of FIN structure and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR20050063897A (ko) 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
KR100396896B1 (ko) 디램 반도체 소자의 제조방법
US6306760B1 (en) Method of forming a self-aligned contact hole on a semiconductor wafer
KR20050119980A (ko) 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들
US7157318B2 (en) Method of fabricating SRAM device
KR20040072267A (ko) 반도체소자의 랜딩플러그 형성시의 이온주입방법
KR100671633B1 (ko) 반도체 소자 및 그의 제조방법
KR100449256B1 (ko) 디램 메모리 셀의 제조방법
KR20020055147A (ko) 반도체 소자의 제조방법
KR100608352B1 (ko) 반도체소자의 제조방법
US7541241B2 (en) Method for fabricating memory cell
KR20070002807A (ko) 자기정렬국부채널이온주입을 이용한 리세스드 게이트트랜지스터의 제조 방법
KR20050049582A (ko) 리세스 채널을 갖는 트랜지스터의 제조방법
KR100995329B1 (ko) 반도체 소자의 제조 방법
KR20070002661A (ko) 반도체 소자의 트랜지스터 형성 방법
KR100418090B1 (ko) 반도체 소자의 제조 방법
KR101012438B1 (ko) 반도체 소자의 제조방법
JP2004214605A (ja) ロジック併合ｄｒａｍ素子の製造方法
KR100618705B1 (ko) 반도체 소자의 게이트 형성방법
KR930008538B1 (ko) 사이드월 폴리실리콘을 사용한 셀프 ldd셀 제조방법
KR100701680B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0172253B1 (ko) 반도체 장치의 제조 방법
JPH06140420A (ja) 半導体装置の製造方法
KR20060099826A (ko) 반도체 소자의 제조 방법
KR20040103507A (ko) 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application