KR20040063332A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20040063332A
KR20040063332A KR1020030000711A KR20030000711A KR20040063332A KR 20040063332 A KR20040063332 A KR 20040063332A KR 1020030000711 A KR1020030000711 A KR 1020030000711A KR 20030000711 A KR20030000711 A KR 20030000711A KR 20040063332 A KR20040063332 A KR 20040063332A
Authority
KR
South Korea
Prior art keywords
oxide film
region
film
nitride
gate insulating
Prior art date
Application number
KR1020030000711A
Other languages
English (en)
Other versions
KR100486825B1 (ko
Inventor
류두열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0000711A priority Critical patent/KR100486825B1/ko
Publication of KR20040063332A publication Critical patent/KR20040063332A/ko
Application granted granted Critical
Publication of KR100486825B1 publication Critical patent/KR100486825B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 질화 산화막을 포함하는 서로 다른 두께의 트리플 게이트 절연막을 형성하여 도판트가 게이트 절연막 및 채널 영역으로 침투하는 현상과 핫 캐리어에 대한 저항성이 뛰어난 반도체 소자의 제조 방법을 제공한다.

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 서로 다른 두께의 게이트 절연막을 갖는 반도체 소자를 동시에 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자는 고속 동작용 트랜지스터가 형성되는 영역, 고전압용 트랜지스터가 형성되는 영역과, 저전압용 트랜지스터가 형성되는 영역으로 분리된다. 이러한 영역에 각각 형성되는 게이트 절연막은 각 영역의 특성에 따라 두께가 서로 다르게 형성된다. 예컨대, 트랜지스터의 동작전압과 속도에 따라 제 1 두께의 고전압용 게이트 절연막영역, 제 2 두께의 저전압용 게이트 절연막 영역과 제 3 두께의 고속 동작용 게이트 절연막영역으로 구분된다.
종래에는, 전체 구조 상부에 가장 두꺼운 제 1 두께의 제 1 게이트 절연막을 먼저 성장시킨다. 제 2 및 제 3 두께의 게이트 절연막이 형성될 영역을 개방하는 마스크 공정과 식각공정을 실시하여 제 2 및 제 3 두께의 게이트 절연막이 형성될 영역의 제 1 게이트 절연막을 완전히 식각하여 상기 제 1 게이트 절연막 보다 두께가 얇은 제 2 게이트 절연막을 형성한다. 제 3 두께의 게이트 절연막이 형성될 영역을 개방하는 마스크 공정과 식각공정을 실시하여 제 3 두께의 게이트 절연막이 형성될 영역에 제 2 게이트 절연막 보다 두께가 얇은 제 3 게이트 절연막을 형성하였다.
상술한 공정에 의해 형성되는 제 2 및 제 3 게이트 절연막은 마스크 공정과 식각공정에 의해 제 2 및 제 3 게이트 절연막 상부에 유기물질이 잔존하게 되어 게이트 절연막의 신뢰성을 열화 시키고, 제 1 게이트 절연막에 비해 얇은 두께로 인해 제 2 및 제 3 게이트 절연막은 누설 전류가 크게 발생되어 소자의 구동 능력 저하와 소자의 신뢰성 열화가 발생된다.
또한, 얇은 두께의 게이트 절연막은 후속 공정인 LDD 와 소스/드레인 이온주입공정 중에 주입되는 이온이 게이트 절연막을 통과하여 채널 영역으로 침투해 채널영역의 도핑농도를 변화시켜 문턱 전압을 변화시키는 원인이 된다. 이를 해결하기 위해 낮은 온도에서 열처리를 실시하게 되지만, 저온에서는 게이트 전극내에 주입된 이온들이 충분히 활성화 되지 못하여 게이트 전극내의 불순물 농도가 감소되는 절연영역이 발생하게 된다. 이로써, 전기적 게이트 산화막 두께가 증가되어 문턱전압이 증가되는 문제점이 발생한다.
또한, nMOS 트랜지스터의 경우에는 소오스에서 드레인으로 이동하는 전자/정공이 주위 온도에 의해 얻을 수 있는 운동 에너지보다 게이트에 가해지는 높은 전계에 의해 반도체 기판과 게이트 산화막 계면의 에너지 장벽보다 높은 에너지를 얻어 게이트 산화막 내로 유입되는 핫 캐리어 이펙트(Hot Carrier Effect)에 의해 문턱 전압이 감소하는 문제점이 발생할 수 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 질화 산화막을 포함하는 서로 다른 두께의 제 1 내지 3 게이트 절연막을 형성하여 도판트가 게이트 절연막 및 채널 영역으로 침투하는 현상과 핫 캐리어에 대한 저항성이 뛰어난 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 소자 분리막
14, 16, 22a, 22b, 22c : 산화막 18 : 감광막 패턴
20, 24a, 24b, 24c : 질화 산화막
26, 28, 30 : 게이트 절연막 32 : 게이트 전극
34 : 저농도 불순물 영역 36, 38 : 절연막
40 : 스페이서 42 : 고농도 불순물 영역
44 : 소스/드레인
본 발명에 따른 제 1 두께의 제 1 게이트 절연막이 형성될 제 1 영역과, 상기 제 1 두께보다 얇은 제 2 두께의 제 2 게이트 절연막이 형성될 제 2 영역과, 상기 제 2 두께보다 얇은 제 3 두께의 제 3 게이트 절연막이 형성된 제 3 영역이 구분된 반도체 기판을 제공하는 단계와, 상기 제 1 영역에 제 1 산화막을 형성하고, 상기 제 2 영역에 제 2 산화막을 형성하며, 상기 제 3 영역에 제 1 질화 산화막을 형성하는 단계 및 상기 제 1 및 제 2 영역의 상기 반도체 기판과 상기 제 1 및 제 2 산화막 사이에 제 2 질화 산화막과 제 3 산화막을 형성하고, 상기 제 3 영역의 상기 반도체 기판과 상기 제 1 질화막 사이에 제 3 질화 산화막과 제 4 산화막을 형성하는 단계를 포함하되, 상기 제 1 영역에는 상기 제 2 질화 산화막, 상기 제 3 산화막 및 상기 제 1 산화막이 적층된 상기 제 1 게이트 절연막을, 상기 제 2 영역에는 상기 제 2 질화 산화막, 상기 제 3 산화막 및 상기 제 2 산화막이 적층된 상기 제 2 게이트 절연막을, 상기 제 3 영역에는 상기 제 3 질화 산화막, 상기 제 4 산화막 및 상기 제 1 질화 산화막이 적층된 상기 제 3 게이트 절연막을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 제 1 두께의 제 1 게이트 절연막이 형성될 제 1 영역(고전압 소자 영역; A)과, 제 2 두께의 제 2 게이트 절연막이 형성될 제 2 영역(저전압 소자 영역; B)과, 제 3 두께의 제 3 게이트 절연막이 형성된 제 3 영역(고성능 소자 영역; C)이 정의된 반도체 기판(10)의 소자 분리 영역에 소자 분리막(12)을 형성한 후 이온 주입 공정을 실시하여 반도체 기판(10)에는 웰(미도시)을 형성한다. 제 1 두께의 제 1 게이트 절연막은 제 2 두께의 제 2 게이트 절연막 보다 두께가 두꺼운 게이트 절연막을 지칭한다. 또한, 제 2 두께의 제 2 게이트 절연막은 제 3 두께의 제 3 게이트 절연막 보다 두께가 두꺼운 게이트 절연막을 지칭한다. 예를 들면, 제 1 게이트 절연막은 45 내지 75Å 정도의 두께를 갖는 게이트 절연막으로, 고전압 소자의 트랜지스터에서 사용하는 게이트 절연막을 지칭하고, 제 2 게이트 절연막은 18 내지 25Å 정도의 두께를 갖는 게이트 절연막으로, 저전압 소자의 트랜지스터에서 사용하는 게이트 절연막을 지칭하고, 제 3 게이트 절연막은 12 내지 18Å 정도의 두께를 갖는 게이트 절연막으로, 고성능 소자의 트렌지스터에서 사용하는 게이트 절연막을 지칭한다.
구체적으로, 반도체 기판(10) 상에 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 형성한다. 전체 구조 상부에 감광막(Photoresist)을 증착한 후 감광막 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴과 패드 질화막을 식각 마스크로 이용한 STI(Sallow Trench Isolation) 식각공정을 실시하여 트렌치(미도시)를 형성하고 이를 절연막을 이용하여 매립함으로서 소자 분리막(12)을 형성한다. 반도체 기판(10)은 소자 분리막(12)에 의해 활성영역과 비활성영역(즉, 소자 분리막 영역)으로 분리된다. 이에 한정되지 않고, 다양한 형태의 공정을 통해 소자 분리막(12)을 형성할 수 있다. 예컨대, 상술한 패드 산화막 및 패드 질화막을 증착하지 않고 감광막 패턴만을 이용하여 소자 분리막을 형성할 수 있고, 반도체 기판(10)에 웰을 먼저 형성한 다음 소자 분리막을 형성할 수 있다.
다음으로, 반도체 기판(10) 상에 형성된 패드 질화막과 패드 산화막을 식각하되, 상기 패드 산화막을 완전히 식각하지 않고, 일부를 잔류시켜 후속 웰 형성을 위한 이온주입시 버퍼층 역활을 하는 스크린 산화막으로 사용한다. 반도체 소자가 형성될 영역을 개방시키는 이온 주입 마스크(미도시)를 형성한 후 이온 주입 공정을 통해 반도체 기판(10)의 노출된 영역에 웰을 형성한다. 이때, PMOS 트랜지스터와 NMOS 트랜지스터를 형성하기 위해서는 n웰과 p웰을 각각 형성해야 하기 때문에 2번의 이온 주입 마스크 형성 공정과 2번의 이온 주입 공정을 통해 n웰과 p웰을 각각 형성한다. 좀더 상세하게 설명하면, 먼저 p웰 영역을 개방시키는 이온 주입 마스크를 형성한 후 붕소(Boron)를 주입하여 p웰을 형성하고, 다시 n웰 영역을 개방시키는 이온 주입 마스크를 형성한 후 인(Phosphorus)이나 비소(Arsenic)를 주입하여 n웰을 형성한다. 반도체 기판(10) 상에 잔류하는 패드 산화막을 완전히 제거한다.
상술한 이온 주입공정의 조건들은 이에 한정되지 않고, 반도체 기판(10) 표면에 정션이 형성되어 다른 누설 전류의 원인이 되지 않고, 웰과 정션간의 누설이 발생하지 않을 정도의 조건으로 이온주입을 실시한다. 또한, 감광막패턴을 형성하여 일정 영역에만 이온주입을 할 수 있다. 이에 한정되지 않고, 반도체 기판(10) 상에 기판 표면의 결정결함 억제 또는 표면처리 및 이온주입시 버퍼층 역활을 하는 스크린 산화막(미도시)을 증착한 다음 이온주입을 실시할 수 있다.
도 1b 및 도 1c를 참조하면, 세정 공정을 통해 반도체 기판(10) 상에 형성된 자연 산화막을 제거한다. 제 1 영역(A)에는 제 1 산화막(14)을 형성하고, 제 2 영역(B)에는 제 2 산화막(16)을 형성하며, 제 3 영역(C)에는 제 3 산화막을 형성한다. 제 3 영역(C)의 제 3 산화막 만을 선택적으로 플라즈마 질화법을 이용하여 질화시켜 제 1 질화 산화막(20)을 형성한다.
구체적으로, NH4OH: H2O2; H2O가 1: 1: 5의 비율로 희석된 수용액 및 불산 용액을 이용하여 반도체 기판(10)을 세정하여 반도체 기판(10)내에 잔존하는 자연 산화막과 잔류물을 완전히 제거한다. H2와 O2가스를 이용하여 제 1 내지 제 3 영역(A 내지 C)을 포함하는 반도체 기판(10) 상에 45 내지 75Å 두께의 제 1 산화막(14)을 형성한다.
전체 구조상에 감광막을 도포한 다음, 감광막 마스크를 이용한 사진 식각공정을 실시하여 제 2 영역(B) 및 제 3 영역(A)을 개방하는 제 1 감광막 패턴(18)을 형성한다. 제 1 감광막 패턴(18)을 식각마스크로 하는 식각공정을 실시하여 제 2 및 제 3 영역(B 및 C)의 반도체 기판(10)에 형성된 제 1 산화막(14)을 제거한다. 제 2 및 제 3 영역(B 및 C)의 제 1 산화막(14)은 HF 수용액을 사용하여 제거한다.
제 1 감광막 패턴(18)을 제거한 다음, 오존수(O3+ H2O) 세정을 실시하여 제 2 및 제 3 영역(B 및 C)의 반도체 기판(10) 상에 5 내지 10Å 두께의 제 2 및 제 3 산화막(16)을 형성한다.
감광막 마스크를 이용한 사진 식각공정을 실시하여 제 3 영역(C)을 개방하는 제 2 감광막 패턴(19)을 형성한다. 제 2 감광막 패턴(19)을 이용하여 제 3 영역(C)의 제 3 산화막을 질화시킨다. 즉, 제 3 영역(C)의 제 3 산화막 표면을 플라즈마를 이용하여 질화시킴(플라즈마 질화법(Decoupled Plasma Nitridation; DPN))으로써, 제 1 질화 산화막(20)을 생성한다. 상온에서 5 내지 50mTorr의 압력과 100 내지 1000W의 파워를 인가한 상태에서, 질소(N2)가스 또는 질소(N2)가스와 헬륨(He)가스 분위기에서 10초 내지 1분간 실시하여 제 3 영역(C)의 제 3 산화막을 질화시켜 제 1 질화 산화막(20)을 형성한다. 제 1 질화 산화막(20)은 질소 농도가 10 내지 25% 이고, 유전 상수가 4.5 내지 6.5이다. 감광막 스트립 공정을 실시하여 제 2 감광막 패턴(19)을 제거한다. 이에 한정되지 않고 다양한 형태의 공정을 통해 제 1 영역(A)에는 제 1 산화막(14)을, 제 2 영역(B)에는 제 2 산화막(16)을 제 3영역(C)에는 제 1 질화 산화막(20)을 형성할 수 있다. 예를 들어, 전체 구조상제 제 1 산화막(14)을 증착한 다음, 제 2 영역(B)만을 개방하는 감광막 패턴을 이용하여 제 2 영역(B)에 형성된 제 1 산화막(14)의 일부를 식각함으로서 제 2 영역(B)에 제 2 산화막(16)을 형성하거나, 제 1 산화막(14)을 제거한 다음, 오존수 세정을 통해 제 2 산화막(16)을 형성한다. 제 3 영역(C)을 개방하는 감광막 패턴을 이용하여 제 3 영역(C)을 개방한 후, 제 3 영역(C)에 형성된 제 1 산화막(14)을 완전히 제거하고, 오존수 제정을 통해 산화막을 형성한다. 상기 산화막을 플라즈마를 이용한 질화 공정을 실시하여 제 1 질화 산화막(20)을 형성할 수 있다. 또한, 상술한 제 1 감광막 패턴(18)을 식각하지 않고, 그 상부에 제 2 감광막 패턴(19)을 형성할 수도 있다.
도 1d를 참조하면, 질화 산소와 수소를 이용하여 가열된 실리콘 기판(반도체 기판; 10)위에서 수증기를 생성(In-Situ Steam Generation; ISSG)시켜 제 1 및 제 2 영역(A 및 B)의 제 1 및 제 2 산화막(14 및 16)과 반도체 기판(10) 사이에 제 4 산화막(22a 및 22b)과 제 2 질화 산화막(24a 및 24b)을 형성하고, 제 3 영역(C)의 제 1 질화 산화막(20)과 반도체 기판(10) 사이에 제 5 산화막(22c)과 제 3 질화 산화막(24c)을 형성한다. 이로 인해 제 1 영역(A)에는 제 2 질화 산화막(24a), 제 4 산화막(22a) 및 제 1 산화막(14)이 적층된 제 1 게이트 절연막(26)이 형성되고, 제 2 영역(B)에는 제 2 질화 산화막(24a), 제 4 산화막(22a) 및 제 2 산화막(16)이 적층된 제 2 게이트 절연막(28)이 형성되며, 제 3 영역(C)에는 제 3 질화 산화막(24c), 제 5 산화막(22c) 및 제 1 질화 산화막(20)이 적층된 제 3 게이트 절연막(30)을 형성한다.
구체적으로, 질화 산소와 수소 가스를 챔버 내로 유입시켜 고온으로 가열된 반도체 기판(10)에 질화 산소와 수소의 내부 수증기 발생에 의해 제 1 영역(A)의 제 1 산화막(14)과 반도체 기판(10)사이에 제 2 질화 산화막(22a)과 제 4 산화막(24a)이 동시에 형성되고, 제 2 영역(B)의 제 2 산화막(16)과 반도체 기판(10)사이에 제 2 질화 산화막(22b)과 제 4 산화막(24b)이 동시에 형성되며, 제 3 영역(C)의 제 1 질화 산화막(20)과 반도체 기판(10)사이에 제 3 질화 산화막(24c) 제 5 산화막(22c)을 동시에 형성한다. 제 3 영역(C)에 제 1 질화 산화막(20)이 형성된 반도체 기판(10)을 챔버로 로딩한다. 챔버의 온도를 750 내지 1100℃ 온도까지 상승시키고, 10Torr 이하의 압력을 가한 상태에서 수소 가스가 질화 산소의 2% 이하에서 진행하여 질화 산화막과 산화막을 동시에 형성한다. 상술한 공정을 통해 제 1 및 제 2 영역(A 및 B)에는 15 내지 20Å 두께의 산화막과 질화 산화막이 동시에 형성된다. 이때, 제 3 영역(C)에 형성된 제 1 질화 산화막(20)에 의해 산화 속도가 감소하여 3 내지 5Å 두께의 산화막과 질화 산화막이 형성된다.
이로 인해, 제 1 영역(A)에는 산화막 중 질소 농도가 3%이하이고, 유전상수가 4.0 내지 5.0인 질화 산화막을 포함하는 45 내지 75Å 두께의 제 1 게이트 절연막(26)이 형성되고, 제 2 영역(B)에는 산화막 중 질소 농도가 3% 이하이고, 유전 상수가 4.5 내지 6.5인 질화 산화막을 포함하는 18 내지 25Å 두께의 제 2 게이트 절연막(28)이 형성되며, 제 3 영역(C)에는 산화막중 질소 농도가 10 내지 25%이고, 유전 상수가 4.5 내지 6.5인 질화 산화막을 포함하는 12 내지 18Å 두께의 제 3 게이트 절연막(30)이 형성된다. ISSG공정은 급속 열처리 장비 타입의 경우, 쿨 웰 타입(Cold Wall Type)이어서 웨이퍼만이 가열된다. 반도체 기판을 펌핑(Pumping) 시스템(압력조절)이 부착된 급속열처리 장비에 로딩하여 열을 가한 후 압력을 낮게 맞춘 다음, 질화 산소(N2O 또는 NO)와 수소 가스를 흘려주어 가열된 반도체 기판 표면에서 반응을 시킨다. 이 반응에 의해 생성된 수증기(H2O)와 질화 산소가 반도체 기판으로 확산하여 실리콘과의 반응으로 산화막(SiO2)과 질화 산화막(SixOyNz)을 동시에 생성한다. 이때, 질화 산화막은 산화막 성장을 억제하는 특성이 있으며 이로 인해 수증기에 의해 성장되는 산화막은 질화 산화막이 실리콘과 반응하여 두꺼워짐에 따라 점차 성장이 감소하여 최종적으로 산화막 밑에 질화 산화막이 성장되는 특성이 있다. 본 실시예에서는 수소 가스의 유량을 질화 산소의 2%이하로 낮게 잡아 수소와 질화 산소와의 반응성이 작기 때문에, 산화막과 질화 산화막의 성장률을 줄일 수 있어 얇은 두께의 게이트 절연막을 구현할 수 있다.
도 1e를 참조하면, 제 1 내지 제 3 영역(A 내지 C) 상에 각기 형성된 제 1 내지 제 3 게이트 절연막(26 내지 30) 상에 도전막을 형성한다. 본 실시예에서는 도전막으로 폴리 실리콘막을 사용한다. 이에 한정되지 않고 다양한 형태의 도전성 막을 이용하여 도전막을 형성할 수 있다. 게이트 마스크를 이용한 패터닝 공정을 통해 폴리 실리콘막, 제 1 내지 제 3 게이트 절연막(26 내지 30)을 패터닝 하여 게이트 전극(32)을 제 1 내지 제 3 영역(A 내지 C)에 각각 형성한다. LDD 구조의 소스/드레인을 형성하기 위하여 제 1 내지 제 3 영역(A 내지 C)에 소정의 패턴으로형성된 게이트 전극(32) 양 가장자리의 반도체 기판(10)에 저농도 이온 주입 공정으로 저농도 불순물 영역(34)을 각각 형성한다.
구체적으로, 폴리 실리콘막상에 감광막을 도포한 다음 게이트 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 제 1 영역(A)에는 폴리 실리콘막, 제 1 산화막(14), 제 4 산화막(22a) 및 제 2 질화 산화막(24b)을 순차적으로 식각하고, 제 2 영역(B)에는 폴리 실리콘막, 제 2 산화막(16), 제 4 산화막(22b) 및 제 2 질화 산화막(24b)을 순차적으로 식각하며, 제 3 영역(C)에는 폴리 실리콘막, 제 1 질화 산화막(20), 제 5 산화막(22c) 및 제 3 질화 산화막(24c)을 순차적으로 식각하여 게이트 전극(32)을 형성한다. 제 1 내지 제 3 영역(A 내지 C)의 게이트 전극(32)은 한번의 식각공정을 실시하여 동시에 형성할 수도 있고, 각기 서로 다른 식각공정을 실시하여 각각 형성할 수도 있다. 이때 HBr 가스가 포함된 식각 가스를 이용한 비등방성 건식 식각 방법으로 폴리 실리콘막을 패터닝하여 게이트 전극(32)을 형성하며, 게이트 전극(32)을 형성한 후에 산소 분위기에서 열처리 공정을 실시하여 패터닝 공정 시 발생된 플라즈마 손상 등을 제거한다.
이후, LDD 구조의 정션영역(소스/드레인)을 형성하기 위해 n타입 불순물 또는 p타입 불순물을 주입하여 저농도 불순물 영역(34)을 형성한다.
도 1f를 참조하면, 제 1 내지 제 3 영역(A 내지 C)에 형성된 게이트 전극(32)의 양 측면에 절연막 스페이서(40)를 형성하기 위한 제 1 절연막(36) 및 제 2 절연막(38)을 전체 상부에 순차적으로 형성한다. 이후, 전면 식각 공정으로제 1 및 제 2 절연막(36 및 38)을 게이트 전극(32)의 양 측면에만 잔류시켜 제 1 및 제 2 절연막(36 및 38)으로 이루어진 절연막 스페이서(40)를 형성한다.
상기에서, 제 1 절연막(36)은 저압 실리콘 산화물(LP-TEOS)로 형성하며, 제 2 절연막(38)은 실리콘 질화물(Si3N4)로 형성한다. 이때, 제 1 절연막(36)은 폴리 실리콘막으로 이루어진 게이트 전극(32)과 실리콘 질화물로 이루어진 제 2 절연막(38)이 직접 접촉할 경우 스트레스가 발생되는 것을 방지해주는 버퍼 산화막의 역할을 한다.
이후, 소스/드레인(44)을 형성하기 위하여 게이트 전극(32)의 양측면에 형성된 절연막 스페이서(40) 가장자리의 반도체 기판(10)에 고농도 이온 주입 공정으로 고농도 불순물 영역(42)을 저농도 불순물 영역(34)보다 깊게 형성한다. 여기서, nMOS 영역에는 n타입 불순물을 주입하여 고농도 불순물 영역(42)을 형성하고, pMOS 영역에는 p타입 불순물을 주입하여 고농도 불순물 영역(42)을 각각 형성한다. 이로써, 저농도 불순물 영역(34)과 고농도 불순물 영역(42)으로 이루어진 LDD 구조의 소스/드레인(44)이 형성된다. 또한, 고농도 불순물 이온주입 후 주입된 불순물의 활성화를 위한 급속 열처리 공정을 진행한다.
한편, 게이트 전극(32) 및 소스/드레인(44)과 후속 공정에서 형성될 콘택 플러그의 접촉 저항을 낮추기 위하여 게이트 전극(32) 및 소스/드레인(44)의 상부 표면에 실리사이드막(미도시)을 형성한다.
상기 실리사이드막을 형성하는 방법을 설명하면 다음과 같다. 먼저, 게이트전극(32) 및 소오스/드레인(44) 표면의 자연 산화막을 제거하고 전체 상부에 금속막(도시되지 않음) 및 캡핑막(도시되지 않음)을 순차적으로 형성한 후 1차 열처리 공정으로 게이트 전극(32) 및 소오스/드레인(44)의 실리콘 성분과 금속막의 금속 성분을 반응시켜 실리사이드막을 형성한다. 이후, 캡핑막과 미반응 금속막을 제거한 후 2차 열처리 공정을 실시하여 실리사이드막의 막질을 향상시킨다. 이로써, 서로 다른 두께의 게이트 절연막을 갖는 트리플 게이트 절연막을 형성할 수 있다.
상술한 바와 같이, 본 발명은 반도체 기판의 제 1 영역에는 제 2 질화 산화막, 제 4 산화막 및 제 1 산화막이 적층된 형태의 제 1 게이트 절연막이 형성되고, 제 2 영역에는 제 2 질화산화막, 제 4 산화막 및 제 2 산화막이 적층된 형태의 제 2 게이트 절연막이 형성되며, 제 3 영역에는 제 3 질화 산화막, 제 5 산화막 및 제 1 질화 산화막이 적층된 형태의 제 3 게이트 절연막을 형성함으로써, 다음과 같은 효과를 얻을 수 있다.
첫째, 제 1 및 제 2 게이트 절연막의 유전 상수를 3 내지 7정도로 증가시킬 수 있기 때문에, 전기적인 게이트 절연막의 두께를 종래의 산화막보다 약 1.5배 이상 줄일 수 있으며, 이로 인해 게이트 절연막의 물리적이 두께를 증가시킬 수 있어 게이트 절연막을 통한 누설 전류를 감소시킬 수 있다.
둘째, nMOS 트랜지스터의 핫 캐리어 면역 특성을 증가시켜 소자의 문턱 전압 변화를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
셋째, pMOS 트랜지스터에서 붕소 이온이 채널 영역으로 침투하는 것을 방지하여 문턱 전압이 감소하는 것을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
넷째, 질화산소와 수소의 내부 수증기 발생에 의한 방법을 통해 게이트 절연막을 형성함으로써 12 내지 18Å 정도의 초극박 게이트 산화막을 형성할 수 있다.
다섯째, 두께가 두꺼운 게이트 산화막을 플라즈마 질화법을 이용하여 질화시킬 경우, 질화되는 정도가 불균일하여 소자의 문턱 전압의 불균일성으로 소자의 신뢰성을 저하시키지만, 본 발명에서는 이를 해결하기 위해 선택적으로 두께가 얇은 게이트 산화막 만을 플라즈마 질화법으로 질화시켜 질화 정도가 균일한 질화 산화막을 형성할 수 있다.
여섯째, 오존수를 이용하여 감광막을 제거함으로써, O2플라즈마에 의한 식각시 밀도가 낮은 산화막이 형성되는 문제를 해결할 수 있고, 게이트 산화막의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. (a) 제 1 두께의 제 1 게이트 절연막이 형성될 제 1 영역과, 상기 제 1 두께보다 얇은 제 2 두께의 제 2 게이트 절연막이 형성될 제 2 영역과, 상기 제 2 두께보다 얇은 제 3 두께의 제 3 게이트 절연막이 형성된 제 3 영역이 구분된 반도체 기판을 제공하는 단계;
    (b) 상기 제 1 영역에 제 1 산화막을 형성하고, 상기 제 2 영역에 제 2 산화막을 형성하며, 상기 제 3 영역에 제 1 질화 산화막을 형성하는 단계;
    (c) 상기 제 1 및 제 2 영역의 상기 반도체 기판과 상기 제 1 및 제 2 산화막 사이에 제 2 질화 산화막과 제 3 산화막을 형성하고, 상기 제 3 영역의 상기 반도체 기판과 상기 제 1 질화막 사이에 제 3 질화 산화막과 제 4 산화막을 형성하는 단계를 포함하되,
    상기 제 1 영역에는 상기 제 2 질화 산화막, 상기 제 3 산화막 및 상기 제 1 산화막이 적층된 상기 제 1 게이트 절연막을, 상기 제 2 영역에는 상기 제 2 질화 산화막, 상기 제 3 산화막 및 상기 제 2 산화막이 적층된 상기 제 2 게이트 절연막을, 상기 제 3 영역에는 상기 제 3 질화 산화막, 상기 제 4 산화막 및 상기 제 1 질화 산화막이 적층된 상기 제 3 게이트 절연막을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 (c) 단계는,
    750 내지 1100℃ 온도와, 10Torr 이하의 압력 하에서, 질화 산소와 수소를 챔버 내부로 유입시켜 가열된 상기 반도체 기판 상에 상기 질화 산소와 상기 수소의 수증기 반응에 의해 제 3 및 제 4 산화막과 질소 이온이 함유된 제 2 및 제 3 질화 산화막을 동시에 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 (b) 단계는,
    상기 반도체 기판상에 제 1 산화막을 형성하는 단계;
    상기 제 2 및 제 3 영역을 개방하고 상기 제 1 영역을 차폐하는 제 1 감광막 패턴을 형성하는 단계;
    상기 제 2 및 제 3 영역의 상기 제 1 산화막의 일부를 식각하여 제 2 산화막을 형성하는 단계;
    상기 제 1 감광막 패턴을 제거하는 단계;
    상기 제 3 영역을 개방하고 상기 제 1 및 제 2 영역을 차폐하는 제 2 감광막 패턴을 형성하는 단계;
    상기 제 3 영역의 상기 제 2 산화막의 일부를 식각하여 제 3 산화막을 형성하는 단계;
    100 내지 1000W의 파워와 5 내지 50mTorr의 압력 하에서, 질소(N2)가스와 헬륨(He)가스를 챔버 내로 유입시켜 10초 내지 1분간 플라즈마를 이용한 질화 공정을 실시하여 상기 제 3 산화막을 질화시켜 상기 제 1 질화 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 두께는 45 내지 75Å이고, 상기 제 2 두께는 18 내지 25Å 이고, 상기 제 3 두께는 12 내지 18Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR10-2003-0000711A 2003-01-07 2003-01-07 반도체 소자의 제조방법 KR100486825B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0000711A KR100486825B1 (ko) 2003-01-07 2003-01-07 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0000711A KR100486825B1 (ko) 2003-01-07 2003-01-07 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040063332A true KR20040063332A (ko) 2004-07-14
KR100486825B1 KR100486825B1 (ko) 2005-05-03

Family

ID=37354257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0000711A KR100486825B1 (ko) 2003-01-07 2003-01-07 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100486825B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101825820B1 (ko) * 2016-07-25 2018-02-06 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
US10115720B2 (en) 2016-04-15 2018-10-30 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR100486825B1 (ko) 2005-05-03

Similar Documents

Publication Publication Date Title
US5851861A (en) MIS semiconductor device having an LDD structure and a manufacturing method therefor
KR20040037569A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR20060100092A (ko) 반도체 장치의 제조 방법
JP4093855B2 (ja) 半導体素子の製造方法
JP2001085427A (ja) 酸窒化膜およびその形成方法
US20020168828A1 (en) Method of reducing threshold voltage shifting of a gate
KR100486825B1 (ko) 반도체 소자의 제조방법
JP2004281494A (ja) 半導体装置の製造方法
KR100940440B1 (ko) 반도체 소자의 제조 방법
KR100507377B1 (ko) 반도체 소자의 제조 방법
KR100481396B1 (ko) 반도체 소자의 제조 방법
KR100945648B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100564424B1 (ko) 반도체장치의 게이트절연막 형성방법
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
KR20120089147A (ko) 반도체 소자의 제조 방법
KR100539159B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
KR100412141B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100607793B1 (ko) 폴리 실리콘 게이트 전극의 이온 주입 방법
KR20040063333A (ko) 반도체 소자의 제조방법
JP2004207613A (ja) 半導体装置及びその製造方法
KR100691937B1 (ko) 반도체 소자의 제조 방법
KR100557631B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100447324B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100579854B1 (ko) 반도체 소자의 게이트 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee