KR20040062108A - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20040062108A
KR20040062108A KR1020020088430A KR20020088430A KR20040062108A KR 20040062108 A KR20040062108 A KR 20040062108A KR 1020020088430 A KR1020020088430 A KR 1020020088430A KR 20020088430 A KR20020088430 A KR 20020088430A KR 20040062108 A KR20040062108 A KR 20040062108A
Authority
KR
South Korea
Prior art keywords
layer
forming
pattern
etching
tin
Prior art date
Application number
KR1020020088430A
Other languages
English (en)
Other versions
KR100557499B1 (ko
Inventor
채기성
황용섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020088430A priority Critical patent/KR100557499B1/ko
Priority to US10/664,931 priority patent/US7532267B2/en
Publication of KR20040062108A publication Critical patent/KR20040062108A/ko
Application granted granted Critical
Publication of KR100557499B1 publication Critical patent/KR100557499B1/ko
Priority to US12/453,050 priority patent/US7824940B2/en
Priority to US12/911,341 priority patent/US8053295B2/en
Priority to US13/276,025 priority patent/US8232214B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시소자 제조방법에서는 Ti와 Ti금속질화물의 식각속도차 및 TiO2의 표면특성에 의해 액정표시소자를 형성한다. Ti에 광이 조사되면 Ti가 질화되어 TiN으로 되며, 식각속도차에 의해 TiN을 식각하면 식각대상층 위에는 패턴화된 Ti층만이 남게 되고, 상기 Ti층에 의해 식각대상층을 식각한다. 마스킹층인 Ti층은 식각된 금속층 또는 반도체층 위에 그대로 남아 있을 수 있으며, 투과율이 좋은 TiO2층은 보호층의 컨택홀과 화소전극 형성용으로 사용된 후 보호층과 화소전극 위에 남아 있게 된다.

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}
본 발명은 액정표시소자에 관한 것으로, 특히 Ti와 TiO2를 이용한 새로운 패턴형성방법을 적용함으로써 제조비용이 절감되고 제조방법이 단순화된 액정표시소자 및 그 제조방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다. 도면에 도시된 바와같이, 종횡으로 N×M개의 화소가 배치된 박막트랜지스터 액정표시소자의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(3)과 화상신호가 인가되는 데이터라인(5)의 교차영역에 형성된 박막트랜지스터(10)를 포함하고 있다. 박막트랜지스터는 상기 게이트라인(3)과 연결된 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 게이트전극(11)에 주사신호가 인가됨에 따라 활성화되는 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(13) 및 드레인전극(14)으로 구성된다. 상기 화소의 표시영역에는 상기 소스전극(13) 및 드레인전극(14)과 연결되어 반도체층(12)이 활성화됨에 따라 상기 소스전극(13) 및 드레인전극(14)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(16)이 형성되어 있다.
도 2는 도 1의 I-I'선 단면도로서, 상기 도면을 참조하여 종래 액정표시소자의 구조를 더욱 상세히 설명한다.
도면에 도시된 바와 같이, 박막트랜지스터(10)는 유리와 같은 투명한 물질로 이루어진 제1기판(20) 위에 형성되어 있다. 상기 박막트랜지스터(10)는 제1기판(20) 위에 형성된 게이트전극(11)과, 상기 게이트전극(11)이 형성된 제1기판(20) 전체에 걸쳐 적층된 게이트절연층(22)과, 상기 절연층(22)위에 형성된 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(13) 및 드레인전극(14)과, 상기 제1기판(120) 전체에 걸쳐 적층된 보호층(passivation layer;24)으로 구성된다. 상기 보호층(24) 위에는 보호층(24)에 형성된 컨택홀(26)을 통해 박막트랜지스터(10)의 드레인전극(14)에 접속되는 화소전극(16)으로 구성된다.
한편, 유리와 같은 투명한 물질로 이루어진 제2기판(30)에는 박막트랜지스터(10) 형성영역이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스(32)와, R(Red), G(Green), B(Blue)로 이루어져 실제 컬러를 구현하는 컬러필터층(34)이 형성되어 있으며, 상기 제1기판(20) 및 제2기판(30)이 합착되고 그 사이에 액정층(40)이 형성되어 액정표시소자르 완성한다.
이러한 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작되는데, 도 3에 액정표시소자 제조방법이 도시되어 있다.
우선, 도 3a에 도시된 바와 같이, 제1기판(20) 위에 금속을 적층하여 금속층(11a)을 형성한 후 그 위에 감광성의 포토레지스트층(photoresist;60a)을 형성한다. 도면에는 도시하지 않았지만, 적층된 포토레지스트층(60a)은 일정한 온도에서 베이킹된다. 그후, 상기 포토레지스트층(60a) 위에 마스크(70)를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 현상액을 작용하면, 도 3b에 도시된 바와 같이 금속층(11a)위에는 포토레지스트패턴(60)이 형성된다. 이때, 상기 포토레지스트는 음성(negative) 포토레지스트로서, 자외선이 조사되지 않은 영역이 현상액에 의해 제거된다.
이어서, 상기 포토레지스트패턴(60)으로 금속층(11a)의 일부를 블로킹한 상태에서 상기 금속층(11a)에 식각액를 인가하면, 도 3c에 도시된 바와 같이, 제1기판(20) 위에 게이트전극(11)이 형성된다.
그후, 도 3d에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐서게이트절연층(22)을 형성한 후 그 위에 반도체층(12a)을 형성한다. 상기와 같이 적층된 반도체층(12a) 위에 포토레지스층을 적층하고 마스크를 위치시킨 후 자외선을 조사하고 현상액을 작용하면, 반도체층(12a) 위에는 포토레지스트패턴(62)이 형성된다. 상기 포토레지스트패턴(62)으로 반도체층(12a)의 일부를 블로킹한 상태에서 식각액를 작용하면, 도 3e에 도시된 바와 같이, 게이트전극(11) 위에 반도체층(12)이 형성된다.
이어서, 도 3f에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐서 금속을 적층한 후 마스크로 포토레지스트패턴을 형성하고 상기 포토레지스트패턴을 이용하여 상기 금속을 식각하여 반도체층(12) 위에 소스전극(13) 및 드레인전극(14)을 형성함으로써 제1기판(20) 위에 박막트랜지스터를 완성한다.
한편, 도 3g에 도시된 바와 같이, 소스전극(13) 및 드레인전극(14)이 형성된 제1기판(20)에는 보호층(24)이 적층되어 상기 박막트랜지스터를 보호한다. 이후, 상기와 같은 포토공정(즉, 마스크를 이용한 포토레지스트공정)에 의해 박막트랜지스터의 드레인전극(14) 위의 보호층(24)을 식각하여 컨택홀(contact hole;26)을 형성한다.
이어서, 도 3h에 도시된 바와 같이, 상기 보호층(24) 위에 ITO(Indium Tin Oxide)와 같은 투명물질을 적층한 후 포토공정에 의해 식각하여 상기 보호층(24) 위에 화소전극(16)을 형성한다. 이때, 상기 화소전극(16)은 보호층(24)에 형성된 컨택홀(26)을 통해 박막트랜지스터의 드레인전극(14)에 전기적으로 접속된다.
한편, 도 3i에 도시된 바와 같이, 제2기판(30) 상에 블랙매트릭스(32)와 컬러필터층(34)을 형성한 후, 상기 제1기판(20) 및 제2기판(30)을 합착한 후 그 사이에 액정층(40)을 형성하여 액정표시소자를 완성한다.
상기한 바와 같이, 종래 액정표시소자의 제조방법에서는 포토레지스트를 이용한 포토공정에 의해 전극이나 반도체층을 형성한다. 그러나, 포토레지스트를 이용한 포토공정은 다음과 같은 단점이 있다.
첫째, 제조공정이 복잡하게 된다. 상술한 바와 같이, 포토레지스트패턴은 포토레지스트 도포, 베이킹, 노광, 현상을 거쳐 형성된다. 따라서, 제조공정이 복잡하게 된다. 더욱이, 포토레지스트를 베이킹하기 위해서는 특정 온도에서 실행되는 소프트베이킹 공정과 상기 소프트베이킹 온도 보다 높은 온도에서 실행되는 하드베이킹공정을 거쳐야만 하기 때문에, 공정이 더욱 복잡하게 된다.
둘째, 제조비용이 상승한다는 것이다. 통상적으로 트랜지스터와 같이 복수개의 패턴(혹은 전극)으로 이루어진 전기소자공정에서는 하나의 패턴을 형성하기 위해 포토레지스트공정이 진행되고, 다른 패턴을 형성하기 위해 또 다른 포토레지스트공정이 진행되어야만 한다. 이것은 제조라인에서 각 패턴라인 사이 마다 고가의 포토레지스트 공정라인이 필요하다는 것을 의미한다. 따라서, 전기소자의 제작시 제조비용이 상승하게 된다. 예를 들어, 액정표시소자의 박막트랜지스터 제작시, 포토레지스트공정의 비용이 총 비용의 약 40∼45％를 차지하게 된다.
셋째, 환경을 오염시킨다는 것이다. 일반적으로 포토레지스트의 도포는 스핀코팅에 의해 이루어지기 때문에, 도포시 폐기되는 포토레지스트가 많게 된다. 이러한 포토레지스트의 폐기는 전기소자의 제조비용을 증가시키는 요인이 될 뿐만 아니라 폐기되는 포토레지스트에 의해 환경이 오염되는 원인도 되는 것이다.
넷째, 전기제품에 불량이 발생한다는 것이다. 일반적으로 포토레지스트층은 스핀코팅(spin coating)에 의해 도포되는데, 상기 스핀코팅에 의해서는 포토레지스트층의 두께를 제어하기가 힘들다. 따라서, 포토레지스트층이 불균일하게 형성되어 패턴형성시 패턴의 표면에는 미제거된(non-stripped) 포토레지스트가 잔류하게 되며, 이것은 전기소자에 불량이 발생하는 원인이 된다.
현재 포토공정의 수를 감소함으로써 상기와 같은 단점을 극복할 수 있는 방법이 연구되고 있지만, 실질적으로 포토공정을 감소시키는데에는 한계가 있었을 뿐만 아니라 공정이 감소하는 경우에는 제작된 액정표시소자의 특성이 저하되는 문제가 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 식각대상층 위에 형성되는 Ti금속의 일부에 광을 조사하여 TiN층을 형성한 후 그 식각속도차에 의해 식각대상층의 패턴을 형성하는 패턴형성방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 상기 패턴형성방법을 이용하여 제조공정이 단순화되고 제조비용을 절감할 수 있는 액정표시소자 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 방법에 의해 제조된 액정표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 패턴형성방법은 기판상에 식각대상층을 형성하는 단계와, 상기 식각대상층 위에 Ti층을 형성하는 단계와, 마스크를 이용하여 상기 Ti층의 일부 영역에 광을 조사하여 TiN층을 형성하는 단계와, 상기 TiN층를 식각하여 Ti패턴을 형성하는 단계와, 상기 Ti패턴으로 식각대상층을 블로킹한 상태에서 상기 식각대상층을 식각하는 단계와, 상기 Ti패턴을 식각하여 제거하는 단계로 구성된다.
상기 광은 자외선 또는 레이저를 사용하며, 광이 조사됨에 따라 Ti가 질화되어 TiN층이 형성된다. TiN은 주로 건식식각방법에 의해 식각되는데, 식각가스로는 Cl2또는 Cl2혼합가스를 사용한다. 또한, Ti층은 습식식각이나 건식식각에 의해 제거되는데, 습식식각에 사용되는 식각액은 HF와 같은 산이며, 건식식각에 사용되는 식각가스는 Cl2또는 Cl2혼합가스이다.
또한, 발명에 따른 액정표시소자 제조방법은 기판을 제공하는 단계와, Ti층과 Ti 금속질화물층을 이용하여 기판위에 게이트전극을 형성하는 단계와, 상기 기판위에 게이트절연층을 적층하는 단계와, 게이트절연층 위에 반도체층을 형성하는 단계와, 상기 반도체층 위에 소스/드레인전극을 형성하는 단계와, 상기 기판 전체에 걸쳐서 보호층을 형성하는 단계와, 상기 보호층 위에 화소전극을 적층하는 단계로 구성된다.
상기 게이트전극은 기판위에 금속층을 형성하고 상기 금속층 위에 Ti층을 형성한 후, 마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키며, 이어서 상기 TiN층을 제거하는 단계하고 상기 Ti층을 이용하여 상기 금속층을 식각한 후 상기 Ti층을 제거함으로써 이루어진다.
또한, 상기 반도체층을 형성하는 단계는 게이트 절연층 위에 반도체층을 적층하는 단계와, 상기 반도체층 위에 Ti층을 형성하는 단계와, 마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계와, 상기 TiN층을 제거하는 단계와, 상기 Ti층을 이용하여 상기 반도체층을 식각한 후 상기 Ti층을 제거하는 단계로 이루어진다.
상기 소스/드레인전극을 형성하는 단계는 반도체층 위에 금속층을 형성하는 단계와, 상기 금속층 위에 Ti층을 형성하는 단계와, 마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계와, 상기 TiN층을 제거하는 단계와, 상기 Ti층을 이용하여 상기 금속층을 식각한 후 상기 Ti층을 제거하여 소스/드레인전극을 형성하는 단계로 이루어진다.
그리고, 상기 화소전극을 형성하는 단계는 보호층 위에 ITO(Indium Tin Oxide)층을 형성하는 단계와, 상기 ITO층 위에 Ti층을 형성하는 단계와, 마스크로 블로킹한 상태에서 Ti층의 일부 영역을 TiN층으로 질화시키는 단계와, TiN층을 제거하는 단계와, 상기 Ti층을 이용하여 상기 ITO을 식각한 후 상기 Ti층을 제거하여 화소전극을 형성하는 단계로 이루어진다.
상기 게이트전극, 반도체층, 소스/드레인전극 형성단계에서 마스킹층으로 사용되는 Ti층은 제거되지 않고 각각 게이트전극, 반도체층, 소스/드레인전극 위에 남아 있을 수도 있다.
한편, 상기 화소전극은 TiO2의 표면특성에 의해 형성될 수도 있는데, 이러한표면특성에 의한 화소전극형성단계는 보호층 위에 ITO층을 형성하는 단계와, 상기 ITO층 위에 소수성 TiO2층을 형성하는 단계와, 마스크를 사용하여 일부 영역의 TiO2층에 광을 조사하여 친수성 TiO2층을 형성하는 단계와, 소수성 TiO2층을 식각하여 친수성 TiO2패턴을 형성하는 단계와, 상기 친수성 TiO2패턴을 이용하여 상기 ITO을 식각하여 화소전극과 제1친수성 TiO2패턴을 형성하는 단계로 이루어진다.
또한, 본 발명에 따른 액정표시소자는 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소영역에 형성된 박막트랜지스터와, 각 화소영역에 형성된 화소전극과, 상기 박막트랜지스터에 형성된 적어도 한층의 Ti층으로 구성된다.
상기 박막트랜지스터는 제1기판 위에 형성된 게이트전극과, 상기 제1기판 전체에 걸쳐 형성된 게이트절연층과, 상기 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스/드레인전극과, 상기 제1기판 전체에 걸쳐 적층된 보호층으로 이루어지며, 상기 Ti층은 게이트전극, 반도체층, 소스/드레인전극 중 적어도 하나의 상부에 형성된다. 이때, 반도체층 위에 형성된 Ti층은 오믹컨택층을 형성한다.
또한, 화소전극과 보호층 위에는 TiO2층이 형성될 수도 있다.
도 1은 종래 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1의 I-I'선 단면도.
도 3a∼도 3i는 종래 액정표시소자의 제조방법을 나타내는 도면.
도 4a∼도 4f는 본 발명에 따른 액정표시소자 제조방법에 적용되는 패턴형상방법의 일례를 나타내는 도면.
도 5a∼도 5f는 본 발명에 따른 액정표시소자 제조방법에 적용되는 패턴형상방법의 다른 예를 나타내는 도면.
도 6a∼도 6j는 본 발명의 일실시예에 따른 액정표시소자 제조방법을 나타내는 도면.
도 7은 상기 액정표시소자 제조방법에 의해 형성된 액정표시소자의 구조를 나타내는 단면도.
도 8a∼도 8d는 본 발명의 다른 실시예에 따른 액정표시소자 제조방법을 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
311 : 게이트전극 312 : 반도체층
313 : 소스전극 314: 드레인전극
322 : 게이트절연층 324 : 보호층
332 : 블랙매트릭스 334 : 컬러필터층
340 : 액정층 370,372,374 : Ti패턴
본 발명에서는 새로운 패턴형성방법이 적용된 액정표시소자제조방법을 제공한다. 상기 새로운 패턴형성방법에 의해 액정표시소자를 제조함에 따라 제조비용을 대폭 절감할 수 있고, 액정표시소자의 품질저하를 방지할 수 있게 된다. 상기 새로운 패턴형성방법에서는 포토레지스트를 사용하여 패턴을 형성하던 종래와는 달리 금속을 이용하여 패턴을 형성한다. 특히, 상기 패턴형성방법에서는 게이트전극, 소스전극 및 드레인전극, 화소전극과 같이 금속으로 이루어진 전극을 형성하는데 주로 사용된다.
상기와 같은 새로운 패턴형성방법에 의해 제작된 액정표시소자는 포토레지스트를 이용한 패턴형성방법에 의해 제작된 액정표시소자와는 다른 구조를 갖는다.
이하, 포토레지스트 대신 금속을 이용하여 패턴(즉, 전극)을 형성하는 패턴형성방법에 대해 설명한다.
본 발명에 적용되는 패턴형성방법에서는 주로 Ti와 TiO2를 사용한다. 일반적으로 Ti는 공기중에서는 안정되나 질소분위기에서 가열되면 TiN으로 된다는 사실이 알려져 있다. 상기 Ti와 TiN는 식각속도차가 다르기 때문에, Ti의 일정 영역을 질화시켜 TiN을 형성한 후 특정 성격의 식각가스를 작용시키며, TiN이 제거되어 Ti패턴이 남아 있게 된다. 또한, 소수성의 TiOx는 특정 파장의 광이 조사되면, 그 표면의 성질이 변환되어 친수성을 갖는다. 따라서, 이러한 친수성과 소수성의 특성차이를 이용하면 특정 패턴의 TiOx패턴을 형성할 수 있게 된다. 상기와 같이, 얻어진 TiOx패턴을 이용하여 금속층을 식각하여 원하는 패턴을 형성하는 것이다.
상기와 같이, 본 발명에 적용되는 패턴형성방법중 우선 Ti를 이용한 패턴형성방법에 대해 설명한다.
도 4a∼도 4f는 Ti를 이용한 패턴형성방법을 나타내는 도면이다. 이때, 패턴은 금속패턴을 예를 들어 설명한다. 실제로 형성되는 패턴은 전극과 같은 금속패턴, 반도체패턴, 절연패턴 등과 같이 다양하지만, 상기 도면에서는 금속패턴형성방법을 예를 들어 설명한다.
도 4a에 도시된 바와 같이, 유리와 같은 절연물질 또는 반도체물질로 이루어진 기판(101) 위에 금속층(103)을 형성한 후 그 위에 Ti층(110)을 형성한다. 상기 Ti층(110)은 증착(evaporation)이나 스퍼터링(sputtering)방법에 의해 형성된다. 이어서, 도 4b에 도시된 바와 같이, 마스크(107)로 금속패턴이 형성될 영역을 블로킹한 상태에서 자외선이나 레이저와 같은 광을 조사한다. 광의 조사는 곧 Ti층(100)으로의 에너지 인가를 의미한다. 이때, 상기 자외선 혹은 레이저의 조사는 질소분위기에서 이루어지기 때문에, 상기 조사에 의해 Ti층(100)이 질화되기 시작한다. Ti의 질화는 그 표면부터 질화되기 시작하며, 시간이 경과함에 따라 Ti층(100) 전체가 질화되어, 결국 도 4c에 도시된 바와 같이 금속패턴이 형성될 영역에는 Ti층(100b)이 그대로 남아 있고 식각되어 제거될 영역에는 TiN층(100a)이 형성된다.
이후, 도 4d에 도시된 바와 같이, 상기 TiN층(100a)를 제거하여 특정 형상의 Ti층(110b), 즉 Ti패턴을 형성한다. 상기 TiN층(100a)의 제거는 주로 건식식각방법(dry etching process)에 의해 이루어진다. 상기 건식식각방법에서는Cl2가스에 대한 TiN의 식각속도가 Ti의 식각속도 보다 빠르기 때문에, 식각가스로는 주로 Cl2가스나 Cl2혼합가스를 사용한다.
이후, 상기 Ti패턴(110b)으로 금속층(103)을 블로킹한 상태에서 금속층(103)을 습식식각방법이나 건식식각방법에 의해 식각하면, 도 4e에 도시된 바와 같이 Ti패턴(110a) 하부의 금속을 제외한 나머지 금속이 제거된다.
이어서, 도 4f에 도시된 바와 같이, 상기 금속패턴(103a)상에 남아 있는 Ti패턴(110a)을 식각하여 제거한다. 이때, 상기 Ti패턴(110a)은 습식식각방법 및 건식식각방법에 의해 식각될 수 있다. 습식식각방법에서는 식각액으로 H2SO4를 제외한 산, 예를 들어 HF 등의 산을 사용한다. 그 이유는 상기 HF는 Ti와는 반응해서 TiF를 형성하여 제거되지만, SO4이온은 Ti와는 반응하지 않기 때문이다. 이때, 상기 Ti패턴(110a)을 건식식각방법을 사용하여 제거할 수 있는데, 이 경우 상기 식각가스로는 Cl2가스나 Cl2혼합가스를 주로 사용한다.
도 5a∼5f는 금속산화물의 소수특성 및 친수특성을 이용한 패턴형성방법을 나타내는 도면이다.
우선, 도 5a에 도시된 바와 같이, 유리와 같은 절연물질 또는 반도체물질로 이루어진 기판(201) 상에 금속을 적층하여 금속층(203)을 형성한 후 그 위에 TiOx, 특히 TiO2를 적층하여 TiO2층(210)을 형성한다. 상기 TiO2층(210)은 증착이나 스퍼터링에 의해 직접 금속층(203) 위에 형성할 수도 있으며, 금속층(203)에 Ti를 적층한후 열을 인가하거나 광을 조사하여 산화시킴으로써 형성할 수도 있다.
이후, 도 5b에 도시된 바와 같이, 마스크(207)를 사용하여 패턴이 형성될 영역을 제외한 나머지 영역을 블로킹한 상태에서 자외선이나 레이저와 같은 광을 조사한다. 상기 자외선 또는 레이저의 조사에 의해, TiO2층의 표면은 친수특성을 갖게 된다.
TiO2는 광촉매물질로 소수특성을 갖는데, 자외선이나 레이저를 조사하면 표면에 OH기가 생성되어 친수성을 띄게 된다.
TiO2층에 자외선을 조사함에 따라 접촉각(액체가 고체 표면에서 열역학적인 평형을 이룰 때 이루는 각을 말하는 것으로, 이러한 접촉각은 고체표면의 젖음성(Wettability), 즉 친수성을 나타내는 척도이다)이 점차로 작아져서 일정 시간(예를 들면, 1시간) 이상 자외선을 조사했을 때 접촉각이 0에 가까워진다(친수성을 갖는다는 의미).
자외선 또는 레이저의 조사에 의해 도 5c에 도시된 바와 같이, TiO2층은 표면(211)이 친수성을 갖는 제1TiO2층(210a)과 소수성을 갖는 제2TiO2층(210b)으로 분리된다.
상기와 같이, 서로 다른 표면 성질을 갖고 있는 TiO2층에 H2SO4나 알칼리계의 식각액을 작용시키면, 친수성을 갖는 제1TiO2층(210a)의 OH기가 H2SO4의 SO4이온과 결합된다. 즉, TiO2층의 표면이 OH기에 의해 보호되는 것이다. 따라서, 소수성을 갖는 제2TiO2층(210b)만이 식각액에 의해 제거되어 도 5d에 도시된 바와 같이 상기 금속층(203) 위에는 제1TiO2층(210a), 즉 원하는 패턴에 대응하는 TiO2패턴만이 남아 있게 된다.
이어서, 도 5e에 도시된 바와 같이, 제1TiO2층(210a)에 의해 금속층(203)의 일부를 차단한 상태에서 식각액을 작용시킨 후, 도 5f에 도시된 바와 같이 Cl2/N2나 CF4/Cl2와 같은 가스를 이용하여 상기 제1TiO2층(210a)를 제거하여 기판(201) 상에 금속패턴을 형성한다.
상술한 바와 같이, 본 발명에 적용되는 패턴형성방법에서는 Ti와 같은 금속과 그 금속질화물의 식각속도 차이 및 TiO2의 표면특성에 의해 패턴을 형성할 수 있게 된다. 이러한 패턴형성방법은 포토레지스트를 사용하던 종래 패턴형성방법에 비해 다음과 같은 장점을 갖는다.
첫째, 제조공정이 간단해진다. 포토레지스트를 이용한 패턴형성방법에서는 포토레지스트를 도포한 후 베이킹공정(소프트베이킹 및 하드베이킹)이 필요하며, 포토레지스트를 제거할 경우에도 에이싱(ashing)공정이 필요하게 되지만 Ti나 TiO2를 이용한 패턴형성방법에서는 이러한 공정이 필요없게 되어 제조공정이 간단해진다.
둘째, 제조비용이 감소한다. 포토레지스트공정은 각각의 패턴(예를 들어, 금속패턴, 절연패턴, 반도체패턴)을 형성하기 위한 공정과는 별개의 공정이다. 따라서, 전기소자 제조라인의 각 공정 마다 포토레지스트공정을 위한 고가의 장비(예를 들어, 스핀코터(spin coater))가 필요하게 된다. 반면에, Ti나 TiO2를 이용한 패턴형성공정은 전기소자의 공정과 동일한 공정에서 진행될 수 있다. 예를 들어, 금속패턴을 형성하는 경우 식각대상물인 금속층과 Ti층는 진공챔버내에서 동일한 방법(증착 또는 스퍼터링)에 의해 형성될 수 있기 때문에, 별도의 장비가 필요없게 된다. 따라서, 포토레지스트를 사용하는 종래의 패턴형성방법에 비해 제조비용이 대폭 감소하게 된다.
셋째, 환경오염을 감소시킬 수 있다. 일반적으로 포토레지스트의 도포는 스핀코팅에 이루어진다. 그런데, 스핀코팅방법은 폐기되는 포토레지스트가 생길 수 밖에 없는데, 이러한 포토레지스트이 폐기에 의해 환경오염이 발생하게 된다. 더욱이, 포토레지스트이 폐기는 제조비용을 상승시키는 원인으로 작용한다. 반면에, Ti나 TiO2를 이용한 패턴형성방법에서는 상기와 같은 포토레지스트의 폐기가 발생하지 않기 때문에, 환경오염을 미연에 방지할 수 있다.
이하에서는 첨부한 도면을 참조하여 상기한 패턴형성방법을 적용한 액정표시소자 제조방법을 상세히 설명한다.
도 6a∼도 6c는 Ti와 그 금속질화물의 식각속도차를 이용한 패턴형성방법이 적용된 액정표시소자 제조방법을 나타내는 도면이다.
우선, 도 6a에 도시된 바와 같이, 유리와 같은 투명물질로 이루어진 제1기판(320) 위에 Al, Al합금 또는 Cu와 같은 금속을 적층하여 금속층(311a)을 형성한 후 그 위에 Ti층(370a)을 형성한다. 이어서, 상기 Ti층(370a) 상부에 마스크(380)를 위치시킨 후 질소분위기에서 자외선이나 레이저와 같은 광을 조사하면, 광이 조사된 영역의 Ti가 질화되어 TiN으로 된다.
그후, 식각가스(예를 들면, Cl2가스나 Cl2혼합가스)을 작용하면, TiN이 제거되어 상기 금속층(311a) 위에는 도 6b에 도시된 바와 같이 Ti패턴(370)만이 남아 있게 된다.
상기와 같이 Ti패턴(370)으로 금속층(311a)을 블로킹한 상태에서 건식식각 또는 습식식각에 의해 식각하면, 블로킹된 영역을 제외한 나머지 영역의 금속층(311a)이 제거되므로 제1기판(320) 위에는 게이트전극(311)과 그 위의 Ti패턴(370), 즉 Ti금속층만이 남아 있게 된다. 이 Ti패턴(370)을 건식식각 또는 습식식각에 의해 식각하면, 도 3c에 도시된 바와 같이 제1기판(320)위에 게이트전극(311)이 형성된다.
도면에는 비록 상기 게이트전극(311)이 단일층으로 이루어져 있지만, 이중의 층 이상의 복수 층으로 형성될 수도 있다.
이어서, 제1기판(320) 전체에 걸쳐서 CVD(Chemical Vapor Deposition)방법에 의해 게이트절연층(322)을 형성하고 그 위에 반도체층(312a)을 적층한 후, 상기 반도체층(312a) 위에 다시 Ti층(372a)을 형성한다. 상기 Ti층(372a)의 일부 영역을 마스크(381)를 이용하여 블로킹한 상태에서 질소분위기에서 자외선이나 레이저와 같은 광을 조사하면, 광이 조사된 영역의 Ti가 질화되어 TiN으로 된다. 상기 TiN을Cl2나 Cl2혼합가스 등의 식각가스에 의해 식각하면, 도 6d에 도시된 바와 같이, 상기 반도체층(312a) 위에는 Ti패턴(372)만이 남아 있게 된다.
계속하여, 상기 Ti패턴(372)으로 반도층(312a)을 블로킹한 상태에서 식각가스로 반도체층(312)을 식각하고 상기 Ti패턴(372)을 제거하면, 도 6e에 도시된 바와 같이 게이트전극(311) 위에 반도체층(312)이 형성된다. 그리고, 반도체층(312)이 형성된 제1기판(320) 전체에 걸쳐서 Cr, Mo, Al, Al합금, Cu와 같은 금속층(313a)을 형성하고 그 위에 다시 Ti층(374a)을 형성한 상태에서 마스크(382)를 이용하여 광을 조사하고 식각가스를 작용시키면, 광이 조사된 TiN이 제거되어 금속층(313a) 위에는 도 6f에 도시된 바와 같이, Ti패턴(374)만이 남아 있게 된다.
이어서, 상기 Ti패턴(374)을 마스킹층으로 하여 그 하부의 금속층(313a)을 식각하고 상기 Ti패턴(374)을 제거하면, 도 6g에 도시된 바와 같이 상기 반도체층(312) 위에 소스전극(313) 및 드레인전극(314)이 형성된다. 도면에는 도시하지 않았지만, 상기 소스전극(313) 및 드레인전극(314)은 복수의 층으로 형성될 수도 있다. 이후, 도면에 도시된 바와 같이, 상기 소스전극(313) 및 드레인전극(314)이 형성된 제1기판(320) 전체에 걸쳐 보호층(324)을 적층하고 그 위에 Ti층(376a)을 형성한다. 상기와 같이, 적층된 Ti층(376a) 위에 마스크(383)를 위치시킨 상태에서 자외선과 같은 광을 조사하여 TiN을 형성한 후 식각가스로 상기 TiN을 제거하면, 도 6h와 같이 보호층(324) 위에는 Ti패턴(376)이 형성된다. 그 후, 상기 Ti패턴(376)을 마스킹층으로 사용하여 보호층(324)을 건식식각하고 상기Ti패턴(376)을 제거하면, 도 6i에 도시된 바와 같이 상기 보호층(324)에 컨택홀(326)이 형성된다.
계속하여, 컨택홀(326)이 형성된 보호층 위에 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 투명전극(316a)을 적층하고 그 위에 Ti층(378a)을 형성한다. 상기 Ti층(378a) 위에 마스크(384)를 위치시킨 상태에서 광을 조사하여 Ti패턴을 형성하고 상기 Ti패턴을 이용하여 투명전극(316a)을 식각하고 상기 Ti패턴을 제거하면, 도 6j에 도시된 바와 같이 상기 보호층(324) 위에 컨택홀(326)을 통해 드레인전극(314)과 접속되는 화소전극(316)이 형성된다.
한편, 도면에 도시된 바와 같이, 제2기판(330)에 블랙매트릭스(332)와 컬러필터층(334)을 형성한 후, 상기 제1기판(320)과 제2기판(330)을 합착하여 액정표시소자를 완성한다.
상기한 바와 같이, 본 발명에서는 종래에 사용되는 포토레지스트가 아닌 Ti층을 이용하여 액정표시소자를 형성한다. 이와 같이 Ti를 이용함에 따라 포토레지스트를 사용에 의해 발생하는 단점들을 극복할 수 있게 된다. 종래 액정표시소자와 비교해 볼때, 상기 구조의 액정표시소자에서는 3회의 마스킹층(종래 액정표시소자 제조방법에서는 포토레지스트이고 본 발명의 액정표시소자 제조방법에서는 Ti층) 제거공정이 필요없게 되므로, 제조공정이 단순화된다. 또한, 포토레지스트공정 자체에 내재하는 베이킹 공정같은 부가의 공정이 필요없게 되므로, 제조공정을 더욱 단순화할 수 있게 되는 것이다.
한편, 상기한 설명에서는 본 발명에 따른 액정표시소자의 모든 패턴들, 즉게이트전극, 반도체층, 소스전극 및 드레인전극, 컨택홀 형성, 화소전극 등을 형성하기 위해 Ti과 TiN의 식각속도차를 이용했지만, 본 발명에서는 실질적으로 상기 패턴들중 적어도 하나를 Ti를 이용하여 형성하고 나머지는 종래의 포토레지스트를 이용하여 형성할 수도 있을 것이다.
예를 들어, 게이트전극만을 Ti 마스킹층을 이용하여 형성하고 반도체층, 소스전극 및 드레인전극, 컨택홀 형성, 화소전극 등은 포토레지스트를 이용하여 형성할 수도 있다. 또한, 게이트전극과 반도체층만을 Ti 마스킹층을 이용하여 형성하고 소스전극 및 드레인전극, 컨택홀 형성, 화소전극 등은 포토레지스트를 이용하여 형성할 수도 있다. 결국, 본 발명은 Ti 마스킹층을 혼용하여 액정표시소자를 제조하는 방법을 포함하며, Ti 마스킹층과 포토레지스트를 이용하여 액정표시소자를 제조하는 방법도 포함하는 것이다.
상기 공정에서는 패터닝에 사용되는 Ti 마스킹층이 제거되지만, 상기 Ti 마스킹층은 피가공층을 식각한 후 제거되지 않을 수도 있다. 도 7은 Ti 마스킹층이 제거되지 않는 경우의 액정표시소자의 구조를 나타내는 도면이다. 이와 같은 구조의 액정표시소자 제조방법은 도 6a∼6j에 도시된 방법과 거의 유사하며, 단지 Ti 마스킹층 식각공정만이 제거된 것이다. 따라서, 도 7에 도시된 구조의 액정표시소자 제조방법에 대한 설명은 생략한다.
도 7에 도시된 바와 같이, 게이트전극(411), 소스전극(413) 및 드레인전극(374) 위에는 각각 Ti층(470,472,476)이 형성되어 있다. Ti는 금속과 접촉특성이 훌륭하고 저항이 작기 때문에, 제거할 수도 있고 제거하지 않고 남겨 둘수도 있다. 상기 Ti층(470,472,476)을 제거하지 않고 남겨 두는 경우, 이것은 포토레지스트를 이용하던 종래 액정표시소자 제조방법에 비해 마스킹층(즉, Ti패턴)의 제거공정이 감소된 것을 의미하며, 따라서, 제조공정이 단순화되었음을 의미한다. 물론, 이때 상기 Ti층의 존재에 의한 품질의 저하는 발생하지 않는다.
또한, 상기 반도체층(412) 위에도 Ti층(474)이 남아 있다. 상기 반도체층(412)은 실리콘으로 이루어져 있기 때문에, 상기 반도체층(312) 위에 남아 있는 Ti층(474)은 실리콘과 반응하여 Ti-규소화합물을 형성한다. 한편, 상기 Ti-규소화합물은 접촉저항이 낮기 때문에, 상기 반도체층(412)과 소스전극(413) 및 드레인전극(414)의 접촉시 오우믹컨택(ohmic contact)을 형성하게 된다. 즉, 반도체층(412) 위의 Ti층(엄밀하게는 Ti-규소화합물 패턴)은 오우믹컨택층의 역할을 하게 되는 것이다.
도 6a∼도 6j에 도시된 방법에서 액정표시소자는 Ti마스킹층으로만 형성할 수도 있지만, Ti 마스킹층과 포토레지스트를 혼용하여 형성할 수도 있다. 따라서, 도 7에 도시된 액정표시소자의 Ti 마스킹층은 게이트전극(411), 반도체층(412), 소스전극(413), 드레인(414) 전극 중 적어도 하나 위에 형성될 수도 있으며, 모든 패턴 위에 형성될 수도 있다.
도 8a∼도 8d는 Ti과 Ti의 금속질화물 식각속도차 및 TiO2의 표면특성을 이용한 패턴형성방법이 적용된 액정표시소자제조방법을 나타내는 도면이다.
우선, 도 8a에 도시된 바와 같이, Ti 마스킹층 또는 포토레지스트를 이용하여 제1기판(520) 위에 게이트전극(511) 및 제1Ti패턴(570)을 형성하고, 상기 제1기판(520)에 전체에 걸쳐 게이트절연층(522)을 적층한다. 이어서, 상기 게이트절연층(522) 위에 반도체층(512)과 오믹컨택층인 제2Ti패턴(572)을 형성하고, 상기 제2Ti패턴(572) 위에 소스전극(513)과 드레인전극(514) 및 제3Ti패턴(574)을 형성한다.
이때, 도면에 도시된 바와 같이, 상기 Ti패턴이 게이트전극(511), 반도체층(512), 소스전극(513) 및 드레인전극(514) 위에 형성될 수도 있고, 단지 게이트전극(511)이나 반도체층 또는 소스전극(513) 및 드레인전극(514) 위에만 형성될 수도 있다. 다시 말해서, 게이트전극(511), 반도체층(512), 소스전극(513) 및 드레인전극(514)은 모두 Ti패턴에 의해 형성되거나 Ti패턴과 포토레지스트층을 혼용하여 형성되므로, 상기 Ti패턴은 게이트전극(511), 반도체층(512), 소스전극(513) 및 드레인전극(514) 중 적어도 하나 위에 형성되는 것이다.
상기와 같이, 소스전극(513) 및 드레인전극(514)을 형성한 후, 상기 제1기판(520) 전체에 걸쳐서 보호층(524)을 형성한다. 계속하여, 상기 보호층(524) 위에 TiO2층(576a)을 형성하고 상부에 마스크(582)를 위치시킨 후 자외선이나 레이저와 같은 광을 조사하면, 광이 조사되지 않은 영역의 TiO2층 표면은 소수성을 갖는 반면에 광이 조사된 영역의 TiO2층 표면이 친수성을 띄게 된다. 이와 같이 서로 다른 표면 성질을 갖는 TiO2층에 H2SO4나 알칼리계의 식각액을 작용시키면, 소수성을갖는 TiO2층이 제거되어 상기 보호층(524) 위에는 도 8b에 도시된 바와 같이 친수성 표면(577)을 갖는 제1TiO2패턴(576)만이 남게 된다.
이후, 상기 제1TiO2패턴(576)으로 상기 보호층(524)을 블로킹한 상태에서 상기 보호층(524)을 식각하면, 도 8c에 도시된 바와 같이, 보호층(524)에는 컨택홀(526)이 형성된다. 이때, 상기 보호층(524) 위의 제1TiO2패턴(576)은 식각되어 제거될 수도 있지만 제거되지 않을 수도 있다. TiO2는 비저항이 103Ωcm이고 투과율은 가시광선의 경우 약 85％이다. 따라서, 보호층(424) 상부에 형성된 제1TiO2패턴(576)을 제거하지 않아도 광의 투과에 아무런 영향을 끼지 않게 된다. 이와 같이, TiO2패턴을 식각하지 않음에 따라 공정을 단순화할 수 있게 되는 것이다.
이어서, 제1기판(520) 전체에 걸쳐서 ITO나 IZO와 같은 투명전극(516a)을 적층하고 그 위에 TiO2층(578a)을 형성한 후 마스크(584)로 일부 영역을 블로킹한 상태에서 자외선이나 레이저와 같은 광을 조사하면, 광이 조사된 영역은 TiO2층 표면이 친수성을 띄고 광이 조사되지 않은 영역은 TiO2층 표면이 소수성을 띄게 된다. 상기와 같은 친수성 TiO2층과 소수성 TiO2층을 식각액으로 식각하면, 투명전극(516a) 위에는 도 8d에 도시된 바와 같이 친수성 표면(579)을 갖는 제2TiO2패턴(578)만이 남게 된다.
이어서, 상기 제2TiO2패턴(578)으로 투명전극(516a)을 블로킹한 상태에서 식각을 진행하면, 도 8e에 도시된 바와 같이 화소전극(516)을 형성할 수 있게 된다. 이때에도, 제1TiO2패턴(576)과 마찬가지로 상기 제2TiO2패턴(578)은 식각되어 제거될 수도 있고 제거되지 않고 화소전극(516) 위에 남아 있을 수도 있다.
한편, 도면에 도시된 바와 같이, 제2기판(530)에 블랙매트릭스(532)와 컬러필터층(534)을 형성한 후, 상기 제1기판(520)과 제2기판(530)을 합착하여 액정표시소자를 완성한다.
상기한 방법에 의해 제조된 액정표시소자는 도 8e에 도시된 바와 같이, 게이트전극(511), 반도체층(512), 소스전극(513) 및 드레인전극(514) 중 적어도 하나의 상부에 각각 일정 두께의 Ti층이 존재하며, 보호층(524)과 화소전극(516) 중 적어도 하나 위에 TiO2층이 존재하게 된다.
상술한 바와 같이, 본 발명에서는 Ti 또는 TiO2를 이용하여 패턴을 형성하며, 또한 상기 Ti와 TiO2를 이용하여 액정표시소자를 제조한다. 이러한 본 발명의 액정표시소자는 Ti만을 이용하여 형성될 수도 있고, Ti와 종래 사용되는 포토레지스트를 이용하여 형성할 수도 있으며, Ti와 TiO2를 이용하여 형성할 수도 있다. 또한, Ti와 TiO2및 포토레지스트를 혼용하여 형성할 수도 있다.
상기와 같은 방법에 의해 제조되는 액정표시소자는 게이트전극, 반도체층, 소스전극/드레인전극 중 적어도 하나 위에 Ti층이 형성될 수도 있고 보호층과 화소전극 중 적어도 하나 위에는 TiO2층이 형성될 수도 있다. 또한, 상기 TiO2층은 게이트전극, 반도체층 또는 소스전극/드레인전극 위에 형성될 수도 있다.
상술한 바와 같이, 본 발명에서는 Ti와 TiO2를 이용한 새로운 패턴형성방법에 의해 액정표시소자를 제작하므로 다음과 같은 효과를 얻을 수 있게 된다.
첫째, Ti와 TiO2를 이용한 새로운 패턴형성방법 자체에 기인하는 효과, 즉 제조공정의 단순화, 제조비용의 감소, 환경오염의 방지 등과 같은 효과를 얻을 수 있게 된다. 더욱이, 본 발명의 제조방법에서는 마스킹층으로 사용되는 Ti층이나 친수성의 TiO2층을 제거할 필요가 없기 때문에 제조공정이 더욱 단순화되고 제조비용도 더욱 절감할 수 있게 된다.
둘째, 소자의 불량을 방지할 수 있게 된다. 본 발명의 액정표시소자제조방법에서는 마스킹층으로 사용되는 Ti층이나 친수성의 TiO2층을 제거할 필요가 없으므로 포토레지스트의 제거시 발생할 수 있는 종래 액정표시소자의 불량을 방지할 수 있게 된다.
셋째, 제조시간을 단축할 수 있게 된다. 마스킹층으로 사용되는 Ti층이나 친수성의 TiO2층은 포토레지스트에 비해 훨씬 단단한 물질이므로, 습식식각(wet etching)이 아닌 건식식각(dry etching)에 의해 패턴을 형성할 수 있게 된다. 따라서, 식각시간을 절감할 수 있게 되며, 그 결과 전체 제조시간을 단축시킬 수 있게된다.

Claims (58)

  1. 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인;
    각 화소영역에 형성된 박막트랜지스터;
    각 화소영역에 형성된 화소전극; 및
    상기 박막트랜지스터에 형성된 적어도 한층의 Ti층으로 구성된 액정표시소자.
  2. 제1항에 있어서, 상기 박막트랜지스터는,
    제1기판 위에 형성된 게이트전극;
    상기 제1기판 전체에 걸쳐 형성된 게이트절연층;
    상기 게이트절연층 위에 형성된 반도체층;
    상기 반도체층 위에 형성된 소스/드레인전극; 및
    상기 제1기판 전체에 걸쳐 적층된 보호층으로 이루어진 것을 특징으로 하는 액정표시소자.
  3. 제2항에 있어서, 상기 Ti층은 게이트전극, 반도체층, 소스/드레인전극 중 적어도 하나의 상부에 형성된 것을 특징으로 하는 액정표시소자.
  4. 제3항에 있어서, 상기 반도체층 위에 형성된 Ti층은 오믹컨택층인 것을 특징으로 하는 액정표시소자.
  5. 제1항에 있어서,
    제2기판에 형성된 블랙매트릭스;
    제2기판에 형성된 컬러필터층; 및
    상기 제1기판과 제2기판 사이에 형성된 액정층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  6. 제1항에 있어서, 상기 화소전극 위에 형성된 TiO2층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  7. 제2항에 있어서, 상기 보호층 위에 형성된 TiO2층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  8. 제1항에 있어서, 상기 박막트랜지스터에 형성된 적어도 한층의 TiO2층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  9. 제6항∼제8항 중 어느 한항에 있어서, 상기 TiO2층은 친수성 표면특성을 갖는 것을 특징으로 하는 액정표시소자.
  10. 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인;
    각 화소영역에 형성된 박막트랜지스터;
    각 화소영역에 형성된 화소전극; 및
    상기 박막트랜지스터에 형성된 마스킹용 금속층으로 구성된 액정표시소자.
  11. 제10항에 있어서, 상기 마스킹용 금속층은 Ti층인 것을 특징으로 하는 액정표시소자.
  12. 제10항에 있어서, 상기 마스킹용 금속층은,
    Ti층; 및
    친수성 표면특성을 갖는 TiO2층을 포함하는 것을 특징으로 하는 액정표시소자.
  13. 기판을 제공하는 단계;
    Ti층과 Ti 금속질화물층을 이용하여 기판위에 게이트전극을 형성하는 단계;
    상기 기판위에 게이트절연층을 적층하는 단계;
    게이트절연층 위에 반도체층을 형성하는 단계;
    상기 반도체층 위에 소스/드레인전극을 형성하는 단계;
    상기 기판 전체에 걸쳐서 보호층을 형성하는 단계; 및
    상기 보호층 위에 화소전극을 형성하는 단계로 구성된 액정표시소자 제조방법.
  14. 제13항에 있어서, 상기 게이트전극을 형성하는 단계는,
    기판위에 금속층을 형성하는 단계;
    상기 금속층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 제거하는 단계; 및
    상기 Ti층을 이용하여 상기 금속층을 식각한 후 상기 Ti층을 제거하여 게이트전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  15. 제13항에 있어서, 상기 반도체층을 형성하는 단계는,
    게이트 절연층 위에 반도체층을 적층하는 단계;
    상기 반도체층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 제거하는 단계; 및
    상기 Ti층을 이용하여 상기 반도체층을 식각한 후 상기 Ti층을 제거하는 단계로 이루어진 것을 특징으로 하는 방법.
  16. 제13항에 있어서, 상기 소스/드레인전극을 형성하는 단계는,
    반도체층 위에 금속층을 형성하는 단계;
    상기 금속층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 제거하는 단계; 및
    상기 Ti층을 이용하여 상기 금속층을 식각한 후 상기 Ti층을 제거하여 소스/드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  17. 제13항에 있어서, 상기 화소전극을 형성하는 단계는,
    보호층 위에 ITO(Indium Tin Oxide)층을 형성하는 단계;
    상기 ITO층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    TiN층을 제거하는 단계;
    상기 Ti층을 이용하여 상기 ITO을 식각한 후 상기 Ti층을 제거하여 화소전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  18. 제13항에 있어서, 상기 보호층에 컨택홀을 형성하여 화소전극과 드레인전극을 접속시키는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 컨택홀을 형성하는 단계는,
    보호층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    TiN층을 제거하는 단계; 및
    상기 Ti층을 이용하여 보호층을 식각한 후 Ti층을 제거하는 단계로 이루어진 것을 특징으로 하는 방법.
  20. 제14항∼제17항 및 제19항 중 어느 한항에 있어서, 상기 광은 레이저 또는 자외선인 것을 특징으로 하는 방법.
  21. 제14항∼제17항 및 제19항 중 어느 한항에 있어서, 상기 TiN층은 식각가스에 의해 제거되는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 상기 식각가스는 Cl2또는 Cl2혼합가스인 것을 특징으로 하는 방법.
  23. 제14항∼제17항 및 제19항 중 어느 한항에 있어서, 상기 Ti층은 식각액에 의해 제거되는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기 식각액은 산을 포함하는 것을 특징으로 하는 방법.
  25. 제24항에 있어서, 상기 산은 HF를 포함하는 것을 특징으로 하는 방법.
  26. 제14항∼제17항 및 제19항 중 어느 한항에 있어서, 상기 Ti층은 식각가스에 의해 제거되는 것을 특징으로 하는 방법.
  27. 제26항에 있어서, 상기 식각가스는 Cl2또는 Cl2혼합가스인 것을 특징으로 하는 방법.
  28. 제13항에 있어서,
    제2기판 위에 블랙매트릭스 및 컬러필터층을 형성하는 단계;
    상기 제1기판과 제2기판을 합착하는 단계; 및
    상기 제1기판 및 제2기판 사이에 액정층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  29. Ti층을 마스킹층으로 사용하여 제1기판위에 게이트전극 및 상기 게이트전극 위에 배치되는 Ti패턴을 형성하는 단계;
    상기 제1기판위에 게이트절연층을 적층하는 단계;
    게이트절연층 위에 반도체층을 형성하는 단계;
    상기 반도체층 위에 소스/드레인전극을 형성하는 단계;
    상기 제1기판 전체에 걸쳐서 보호층을 형성하는 단계; 및
    상기 보호층 위에 화소전극을 형성하는 단계로 구성된 액정표시소자 제조방법.
  30. 제29항에 있어서, 상기 게이트전극을 형성하는 단계는,
    제1기판위에 금속층을 형성하는 단계;
    상기 금속층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 Ti패턴을 형성하는 단계;
    상기 Ti패턴을 이용하여 상기 금속층을 식각하여 게이트전극 및 제1Ti패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  31. 제29항에 있어서, 상기 반도체층을 형성하는 단계는,
    게이트 절연층 위에 반도체층을 적층하는 단계;
    상기 반도체층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 식각하여 Ti패턴을 형성하는 단계; 및
    상기 Ti패턴을 이용하여 상기 반도체층을 식각하여 반도체층 및 제2Ti패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  32. 제29항에 있어서, 상기 소스/드레인전극을 형성하는 단계는,
    반도체층 위에 금속층을 형성하는 단계;
    상기 금속층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 식각하여 Ti패턴을 형성하는 단계;
    상기 Ti패턴을 이용하여 상기 금속층을 식각하여 소스/드레인전극 및 제3Ti패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  33. 제29항에 있어서, 상기 화소전극을 형성하는 단계는,
    보호층 위에 ITO(Indium Tin Oxide)층을 형성하는 단계;
    상기 ITO층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 식각하여 Ti패턴을 형성하는 단계; 및
    상기 Ti패턴을 이용하여 상기 ITO을 식각하여 화소전극을 형성하고 상기 Ti패턴을 제거하는 단계로 이루어진 것을 특징으로 하는 방법.
  34. 제29항에 있어서, 상기 보호층에 컨택홀을 형성하여 화소전극과 드레인전극을 접속시키는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  35. 제34항에 있어서, 상기 컨택홀을 형성하는 단계는,
    보호층 위에 Ti층을 형성하는 단계;
    마스크로 블로킹한 상태에서 광을 조사하여 Ti층의 일부 영역을 TiN층으로 질화시키는 단계;
    상기 TiN층을 식각하여 Ti패턴을 형성하는 단계; 및
    상기 Ti패턴을 이용하여 상기 보호층을 식각하여 컨택홀을 형성한 후 상기 Ti패턴을 제거하는 단계로 이루어진 것을 특징으로 하는 방법.
  36. 제29항에 있어서, 상기 화소전극을 형성하는 단계는,
    보호층 위에 ITO층을 형성하는 단계;
    상기 ITO층 위에 소수성 TiO2층을 형성하는 단계;
    마스크를 사용하여 일부 영역의 TiO2층에 광을 조사하여 친수성 TiO2층을 형성하는 단계;
    소수성 TiO2층을 식각하여 친수성 TiO2패턴을 형성하는 단계; 및
    상기 친수성 TiO2패턴을 이용하여 상기 ITO을 식각하여 화소전극과 제1친수성 TiO2패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  37. 제29항에 있어서, 상기 보호층에 컨택홀을 형성하여 화소전극과 드레인전극을 접속시키는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  38. 제37항에 있어서, 상기 컨택홀을 형성하는 단계는,
    보호층 위에 소수성 TiO2층을 형성하는 단계;
    마스크를 사용하여 일부 영역의 TiO2층에 광을 조사하여 친수성 TiO2층을 형성하는 단계;
    소수성 TiO2층을 식각하여 친수성 TiO2패턴을 형성하는 단계; 및
    친수성 TiO2층을 이용하여 상기 보호층을 식각하여 컨택홀을 형성한 후 제2친수성 TiO2패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.
  39. 제30∼제33항, 제35항, 제36항 및 제38항 중 어느 한항에 있어서, 상기 광은 자외선 또는 레이저를 포함하는 것을 특징으로 하는 방법.
  40. 제30항∼제33항 및 제35항 중 어느 한항에 있어서, 상기 TiN층은 식각가스에 의해 제거되는 것을 특징으로 하는 방법.
  41. 제40항에 있어서, 상기 식각가스는 Cl2또는 Cl2혼합가스인 것을 특징으로 하는 방법.
  42. 제30항∼제33항 및 제35항 중 어느 한항에 있어서, 상기 Ti층은 식각액에 의해 제거되는 것을 특징으로 하는 방법.
  43. 제42항에 있어서, 상기 식각액은 산을 포함하는 것을 특징으로 하는 방법.
  44. 제43항에 있어서, 상기 산은 HF를 포함하는 것을 특징으로 하는 방법.
  45. 제30항∼제33항 및 제35항 중 어느 한항에 있어서, 상기 Ti층은 식각가스에 의해 제거되는 것을 특징으로 하는 방법.
  46. 제45항에 있어서, 상기 식각가스는 Cl2또는 Cl2혼합가스인 것을 특징으로 하는 방법.
  47. 제36항 또는 제38항에 있어서, 상기 소수성 TiO2층은 H2SO4를 포함하는 식각액에 의해 식각되는 것을 특징으로 하는 방법.
  48. 제36항 또는 제38항에 있어서, 상기 소수성 TiO2층은 알칼리계 식각액에 의해 식각되는 것을 특징으로 하는 방법.
  49. 기판상에 식각대상층을 형성하는 단계;
    상기 식각대상층 위에 Ti층을 형성하는 단계;
    마스크를 이용하여 상기 Ti층의 일부 영역에 광을 조사하여 TiN층을 형성하는 단계;
    상기 TiN층를 식각하여 Ti패턴을 형성하는 단계;
    상기 Ti패턴으로 식각대상층을 블로킹한 상태에서 상기 식각대상층을 식각하는 단계; 및
    상기 Ti패턴을 식각하여 제거하는 단계로 구성된 패턴형성방법.
  50. 제49항에 있어서, 상기 광은 자외선 또는 레이저인 것을 특징으로 하는 방법.
  51. 제49항에 있어서, 광이 조사됨에 따라 상기 Ti가 질화되어 TiN층이 형성되는 것을 특징으로 하는 방법.
  52. 제49항에 있어서, 상기 TiN를 식각하는 단계는 Ti층에 식각가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.
  53. 제52항에 있어서, 상기 식각가스는 Cl2또는 Cl2혼합가스인 것을 특징으로 하는 방법.
  54. 제49항에 있어서, 상기 Ti층을 식각하는 단계는 Ti층에 산을 포함하는 식각액을 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.
  55. 제54항에 있어서, 상기 산은 HF를 포함하는 것을 특징으로 하는 방법.
  56. 제49항에 있어서, 상기 Ti층을 식각하는 단계는 Ti층에 식각가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.
  57. 제56항에 있어서, 상기 식각가스는 Cl2또는 Cl2혼합가스인 것을 특징으로 하는 방법.
  58. 제49항에 있어서, 상기 식각대상층은 금속층, 절연층, 반도체층을 포함하는 것을 특징으로 하는 방법.
KR1020020088430A 2002-12-31 2002-12-31 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법 KR100557499B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020088430A KR100557499B1 (ko) 2002-12-31 2002-12-31 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법
US10/664,931 US7532267B2 (en) 2002-12-31 2003-09-22 Liquid crystal display device and method of fabricating the same
US12/453,050 US7824940B2 (en) 2002-12-31 2009-04-28 Liquid crystal display device and method of fabricating the same
US12/911,341 US8053295B2 (en) 2002-12-31 2010-10-25 Liquid crystal display device and method of fabricating the same
US13/276,025 US8232214B2 (en) 2002-12-31 2011-10-18 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088430A KR100557499B1 (ko) 2002-12-31 2002-12-31 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040062108A true KR20040062108A (ko) 2004-07-07
KR100557499B1 KR100557499B1 (ko) 2006-03-07

Family

ID=32653280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088430A KR100557499B1 (ko) 2002-12-31 2002-12-31 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법

Country Status (2)

Country Link
US (4) US7532267B2 (ko)
KR (1) KR100557499B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499651B1 (ko) * 2008-08-01 2015-03-06 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934810B1 (ko) 2002-12-18 2009-12-31 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100557499B1 (ko) * 2002-12-31 2006-03-07 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법
US8420978B2 (en) 2007-01-18 2013-04-16 The Board Of Trustees Of The University Of Illinois High throughput, low cost dual-mode patterning method for large area substrates
US8003300B2 (en) * 2007-04-12 2011-08-23 The Board Of Trustees Of The University Of Illinois Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
US8652763B2 (en) * 2007-07-16 2014-02-18 The Board Of Trustees Of The University Of Illinois Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
US8546067B2 (en) * 2008-03-21 2013-10-01 The Board Of Trustees Of The University Of Illinois Material assisted laser ablation
TWI484563B (zh) 2008-08-01 2015-05-11 Moohan Co Ltd 薄膜電晶體之製造方法與設備
KR101531691B1 (ko) * 2008-08-01 2015-06-25 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치
KR101375853B1 (ko) 2008-10-10 2014-03-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101375854B1 (ko) 2008-11-26 2014-03-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US8187795B2 (en) * 2008-12-09 2012-05-29 The Board Of Trustees Of The University Of Illinois Patterning methods for stretchable structures
US9203365B1 (en) 2011-07-18 2015-12-01 Michael B. Milbert Lightweight amplifier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
EP0545327A1 (en) * 1991-12-02 1993-06-09 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array for use in a liquid crystal display
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US6157430A (en) * 1997-03-24 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same
KR100247271B1 (ko) 1998-01-26 2000-03-15 윤종용 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6337235B1 (en) * 1999-03-26 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20010002981A (ko) 1999-06-19 2001-01-15 구본준 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
US6801267B2 (en) * 2000-11-10 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100557499B1 (ko) * 2002-12-31 2006-03-07 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499651B1 (ko) * 2008-08-01 2015-03-06 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치

Also Published As

Publication number Publication date
US20110039361A1 (en) 2011-02-17
KR100557499B1 (ko) 2006-03-07
US20040125254A1 (en) 2004-07-01
US7532267B2 (en) 2009-05-12
US20090233391A1 (en) 2009-09-17
US7824940B2 (en) 2010-11-02
US20120034770A1 (en) 2012-02-09
US8053295B2 (en) 2011-11-08
US8232214B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
US7675063B2 (en) Liquid crystal display device and method of fabricating the same
US8232214B2 (en) Liquid crystal display device and method of fabricating the same
KR101266273B1 (ko) 액정표시소자의 제조방법
US6894747B2 (en) Manufacturing method for reflector, reflector, and liquid crystal display
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
KR100634919B1 (ko) 표시 장치용 배선 기판 및 그 제조 방법
KR100560587B1 (ko) 액정 디스플레이 장치용 기판 및 그 제조 방법
KR20060133834A (ko) 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
JP4488688B2 (ja) 表示装置用配線基板及びその製造方法
KR100978250B1 (ko) 패턴형성방법 및 이를 이용한 전기소자 제조방법
US5956109A (en) Method of fabricating color filters used in a liquid crystal display
JP2005141250A (ja) 液晶表示装置の製造方法
KR101268388B1 (ko) 액정표시소자 제조방법
KR101003679B1 (ko) 액정표시소자 및 그 제조방법
KR101015335B1 (ko) ２마스크를 이용한 액정표시소자 제조방법
KR100548780B1 (ko) 패턴형성방법 및 이를 이용한 전기소자 제조방법
JPH09258206A (ja) カラーフィルタ層付駆動基板の製造方法
KR101013634B1 (ko) 레이저 패터닝에 의한 액정표시소자 제조방법
JPH05226658A (ja) 薄膜トランジスタ
KR20010027568A (ko) 박막트랜지스터의 게이트패턴 및 그것의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15