KR20040061837A - 라이트 드라이버 회로 - Google Patents

라이트 드라이버 회로 Download PDF

Info

Publication number
KR20040061837A
KR20040061837A KR1020020088137A KR20020088137A KR20040061837A KR 20040061837 A KR20040061837 A KR 20040061837A KR 1020020088137 A KR1020020088137 A KR 1020020088137A KR 20020088137 A KR20020088137 A KR 20020088137A KR 20040061837 A KR20040061837 A KR 20040061837A
Authority
KR
South Korea
Prior art keywords
signal
input
output line
write driver
driver
Prior art date
Application number
KR1020020088137A
Other languages
English (en)
Other versions
KR100546181B1 (ko
Inventor
이우영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020088137A priority Critical patent/KR100546181B1/ko
Publication of KR20040061837A publication Critical patent/KR20040061837A/ko
Application granted granted Critical
Publication of KR100546181B1 publication Critical patent/KR100546181B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Abstract

본 발명의 라이트 드라이버 회로는 제어 신호에 따라 선택적으로 인가되는 클럭 신호와 레벨 신호에 따라 글로벌 입출력 라인을 통해 입력되는 데이터를 로컬 입출력 라인으로 출력하는 라이트 드라이버 및 라이트 드라이버의 동작 모드에 따라 제어 신호를 제어하는 제어부를 구비하여, 높은 전위의 구동 신호를 사용하여야 하는 테스트모드시에는 테스트에 필요한 높은 레벨의 전위를 가지나 일정 주기로 토글링을 반복하지 않는 레벨 신호를 구동 신호로 사용함으로써 테스트시 발생되는 타이밍 불일치 문제를 해결할 수 있다.

Description

라이트 드라이버 회로{A write driver}
본 발명은 라이트 드라이버에 관한 것으로, 보다 상세하게는, 낮은 전원전압에서 동작하는 디램을 테스트 등의 목적으로 높은 전원전압에서 동작시킬 경우 발생될 수 있는 타이밍 불일치 문제를 해결하기 위해 테스트시에는 펄스 신호 대신 레벨 신호를 이용하여 라이트 드라이버를 동작시키는 회로에 관한 것이다.
종래의 디램에서는 정상 동작을 위한 동작전위로 3.8V를 인가하고, 테스트를 위한 동작전위으로는 4 ∼ 5V 사이의 전위를 인가하였다.
현재 생산되는 디램의 경우에는 동작을 위한 동작전위는 2.8V로 낮아졌지만, 테스트를 위한 전위는 종래와 비교하여 변화되지 않았다.
이러한 이유는 테스트를 위한 전위는 동작전위의 변화에 따라 변화하지 않고반도체 기술에 따라 변화하기 때문이다.
도 1은 종래 라이트 드라이버의 입출력 관계를 간략하게 나타낸 구성도이며, 도 2는 라이트 드라이버의 구성을 보다 상세하게 나타낸 회로도이다.
라이트 드라이버(1)는 클럭 신호 CLK에 동기되어 글로벌 입출력 라인 GIO을 통해 입력되는 데이터를 로컬 입출력 라인 LIO로 전달한다.
이러한 라이트 드라이버(1)는 클럭 신호 CLK에 따라 글로벌 입출력 라인 GIO을 통해 인가되는 데이터를 버퍼링한 후 반전시켜 출력하는 입력 구동부(11), 입력 구동부(11)의 출력 신호를 래치하는 래치부(12), 반전된 클럭 신호 CLK와 입력 구동부(11)의 출력 신호에 따라 하이 레벨이나 로우 레벨의 신호를 출력하는 제 1 구동부(13), 반전된 클럭 신호 CLK와 래치부(12)의 출력 신호에 따라 하이 레벨이나 로우 레벨의 신호를 출력하는 제 2 구동부(14), 제 1 및 제 2 구동부(13, 14)의 출력 신호를 각각 래치하는 래치부(15, 16) 및 래치부(15, 16)의 출력 신호에 따라 하이 레벨이나 로우 레벨의 신호를 로컬 입출력 라인 LIO으로 출력하는 출력 구동부(17, 18)를 구비한다.
입력 구동부(11)는 전원전압단 VDD과 접지전압단 GND 사이에 직렬 연결된 PMOS트랜지스터 P1, P2와 NMOS트랜지스터 N1, N2 및 클럭 신호 CLK를 반전시키는 인버터 IV1를 구비한다. 여기에서, PMOS트랜지스터 P1와 NMOS트랜지스터 N2의 게이트 단자는 글로벌 입출력 라인 GIO와 연결되고, PMOS트랜지스터 P2 및 NMOS트랜지스터 N1의 게이트 단자는 각각 인버터 IV1의 출력단자 및 클럭 신호 CLK와 연결된다.
래치부(12)는 인버터 IV2와 인버터 IV3의 입력 단자와 출력 단자가 각각 상호 공통 연결된다.
제 1 구동부(13)는 전원전압단 VDD과 접지전압단 GND 사이에 직렬 연결된 PMOS트랜지스터 P3와 NMOS트랜지스터 N3, N4를 구비한다. 여기에서, PMOS트랜지스터 P3와 NMOS트랜지스터 N3의 게이트 단자는 인버터 IV1의 출력 단자와 연결되고, NMOS트랜지스터 N4의 게이트 단자는 입력 구동부(11)의 출력 단자와 연결된다.
제 2 구동부(14)는 전원전압단 VDD과 접지전압단 GND 사이에 직렬 연결된 PMOS트랜지스터 P4와 NMOS트랜지스터 N5, N6를 구비한다. 여기에서, PMOS트랜지스터 P4와 NMOS트랜지스터 N5의 게이트 단자는 인버터 IV1의 출력 단자와 연결되고, NMOS트랜지스터 N6의 게이트 단자는 래치부(12)의 출력 단자와 연결된다.
래치부(15, 16)는 인버터 IV4와 인버터 IV5 및 인버터 IV6와 인버터 IV7의 입력 단자와 출력 단자가 각각 상호 공통 연결된다.
출력 구동부(17)는 전원전압단 VDD와 접지전압단 GND 사이에 직렬 연결된 PMOS트랜지스터 P5와 NMOS트랜지스터 N7 및 래치부(16)의 출력 신호를 반전시키는 인버터 IV8를 구비한다. 여기에서, PMOS트랜지스터 P5의 게이트 단자는 인버터 IV8의 출력 단자와 연결되고, NMOS트랜지스터 N7는 래치부(15)의 출력 단자와 연결된다. 그리고, 공통 연결된 PMOS트랜지스터 P5의 드레인 단자와 NMOS트랜지스터 N7의 드레인 단자는 로컬 입출력 라인 LIO와 연결된다.
출력 구동부(18)은 전원전압단 VDD와 접지전압단 GND 사이에 직렬 연결된 PMOS트랜지스터 P6와 NMOS트랜지스터 N8 및 래치부(15)의 출력 신호를 반전시키는인버터 IV9를 구비한다. 여기에서, PMOS트랜지스터 P6의 게이트 단자는 인버터 IV9의 출력 단자와 연결되고, NMOS트랜지스터 N8는 래치부(16)의 출력 단자와 연결된다. 그리고, 공통 연결된 PMOS트랜지스터 P5의 드레인 단자와 NMOS트랜지스터 N7의 드레인 단자는 로컬 입출력 라인 LIOB와 연결된다.
이처럼, 클럭 신호 CLK에 따라 글로벌 입출력 라인 GIO의 데이터를 로컬 입출력 라인 LIO으로 전송하는 종래의 라이트 드라이버(10)는 테스트시 정상동작보다 높은 레벨의 전원전압 VCC의 사용에 따라 높은 전위의 클럭 신호 CLK가 인가되면, 클럭 신호 CLK에 대한 토글링 시간이 정상 동작시 인가되는 클럭 신호 CLK에서 보다 많이 소요되어 쓰기 동작에서 동작 타이밍이 일치하지 않게 되는 일이 발생할 수 있다.
따라서, 상술한 문제를 해결하기 위한 본 발명의 목적은 상대적으로 레벨이 낮은 동작전위에서 구동되는 메모리 장치가 높은 테스트전위에서도 타이밍 불일치 문제가 발생되지 않고 정상적으로 동작할 수 있도록 하는데 있다.
도 1은 종래 라이트 드라이버의 입출력 관계를 간략하게 나타낸 구성도.
도 2는 도 1의 라이트 드라이버의 구성을 보다 상세하게 나타낸 회로도.
도 3은 본 발명에 따른 라이트 드라이버의 구성을 간략하게 나타낸 구성도.
도 4는 도 3의 라이트 드라이버의 구성을 보다 상세하게 나타낸 회로도.
위와 같은 목적을 달성하기 위한 본 발명의 라이트 드라이버 회로는 제어 신호에 따라 선택적으로 인가되는 클럭 신호와 레벨 신호에 따라 글로벌 입출력 라인을 통해 입력되는 데이터를 로컬 입출력 라인으로 출력하는 라이트 드라이버 및 라이트 드라이버의 동작 모드에 따라 제어 신호를 출력하는 제어부를 구비한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 3은 본 발명에 따른 라이트 드라이버 회로의 구성을 간략하게 나타낸 구성도이다.
라이트 드라이버(20)는 제어 신호에 따라 선택적으로 인가되는 클럭 신호 CLK와 레벨 신호 LV에 따라 글로벌 입출력 라인 GIO을 통해 입력되는 데이터를 로컬 입출력 라인 LIO으로 출력한다. 레벨 신호 LV는 펄스 신호 CLK와 달리 일정한 주기를 가지지 않으며, 일정 레벨(테스트시 인가되는 펄스 신호의 레벨)을 기 설정된 시간 동안 유지하는 신호이다.
제어부(30)는 라이트 드라이버의 동작 모드에 따라 라이트 드라이버(20)에 인가되는 제어 신호를 제어한다.
즉, 제어부(30)는 테스트 모드시에는 로우 레벨의 제어 신호를 인가하여 레벨 신호 LV에 따라 라이트 드라이버(20)가 동작되도록 하고, 정상동작 모드시에는 하이 레벨의 제어 신호를 인하여 클럭 신호 CLK에 따라 라이트 드라이버(20)가 동작되도록 한다.
이때, 제어부(30)는 모드 레지스터 셋트(MRS)가 테스트 모드인지 여부에 따라 또는 내부적으로 기준 전압을 정하고 인가되는 구동 전압을 기준 전압과 비교하여 기준 전압보다 높은지 여부에 따라 출력되는 제어 신호의 출력값을 결정한다.
도 4는 도 3의 라이트 드라이버(20)의 구성을 보다 상세하게 나타낸 회로도이다.
본 발명의 라이트 드라이버(20)는 제어 신호에 따라 외부에서 인가되는 구동신호를 선택적으로 출력하는 신호 변환부(21) 및 신호 변환부(21)로부터의 구동 신호에 따라 구동되어 글로벌 입출력 라인 GIO를 통해 입력되는 데이터를 로컬 입출력 라인 LIO으로 출력하는 데이터 구동부(10)를 구비한다.
데이터 구동부(10)는 도 2의 라이트 드라이버(10)와 동일한 구조를 가지며 동작 원리도 동일하여 동일한 참조 번호를 사용하였다.
신호 변환부(21)는 제어 신호를 반전 출력하는 인버터 IV10, 제어 신호에 따라 온/오프되어 외부에서 인가되는 레벨 신호 LV를 데이터 구동부(10)로 전송하는 전송 게이트 TG1, 및 제어 신호에 따라 온/오프되어 외부에서 인가되는 클럭 신호 CLK를 데이터 구동부(10)로 전송하는 전송 게이트 TG2를 구비한다.
이러한 본 발명의 라이트 드라이버(20)의 동작을 설명하면 다음과 같다.
낮은 전위의 구동 전압에서 동작하는 정상동작 모드시, 제어부(20)는 하이 레벨의 제어 신호를 신호 변환부(21)로 인가한다. 하이 레벨의 제어 신호가 인가되면, 전송 게이트 TG2가 온 되어 데이터 구동부(10)를 구동시키기 위한 구동 신호로 클럭 신호 CLK가 인가된다.
데이터 구동부(10)는 종래와 같이 클럭 신호 CLK의 각 펄스 신호에 따라 구동되어 글로벌 입출력 라인 GIO을 통해 입력되는 데이터를 로컬 입출력 라인 LIO으로 출력한다.
만약, 외부로부터 제어부(30)로 테스트 모드임을 알리는 모드 레지스터 셋트(MRS) 신호가 인가되거나 데이터 구동부(10)를 구동시키기 위해 높은 전위의 클럭 신호가 인가되면, 제어부(30)는 이를 테스트 모드로 인식하여 로우 레벨의 제어 신호를 신호 변환부(21)로 인가한다.
로우 레벨의 제어 신호가 인가되면, 전송 게이트 TG1가 온되어 레벨 신호 LV가 데이터 구동부(10)로 인가된다.
이때, 레벨 신호 LV의 레벨은 종래 테스트 모드시 인가되는 전위의 레벨과 동일하며 단지 해당 레벨값이 유지되는 시간은 테스트의 목적을 달성하기 위한 시간만큼 임의 조정이 가능하다.
즉, 본 발명에서는 데이터 구동부(10)가 높은 전위의 테스트 전위에서도 정상 동작이 가능한지 여부를 알아보기 위해, 테스트 모드시 데이터 구동부(10)에 테스트하고자 하는 높은 전위의 구동 신호를 인가하되, 해당 신호가 클럭 신호 CLK와 같이 일정 주기로 지속적으로 토글링되지 않는 레벨 신호 VL를 인가하는 것이다.
이처럼, 테스트 모드시에는 높은 전위의 레벨 신호 LV를 인가함으로써 높은 전위의 클럭 신호를 사용함으로써 발생되는 타이밍 불일치(mismatch)가 발생되지 않게 된다.
상술한 바와 같이, 본 발명은 높은 전위의 구동 신호를 사용하여야 하는 테스트모드시, 신호의 크기는 테스트에 필요한 높은 레벨을 가지나 일정 주기로 토글링을 반복하지 않는 레벨 신호를 구동 신호로 사용함으로써 테스트시 발생되는 타이밍 불일치 문제를 해결할 수 있다.

Claims (4)

  1. 제어 신호에 따라 선택적으로 인가되는 클럭 신호와 레벨 신호에 따라 글로벌 입출력 라인을 통해 입력되는 데이터를 로컬 입출력 라인으로 출력하는 라이트 드라이버; 및
    상기 라이트 드라이버의 동작 모드에 따라 상기 제어 신호를 제어하는 제어부를 구비하는 라이트 드라이버 회로.
  2. 제 1항에 있어서, 상기 라이트 드라이버는
    상기 제어 신호에 따라 상기 클럭 신호나 레벨 신호를 구동 신호로서 선택적으로 출력하는 신호 변환부; 및
    상기 구동 신호에 따라 구동되어 글로벌 입출력 라인을 통해 입력되는 데이터를 로컬 입출력 라인으로 출력하는 데이터 구동부를 구비하는 것을 특징으로 하는 라이트 드라이버 회로.
  3. 제 1항에 있어서,
    상기 제어부는 외부에서 입력되는 모드 레지스터 셋트 신호에 따라 상기 제어 신호를 제어하는 것을 특징으로 하는 라이트 드라이버 회로.
  4. 제 1항에 있어서,
    상기 제어부는 외부에서 인가되는 구동 전압의 크기를 기준 전압의 크기와 비교하고, 그 결과에 따라 상기 제어 신호를 제어하는 것을 특징으로 하는 라이트 드라이버 회로.
KR1020020088137A 2002-12-31 2002-12-31 라이트 드라이버 회로 KR100546181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020088137A KR100546181B1 (ko) 2002-12-31 2002-12-31 라이트 드라이버 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088137A KR100546181B1 (ko) 2002-12-31 2002-12-31 라이트 드라이버 회로

Publications (2)

Publication Number Publication Date
KR20040061837A true KR20040061837A (ko) 2004-07-07
KR100546181B1 KR100546181B1 (ko) 2006-01-24

Family

ID=37353328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088137A KR100546181B1 (ko) 2002-12-31 2002-12-31 라이트 드라이버 회로

Country Status (1)

Country Link
KR (1) KR100546181B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682206B1 (ko) * 2005-02-24 2007-02-12 주식회사 하이닉스반도체 데이터 출력 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682206B1 (ko) * 2005-02-24 2007-02-12 주식회사 하이닉스반도체 데이터 출력 장치

Also Published As

Publication number Publication date
KR100546181B1 (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
KR100270000B1 (ko) 승압펄스 발생회로
JP3667690B2 (ja) 出力バッファ回路及び半導体集積回路装置
KR100673904B1 (ko) 반도체메모리소자
US6888366B2 (en) Apparatus and method for testing a plurality of semiconductor chips
US7081784B2 (en) Data output circuit of memory device
US8184498B2 (en) Semiconductor memory device
US9160339B2 (en) Semiconductor device having calibration circuit that adjusts impedance of output buffer
US9735780B2 (en) Tri-state driver circuits having automatic high-impedance enabling
KR100400311B1 (ko) 반도체 메모리 소자의 신호 지연 제어 장치
US6154415A (en) Internal clock generation circuit of semiconductor device and method for generating internal clock
KR100512934B1 (ko) 반도체 메모리 장치
US20060120359A1 (en) Semiconductor memory device
KR100546181B1 (ko) 라이트 드라이버 회로
US6795369B2 (en) Address buffer and semiconductor memory device using the same
US7834675B2 (en) Clock control circuit and semiconductor memory device using the same
KR100295682B1 (ko) 데이터 입력 버퍼 회로
JP2002246891A (ja) 入力バッファ回路および半導体装置
KR100337206B1 (ko) 모드 레지스터 세팅장치
KR100761371B1 (ko) 액티브 드라이버
US7142467B2 (en) Synchronous semiconductor memory device
KR100974209B1 (ko) 메모리 장치의 셀프 리프레쉬 주기 제어장치
KR100646941B1 (ko) 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
KR100396700B1 (ko) 테스트 회로
KR100723774B1 (ko) 소비 전력을 감소시키는 버퍼 제어 회로 및 이를 포함하는반도체 메모리 장치
KR20030053972A (ko) 번인 스트레스 전압 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee