KR20040061594A - Liquid crystal display device of in-plane switching - Google Patents

Liquid crystal display device of in-plane switching Download PDF

Info

Publication number
KR20040061594A
KR20040061594A KR1020020087872A KR20020087872A KR20040061594A KR 20040061594 A KR20040061594 A KR 20040061594A KR 1020020087872 A KR1020020087872 A KR 1020020087872A KR 20020087872 A KR20020087872 A KR 20020087872A KR 20040061594 A KR20040061594 A KR 20040061594A
Authority
KR
South Korea
Prior art keywords
data line
dummy
liquid crystal
line
pixel
Prior art date
Application number
KR1020020087872A
Other languages
Korean (ko)
Other versions
KR100720451B1 (en
Inventor
이준호
이민직
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020087872A priority Critical patent/KR100720451B1/en
Priority to US10/441,066 priority patent/US6970223B2/en
Publication of KR20040061594A publication Critical patent/KR20040061594A/en
Application granted granted Critical
Publication of KR100720451B1 publication Critical patent/KR100720451B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14Protective coatings, e.g. hard coatings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

PURPOSE: An in-plane switching mode LCD(liquid crystal display) is provided to prevent light leakage in a blue line. CONSTITUTION: An in-plane switching mode LCD includes a liquid crystal panel, a plurality of gate lines and data lines(94a), pixel electrodes, common electrodes, and a dummy data line(94b). The liquid crystal panel includes an active region, a dummy region and a pad region. The gate lines and data lines are arranged in an intersecting manner to define pixel regions. The pixel electrodes and common electrodes are formed on the pixel regions. The dummy data line is arranged in the dummy region in parallel with the data lines and short-circuits with the (n-1)th data lines.

Description

횡전계 방식의 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING}Transverse electric field type liquid crystal display device {LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING}

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 저온에서 발생하는 마지막 도트(블루) 빛샘 현상을 개선하기에 적당한 횡전계 방식(In-Plane Switching : 이하, IPS라고 한다)의 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and in particular, a liquid crystal display of an in-plane switching (hereinafter referred to as IPS) suitable for improving the last dot (blue) light leakage phenomenon occurring at low temperatures. Relates to a device.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms.In recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent display (VFD) have been developed. Various flat panel display devices have been studied, and some are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption, and mobile type such as monitor of notebook computer. In addition, it is being developed in various ways, such as a television for receiving and displaying broadcast signals, and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical advances have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.Therefore, in order to use a liquid crystal display device in various parts as a general screen display device, the key to development is how much high definition images such as high definition, high brightness, and large area can be realized while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.Such a liquid crystal display device may be broadly divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates having a space and are bonded to each other; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.The first glass substrate (TFT array substrate) may include a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each gate line and data line, and a plurality of thin films that transmit signals of the data line to each pixel electrode by being switched by signals of the gate line The transistor is formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.The second glass substrate (color filter substrate) includes a black matrix layer for blocking light in portions other than the pixel region, an R, G, B color filter layer for expressing color colors, and a common electrode for implementing an image. Is formed. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by a sealing material having a predetermined space by a spacer and having a liquid crystal injection hole, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.On the other hand, the driving principle of the liquid crystal display device as described above uses the optical anisotropy and polarization of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal is thin and long in structure, the liquid crystal has a direction in the arrangement of molecules, and the liquid crystal may be artificially applied to control the direction of the molecular arrangement.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Such liquid crystals may be classified into positive liquid crystals having a positive dielectric anisotropy and negative liquid crystals having a negative dielectric anisotropy according to an electrical specific classification, and liquid crystal molecules having a positive dielectric anisotropy are long axes of liquid crystal molecules in a direction in which an electric field is applied. The liquid crystal molecules arranged in parallel and having negative dielectric anisotropy are arranged perpendicularly to the direction in which the electric field is applied and the major axis of the liquid crystal molecules.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.1 is an exploded perspective view illustrating a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, the lower substrate 1 and the upper substrate 2 bonded to each other with a predetermined space, and the liquid crystal layer 3 injected between the lower substrate 1 and the upper substrate 2 are composed of. It is.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals, and a pixel electrode 6 is formed in each pixel region P where the gate line 4 and the data line 5 intersect, and each gate line The thin film transistor T is formed at the portion where (4) and the data line 5 intersect.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 includes a black matrix layer 7 for blocking light in portions other than the pixel region P, an R, G, and B color filter layer 8 for expressing color colors, and an image. The common electrode 9 is formed to implement the.

여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.The thin film transistor T may include a gate electrode protruding from the gate line 4, a gate insulating film (not shown) formed on the front surface, an active layer formed on the gate insulating film above the gate electrode, and the data. And a source electrode protruding from the line 5 and a drain electrode to face the source electrode.

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.The pixel electrode 6 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 3 positioned on the pixel electrode 6 is aligned by a signal applied from the thin film transistor T, and the liquid crystal layer 3 is aligned with the alignment degree of the liquid crystal layer 3. Accordingly, the image can be expressed by controlling the amount of light passing through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.As described above, the liquid crystal panel drives the liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode 9 of the upper substrate 2 serves as a ground to discharge static electricity. It is possible to prevent the destruction of the liquid crystal cell.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다.However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent.

따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다.Accordingly, in order to overcome the above disadvantages, a new technology, namely, a liquid crystal display device of IPS, has been proposed.

도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다.2 is a schematic cross-sectional view showing a liquid crystal display of a general IPS.

도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다.As shown in FIG. 2, the pixel electrode 12 and the common electrode 13 are formed on the lower substrate 11 on the same plane.

그리고 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.In addition, the liquid crystal layer 14 formed between the lower substrate 11 and the upper substrate 15 bonded to the lower substrate 11 may be disposed between the pixel electrode 12 and the common electrode 13 on the lower substrate 11. It works by electric field.

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 배향방향 모습을 나타내는 도면이다.3A to 3B are views illustrating an alignment direction of liquid crystals when voltage on / off is performed in IPS mode.

즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 배향방향의 변화가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다.That is, FIG. 3A shows an off state in which the transverse electric field is not applied to the pixel electrode 12 or the common electrode 13, so that the change in the alignment direction of the liquid crystal layer 14 does not occur. For example, the pixel electrode 12 and the common electrode 13 are basically shifted by 45 ° in the horizontal direction.

도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 액정배향이 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.FIG. 3B is an on state in which a lateral electric field is applied to the pixel electrode 12 and the common electrode 13, and the liquid crystal alignment of the liquid crystal layer 14 occurs, and is about 45 ° compared to the off state of FIG. 3A. It can be seen that the horizontal direction of the pixel electrode 12 and the common electrode 13 and the twist direction of the liquid crystal have a twist angle.

상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다.As described above, in the liquid crystal display of the IPS, both the pixel electrode 12 and the common electrode 13 exist on the same plane.

상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다.An advantage of the transverse electric field method is that a wide viewing angle is possible.

즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다.That is, when the liquid crystal display device is viewed from the front, the liquid crystal display device may be visible in the up / down / left / right directions at about 70 °.

그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.In addition, there is an advantage that the manufacturing process is simpler and the color shift according to the viewing angle is smaller than that of the liquid crystal display device.

그러나, 공통전극(13)과 화소전극(12)이 동일 기판상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다.However, since the common electrode 13 and the pixel electrode 12 are present on the same substrate, there is a disadvantage in that transmittance and aperture ratio due to light are reduced.

또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.In addition, there is a disadvantage in that the response time due to the driving voltage must be improved and the cell gap is made uniform because the misalign margin of the cell gap is small.

즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.That is, the transverse electric field type liquid crystal display device has the advantages and disadvantages as described above can be selected according to the user's use.

이하, 첨부된 도면을 참고하여 종래의 IPS의 액정표시장치에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display of a conventional IPS will be described with reference to the accompanying drawings.

도 4는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 5a는 도 4의 'A'영역의 종래 기술에 따른 IPS의 액정표시장치의 확대 평면도이며, 도 5b는 도 5a의 Ⅰ-Ⅰ'라인에 따른 종래의 IPS의 액정표시장치의 구조 단면도이다.4 is a plan view of a liquid crystal display device of a transverse electric field method (IPS) according to the prior art, Figure 5a is an enlarged plan view of a liquid crystal display device of the IPS according to the prior art in the area 'A' of Figure 4, Figure 5b Fig. 5A is a structural cross sectional view of a conventional IPS liquid crystal display device along the line II ′ of 5a.

종래의 IPS의 액정표시장치는 도 4와 도 5a 및 도 5b에 도시한 바와 같이, 투명한 하부기판(60)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(61)이 배열되고, 상기 게이트 라인(61)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(64)이 배열된다.4 and 5a and 5b, the liquid crystal display of the conventional IPS is provided with a plurality of gate lines 61 in one direction at regular intervals to define pixel regions on the transparent lower substrate 60. The data lines 64 are arranged at regular intervals in a direction perpendicular to the gate line 61.

이때 데이터라인(64)은 한 화소영역의 길이에서 지그재그 형상을 한다.In this case, the data line 64 has a zigzag shape in the length of one pixel area.

그리고 상기 게이트 라인(61)과 데이터 라인(64)이 교차되어 정의된 각 화소영역에는 박막 트랜지스터(T)가 형성된다.A thin film transistor T is formed in each pixel region defined by the gate line 61 and the data line 64 crossing each other.

여기서 박막 트랜지스터(T)는 상기 게이트 라인(61)으로부터 돌출되어 형성되는 게이트 전극(61a)과, 전면에 형성된 게이트 절연막(62)과, 상기 게이트 전극(61a) 상측의 게이트 절연막(62)위에 형성되는 액티브층(63)과, 상기 데이터 라인(64)으로부터 돌출되어 형성되는 소오스 전극(64a)과 상기 소오스 전극(64a)과 일정한 간격을 갖고 형성되며 화소전극(66b)과 일체형으로 형성된 드레인 전극(66a)으로 구성된다.The thin film transistor T is formed on the gate electrode 61a protruding from the gate line 61, the gate insulating layer 62 formed on the front surface, and the gate insulating layer 62 on the gate electrode 61a. The active layer 63, the source electrode 64a protruding from the data line 64, and the drain electrode formed at a predetermined interval from the source electrode 64a and integrally formed with the pixel electrode 66b. 66a).

또한 상기 게이트라인(61)과 동일층상에 공통배선,공통전극(61b, 61c)이 형성되는데, 이때 공통배선(61b)은 게이트라인(61)과 평행하게 화소영역을 가로지르도록 형성되어 있고, 공통전극(61c)은 지그재그 형상을 하는 데이터라인(64)과 평행하게 지그재그형으로 한 화소영역에 복수개가 형성되어 있다.In addition, the common wiring and the common electrodes 61b and 61c are formed on the same layer as the gate line 61. In this case, the common wiring 61b is formed to cross the pixel region in parallel with the gate line 61. A plurality of common electrodes 61c are formed in a zigzag pixel region in parallel with the zigzag data lines 64.

이때 공통전극(61c)은 도 5a에서와 같이 공통배선(61b)을 기준으로 상하 대칭적으로 배열된다.At this time, the common electrode 61c is arranged up and down symmetrically with respect to the common wiring 61b as shown in FIG. 5A.

그리고 상기 데이터라인(64)을 포함한 하부기판(60) 전면에 보호막(65)이 형성되어 있다.A passivation layer 65 is formed on the entire lower substrate 60 including the data line 64.

그리고 상기 게이트 라인(61)과 데이터 라인(64)이 교차하여 정의되는 화소영역에는 상기 공통전극(61c)과 평행하며 일정 간격을 갖도록 공통전극(61c)들 사이에 지그재그 형태로 화소전극(66b)이 배열되어 있다.In the pixel region defined by the intersection of the gate line 61 and the data line 64, the pixel electrode 66b is arranged in a zigzag form between the common electrodes 61c so as to be parallel to the common electrode 61c and have a predetermined interval. Is arranged.

이때 화소전극(66b)도 상기 공통배선(61b)을 기준으로 상하 대칭적으로 배열된다.In this case, the pixel electrodes 66b are also arranged up and down symmetrically with respect to the common wiring 61b.

그리고 상기 화소전극(66b)은 콘택홀을 통해 박막트랜지스터의 드레인전극과 연결되어 있다.The pixel electrode 66b is connected to the drain electrode of the thin film transistor through a contact hole.

이때, 상기 공통전극(61c)과 화소전극(66b) 사이에 위치한 액정은 상기 공통전극(61c)과 화소전극(66b) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다.In this case, the liquid crystal positioned between the common electrode 61c and the pixel electrode 66b is arranged in the same direction by a transverse electric field distributed between the common electrode 61c and the pixel electrode 66b to form one domain. In the transverse electric field system, a plurality of multi-domains can be configured in a single pixel area, thereby making it possible to manufacture a liquid crystal display having a wider viewing angle.

공통전극(61c)과 화소전극(66b)이 지그재그(zigzag) 형태로 형성되므로 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향 방향을 다양하게 할 수 있는 멀티 도메인을 유도할 수 있다.Since the common electrode 61c and the pixel electrode 66b are formed in a zigzag shape, all of the liquid crystals positioned in one pixel may be aligned in various directions without being aligned in one direction. It is possible to derive a multi-domain capable of varying the orientation direction of the liquid crystal.

상기에서 도면에는 도시되어 있지 않지만, 공통배선(61b)은 화소영역을 가로지르도록 형성되지 않고, 게이트라인(61)과 인접하게 화소영역의 외곽에 배치될 수도 있고, 이때 공통전극(61c)과 화소전극(66b)은 공통배선(61b)을 중심으로 대칭으로 형성되지 않고, 서로 평행하게 한 화소영역에서 지그재그 형상으로 여러번 꺽여 형성될 수 있다.Although not shown in the drawings, the common line 61b may not be formed to cross the pixel region, and may be disposed outside the pixel region adjacent to the gate line 61. The pixel electrode 66b is not formed symmetrically with respect to the common wiring 61b, but may be formed by bending several times in a zigzag shape in a pixel area parallel to each other.

한편, 상기와 같은 구성을 갖는 종래 횡전계 방식의 액정표시장치는 도 4와 도 5b에 도시된 바와 같이 액정 주입구(56)를 통해서 이온 불순물들이 액티브라인내부에 유입되어 축적될 때, 금속과 투명도전성 물질(ITO) 즉, 공통배선(61c)과 화소전극(66b)간에 워크 펑션(Work Function)의 차이로 +/- 프fp임간에 DC가 상대적으로 크게 발생하게 된다.On the other hand, in the conventional transverse electric field type liquid crystal display having the above configuration, as shown in FIGS. 4 and 5B, when ionic impurities flow into the active line and accumulate through the liquid crystal injection hole 56, metal and transparency Due to the difference in the work function between the dielectric material ITO, that is, the common wiring 61c and the pixel electrode 66b, DC is generated relatively large between +/- frames.

DC 작용 수준은 동일 금속이나 동일 ITO를 적용하는 구조 대비 DC 레벨의 증가로 인해 이온 트랩 확률 및 수준이 증가한다.The level of DC action increases the ion trap probability and level due to the increase in the DC level relative to structures using the same metal or the same ITO.

특히, 마지막 도트(Dot)의 마지막 윈도우 즉, 블루 도트(Blue Dot)는 데이터라인이 위치해 있는 우측 윈도우 영역대비 실제 개구영역에서 트랩되는 이온들의 개수가 많기 때문에 내부 DC가 더 크게 걸리게 된다.In particular, since the last window of the last dot, that is, the blue dot, has a larger number of ions trapped in the actual opening area than the right window area in which the data line is located, the internal DC becomes larger.

이와 같이 트랩된 이온들에 의해 블루라인 빛샘 현상이 발생하게 되고, 이와 같은 현상은 이온들의 이동 속도가 느려지는(충방전 특성이 나쁜) 저온에서 더 심하게 발생한다.The trapped ions cause the blue line light leakage phenomenon, which occurs more severely at low temperatures where the movement speed of the ions is slow (bad charge / discharge characteristics).

좀더 자세하게 설명하면, 상기와 같이 마지막 도트영역은 액정패널 전체의 다른 영역과 다른 실효전압(Veff)을 가지게된다. 또한, 데이터 라인과 화소전극간에 작용하는 커플링(Coupling) 만큼 차이가 발생해서 액정패널내 다른 화소전극과 실효전압(Veff)이 달라지게 되어 휘도차가 발생한다.In more detail, as described above, the last dot region has an effective voltage Veff different from other regions of the entire liquid crystal panel. In addition, the difference occurs as much as the coupling (Coupling) acting between the data line and the pixel electrode, and the effective voltage (Veff) is different from the other pixel electrode in the liquid crystal panel, the luminance difference occurs.

특히, 횡전계 방식의 액정표시장치의 경우 화소영역내의 각 전극간(①,②,③,④)에 서로 다르게 이온들이 충전되어 실효전압(Veff)이 각 윈도우(window) 별로 차이가 날 수 있다.In particular, in the case of a transverse electric field type liquid crystal display device, ions are charged differently between the electrodes (①, ②, ③, ④) in the pixel area, and thus the effective voltage Veff may be different for each window. .

이러한 충전 레벨의 차이로 인해, 특히 마지막 4번째 윈도우('④')의 경우 패널의 다른 부위와 다르게 공통전극 우측에 아무런 신호 배선이 없기 때문에 충전되는 형태가 달라지게 된다.Due to such a difference in the charge level, in the case of the last fourth window ('④'), the charging form is changed because there is no signal wire on the right side of the common electrode unlike other parts of the panel.

결과적으로 액정패널의 다른 영역과 차이가 나며, 마지막 도트영역내에서도 마지막 윈도우는 또 다른 전기적 특성을 가지게 된다.As a result, it is different from other areas of the liquid crystal panel, and even in the last dot area, the last window has another electrical characteristic.

이 영역은 액정 주입구가 인접해 있기 때문에 불순물이 많이 존재하고, 결과적으로 커플링될 이온의 개수가 많기 때문에 특히 마지막 4번째 윈도우(④)에 이온들이 많이 트랩되어 DC가 발생된다.In this region, since the liquid crystal injection holes are adjacent, a large amount of impurities exist, and as a result, the number of ions to be coupled is large, so that a lot of ions are trapped in the last 4th window (4), thereby generating DC.

이러한 이유로 인해서 마지막 4번째 윈도우에서 축적된 DC의 영향으로 낮은 휘도영역에서 빛이 세는 현상이 나타나게 된다.For this reason, light is counted in the low luminance area due to the DC accumulated in the last 4 windows.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 마지막 도트인 블루 라인에서의 빛샘 현상을 방지하기에 알맞은 횡전계 방식의 액정표시장치를 제공하는데 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a transverse electric field type liquid crystal display device suitable for preventing the light leakage phenomenon in the blue line, the last dot.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도1 is an exploded perspective view showing a part of a typical TN liquid crystal display device

도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도Figure 2 is a schematic cross-sectional view showing a liquid crystal display device of a typical transverse electric field (IPS)

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 배향방향 모습을 나타내는 도면3A to 3B are views illustrating an alignment direction of liquid crystal when voltage on / off is performed in IPS mode.

도 4는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도4 is a plan view of a liquid crystal display device of a transverse electric field method (IPS) according to the prior art;

도 5a는 도 4의 'A'영역의 종래 기술에 따른 IPS의 액정표시장치의 확대 평면도5A is an enlarged plan view of a liquid crystal display of an IPS according to the related art in the region 'A' of FIG. 4.

도 5b는 도 5a의 Ⅰ-Ⅰ'라인에 따른 종래의 IPS의 액정표시장치의 구조 단면도FIG. 5B is a structural cross-sectional view of a conventional IPS liquid crystal display device taken along line II ′ of FIG. 5A.

도 6은 본 발명의 실시예에 따른 IPS의 액정표시장치의 평면도6 is a plan view of an LCD of an IPS according to an exemplary embodiment of the present invention.

도 7a는 도 6의 'B'영역의 본 발명의 실시예에 따른 IPS의 액정표시장치의 확대 평면도FIG. 7A is an enlarged plan view of an LCD of an IPS according to an exemplary embodiment of the present invention in the region 'B' of FIG. 6.

도 7b는 도 7a의 Ⅱ-Ⅱ'라인에 따른 본 발명의 실시예에 따른 IPS의 액정표시장치의 구조 단면도FIG. 7B is a structural cross-sectional view of an IPS liquid crystal display according to an exemplary embodiment of the present invention taken along line II-II ′ of FIG. 7A.

도 8은 더미 데이터라인과 n-1번째 데이터라인이 쇼트된 구조단면도8 is a structural cross-sectional view of a dummy data line and an n-1 th data line shorted;

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

70 : 씨일재 71 : 액정주입구70: seal material 71: liquid crystal inlet

80 : 상부기판 81 : 블랙매트릭스80: upper substrate 81: black matrix

82 : 칼라필터층 83 : 오버코트층82: color filter layer 83: overcoat layer

90 : 하부기판 91 : 게이트라인90: lower substrate 91: gate line

91a : 게이트전극 91b : 공통배선91a: gate electrode 91b: common wiring

91c : 공통전극 91d : 더미 공통전극91c: common electrode 91d: dummy common electrode

92 : 게이트절연막 93 : 액티브층92 gate insulating film 93 active layer

94a : 데이터라인 94b : 더미 데이터라인94a: data line 94b: dummy data line

94c : 소오스전극 95 : 보호막94c: source electrode 95: protective film

96 : 화소전극 96a : 드레인전극96: pixel electrode 96a: drain electrode

96b : 스토리지전극 96c : 쇼팅바96b: storage electrode 96c: shorting bar

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식의 액정표시장치는 액티브영역과 더미영역 및 패드영역이 정의된 액정패널과; 교차 배치되어 화소영역을 정의하는 복수개(n개)의 게이트 라인 및 데이터 라인; 상기 화소영역 상에 형성된 화소전극 및 공통전극; 상기 더미영역에 상기 데이터라인과 평행하게 배열되며, 상기 패드영역에서 n-1번째 데이터라인과 쇼트된 더미 데이터라인을 포함하여 구성됨을 특징으로 한다.In accordance with one aspect of the present invention, there is provided a liquid crystal display device having a transverse electric field type; A plurality of (n) gate lines and data lines intersecting to define a pixel area; A pixel electrode and a common electrode formed on the pixel area; And a dummy data line arranged in the dummy area in parallel with the data line and shorted with an n-1 th data line in the pad area.

상기 액티브영역에는 상기 게이트라인과 데이터라인의 교차 부위에 형성된박막 트랜지스터와; 상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 공통배선과; 상기 공통배선과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 공통전극과; 상기 박막 트랜지스터에 연결되면서 상기 복수개의 공통전극 사이에 일정 간격을 갖고 상기 데이터라인과 동일한 방향으로 형성된 화소전극을 포함하여 구성됨을 특징으로 한다.A thin film transistor formed at an intersection of the gate line and the data line in the active region; A common wiring formed on the same layer as the gate line and arranged in parallel with the gate line; A plurality of common electrodes connected to the common wiring and formed at predetermined intervals in the pixel area; And a pixel electrode connected to the thin film transistor and having a predetermined distance between the plurality of common electrodes and formed in the same direction as the data line.

상기 패드영역에는 하부기판 상에 형성된 게이트절연막과, 상기 게이트절연막상에 일정 간격을 갖고 형성된 복수개(n개)의 데이터라인과 상기 더미 데이터라인, 상기 데이터라인과 상기 더미 데이터라인을 포함한 상기 하부기판 상부에 형성된 보호막과, 상기 n-1번째 데이터라인과 상기 더미 데이터라인 상부에 각각 형성된 콘택홀과, 상기 콘택홀 및 상기 n-1번째 데이터라인과 상기 더미 데이터라인 사이의 상기 보호막 상에 형성된 쇼팅바를 포함한다.The pad region may include a gate insulating layer formed on the lower substrate, and a plurality of (n) data lines, the dummy data lines, the data lines, and the dummy data lines formed at predetermined intervals on the gate insulating layer. A short circuit formed on the passivation layer formed on the passivation layer, the contact hole formed on the n-1th data line and the dummy data line, and the contact hole and the passivation layer between the n-1th data line and the dummy data line. Includes a bar.

상기 더미영역에는 상기 액티브영역의 구성요소와 동일하게 구성된 더미 박막트랜지스터와, 더미 공통배선, 더미 공통전극과 더미 화소전극이 구비되어 있다.The dummy region includes a dummy thin film transistor, a dummy common wiring, a dummy common electrode, and a dummy pixel electrode configured in the same way as the active region.

상기 화소전극 및 공통전극은 지그재그 형태로 형성된다.The pixel electrode and the common electrode are formed in a zigzag shape.

상기 데이터라인은 지그재그 형태로 형성된다.The data line is formed in a zigzag shape.

상기 화소전극은 전단 게이트라인의 상부까지 연장 형성됨을 특징으로 한다.The pixel electrode extends to an upper portion of a front gate line.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명하면 다음과 같다.Hereinafter, a transverse electric field type liquid crystal display device according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도 6은 본 발명의 실시예에 따른 IPS의 액정표시장치의 평면도이고, 도 7a는 도 6의 'B'영역의 본 발명의 실시예에 따른 IPS의 액정표시장치의 확대 평면도이며, 도 7b는 도 7a의 Ⅱ-Ⅱ'라인에 따른 본 발명의 실시예에 따른 IPS의 액정표시장치의 구조 단면도이다.6 is a plan view of a liquid crystal display of the IPS according to an embodiment of the present invention, FIG. 7A is an enlarged plan view of a liquid crystal display of the IPS according to an embodiment of the present invention in the region 'B' of FIG. 7A is a cross-sectional view of a liquid crystal display device of an IPS according to an embodiment of the present invention along the line II-II 'of FIG. 7A.

그리고 도 8은 더미 데이터라인과 n-1번째 데이터라인이 쇼트된 구조단면도이다.8 is a structural cross-sectional view of a dummy data line and an n−1 th data line shorted.

본 발명은 마지막 도트영역의 우측의 더미영역에 더미 데이터라인을 구성하고, 마지막 데이터라인과 더미 데이터라인에 서로 반대 극성을 갖는 신호를 인가시키기 위해서 패드영역에서 더미 데이터라인과 n-1번째 데이터라인을 쇼트시켜 구성하는 것에 특징이 있는 것이다.The present invention configures a dummy data line in a dummy area on the right side of the last dot area, and applies a dummy data line and an n-1th data line in a pad area to apply signals having opposite polarities to the last data line and the dummy data line. It is characterized by shorting the configuration.

상기 더미영역에는 액티브영역의 화소영역과 동일한 구성요소가 구비되어 있다.The dummy region is provided with the same components as the pixel region of the active region.

이하, 본 발명의 일실시예에 따른 횡전계 방식의 액정표시장치는 도 6과 도 7a 및 도 7b에 도시한 바와 같이, 투명한 하부기판(90)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(91)이 배열되고, 상기 게이트 라인(91)에 수직한 방향으로 일정한 간격을 갖고 복수개(n개)의 데이터 라인(94a)이 배열된다.Hereinafter, the liquid crystal display of the transverse electric field method according to an embodiment of the present invention has a predetermined interval to define a pixel region on the transparent lower substrate 90 as shown in FIGS. 6 and 7A and 7B. A plurality of gate lines 91 are arranged in one direction, and a plurality (n) of data lines 94a are arranged at regular intervals in a direction perpendicular to the gate line 91.

이때 데이터라인(94a)은 한 화소영역의 길이방향으로 적어도 한번 꺽이는 지그재그 형상을 한다. 도 8a에는 한번 꺽인예를 도시했으나, 그 이상 여러번 꺽일 수도 있다. 또한 데이터라인(94a)이 지그재그 형상을 하지 않을 수도 있다.In this case, the data line 94a has a zigzag shape that is bent at least once in the longitudinal direction of one pixel area. Although Fig. 8A shows an example of bending once, it may be broken several times more. In addition, the data line 94a may not have a zigzag shape.

또한 도 6에 도시한 바와 같이 액정 주입구(71)에 인접한 마지막 데이터라인(94a) 외에 마지막 도트(Dot)(블루 도트(Blue Dot))의 마지막 윈도우 부분에는 더미 데이터라인(94b)을 더 배치한다.In addition to the last data line 94a adjacent to the liquid crystal injection hole 71 as shown in FIG. 6, a dummy data line 94b is further disposed in the last window portion of the last dot (blue dot). .

즉, 액정 주입구(71)에 인접한 액티브라인 외부의 더미영역에 더미 데이터라인(94b)을 배치한다.That is, the dummy data line 94b is disposed in the dummy area outside the active line adjacent to the liquid crystal injection hole 71.

이때 더미 데이터라인(94b)도 액티브라인에 형성된 데이터라인(94a)과 같이 지그재그 형상을 이룰수도 있고, 지그재그 형상을 하지 않을 수도 있다.In this case, the dummy data line 94b may also have a zigzag shape or may not have a zigzag shape like the data line 94a formed on the active line.

그리고 상기 게이트 라인(91)과 데이터 라인(94a)이 교차되어 화소영역을 정의하게 되고, 각 교차영역에 박막 트랜지스터(T)가 형성된다.The gate line 91 and the data line 94a intersect to define a pixel region, and a thin film transistor T is formed in each cross region.

여기서 상기 박막 트랜지스터(T)는 상기 게이트 라인(91)으로부터 돌출되어 형성되는 게이트 전극(91a)과, 전면에 형성된 게이트 절연막(92)과, 상기 게이트 전극(91a) 상측의 게이트 절연막(92)위에 형성되는 액티브층(93)과, 상기 데이터 라인(94a)으로부터 돌출되어 형성되는 소오스 전극(94c)과, 상기 소오스 전극(94c)과 일정한 간격을 갖고 형성되며 차후에 형성될 화소전극(96)과 일체형으로 형성된 드레인 전극(96a)으로 구성된다.The thin film transistor T may be formed on the gate electrode 91a protruding from the gate line 91, the gate insulating layer 92 formed on the front surface, and the gate insulating layer 92 on the gate electrode 91a. The active layer 93 formed thereon, the source electrode 94c protruding from the data line 94a, and the pixel electrode 96 formed at regular intervals from the source electrode 94c are formed integrally therewith. It consists of the drain electrode 96a formed in the figure.

또한 상기 게이트라인(91)과 동일층에 공통배선,공통전극(91b, 91c)이 형성되는데, 이때 공통배선(91b)은 게이트라인(91)과 평행하게 화소영역을 가로지르도록 형성되고, 공통전극(91c)은 데이터라인(94a)과 평행하게 지그재그 형태로 한 화소영역에 복수개가 형성되어 있다.In addition, common wiring and common electrodes 91b and 91c are formed on the same layer as the gate line 91, where the common wiring 91b is formed to cross the pixel region in parallel with the gate line 91. A plurality of electrodes 91c are formed in a zigzag pixel region in parallel with the data line 94a.

이때 공통전극(91c)은 공통배선(91b)을 기준으로 상하 대칭적으로 배열되며, 서로 연결되어 있다.At this time, the common electrodes 91c are arranged up and down symmetrically with respect to the common wiring 91b and are connected to each other.

상기 공통배선(91b)은 게이트라인(91)에 오버랩되어 형성되어 스토리지 용량을 형성할 수도 있다.The common wiring 91b may be formed to overlap the gate line 91 to form a storage capacity.

그리고 상기 데이터라인(94a)을 포함한 하부기판(90) 전면에 보호막(95)이 형성되어 있다.The passivation layer 95 is formed on the entire lower substrate 90 including the data line 94a.

그리고 상기 게이트 라인(91)과 데이터 라인(94a)이 교차하여 정의되는 화소영역에는 상기 공통전극(91c)과 평행하게 지그재그 형태를 갖고, 일정 간격으로 공통전극(91c)들 사이에 화소전극(96)이 배열되어 있다.The pixel region defined by the intersection of the gate line 91 and the data line 94a has a zigzag shape parallel to the common electrode 91c, and the pixel electrode 96 between the common electrodes 91c at regular intervals. ) Is arranged.

또한 상기 화소전극(96)은 콘택홀을 통해 박막트랜지스터(T)의 드레인전극과 연결된다.In addition, the pixel electrode 96 is connected to the drain electrode of the thin film transistor T through a contact hole.

그리고 화소전극(96)은 전단 게이트 라인 상부까지 연장되어 스토리지 전극을 이룬다.The pixel electrode 96 extends to an upper end of the front gate line to form a storage electrode.

이때 스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 커먼(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조(미도시)로 구성할 수도 있다.In this case, the storage structure may be configured as a hybrid storage structure (not shown) applying both a storage on gate and a storage on common.

한편, 상기 구성을 갖는 횡전계 방식의 액정표시장치는 도 6과 도 7b에 도시된 바와 같이 더미 데이터라인(94b)을 구성함으로써 다음과 같은 효과가 발생한다.On the other hand, in the transverse electric field type liquid crystal display having the above configuration, as shown in FIGS. 6 and 7B, the dummy data line 94b produces the following effects.

즉, 액정 주입구(71)를 통해서 이온 불순물들이 액티브라인 내부의 액티브영역에 유입되어 축적되는데, 이때 더미 데이터라인(94b)에 DC 전압을 인가하면, 더미 데이터라인(94b)과 최외각 공통전극(91c) 및 더미 공통전극(91d)의 사이에는 포지티브 포텐셜(Positive Potential) 우물이 형성되어 '-'이온 불순물이 축적된다.That is, ion impurities flow into the active region inside the active line through the liquid crystal injection hole 71 and accumulate. When a DC voltage is applied to the dummy data line 94b, the dummy data line 94b and the outermost common electrode ( A positive potential well is formed between 91c and the dummy common electrode 91d to accumulate '-' ion impurities.

그리고 어느정도 '-' 이온 불순물들이 포텐셜 우물에 갇히게 되면, '-'이온들간에 반발력이 생겨서 액티브영역 외부의 '-'이온 불순물들은 액티브영역내부로 유입될 확률이 감소하게 된다.When the '-' ion impurities are trapped in the potential well to some extent, a repulsion force is generated between the '-' ions, thereby reducing the probability of introducing '-' ion impurities outside the active region into the active region.

또한 실제 구동시에도 '-'이온들은 더미 데이터라인(94b)에 형성된 포텐셜 영역으로 끌려가게 되어 실제 개구된 영역에 트랩되는 이온의 개수를 줄여주게 되어 블루라인 빛샘을 개선할 수 있다.In addition, during actual driving, '-' ions are attracted to the potential region formed in the dummy data line 94b, thereby reducing the number of ions trapped in the actually opened region, thereby improving the blue line light leakage.

이때, 화소전극(96)과 공통전극(91c)은 그 거리가 대략 10㎛이상인데, 더미 데이터라인(94b)과 최외각 공통전극(91c) 및 더미 데이터라인(94b)과 더미 공통전극(91d)은 그 거리가 대략 2~3㎛이므로, 더미 데이터라인(94b)과 최외각 공통전극(91c)(또는 더미 공통전극(91d)) 즉, 비개구영역에 전계가 더 강하게 걸리기 때문에 개구영역 대비 더 많은 수의 '-'이온 불순물들이 포텐셜 우물에 트랩되게 되어 종래에 비해 상대적으로 빛샘 수준이 양호하다.In this case, the distance between the pixel electrode 96 and the common electrode 91c is about 10 μm or more, and the dummy data line 94b, the outermost common electrode 91c, the dummy data line 94b, and the dummy common electrode 91d. Since the distance is approximately 2 to 3 μm, the electric field is more strongly applied to the dummy data line 94b and the outermost common electrode 91c (or the dummy common electrode 91d), that is, the non-opening region, compared to the opening area. Larger numbers of '-' ions are trapped in the potential wells, resulting in better light leakage levels than in the prior art.

상기와 같이 더미 데이터라인(94b)을 액티브라인 외부의 액정주입구(71)에 인접한 영역에 형성함으로써, 액정주입구를 통해서 들어온 '-'이온 불순물들이 액티브영역 내로 이동하지 못하도록 할 수 있다.As described above, the dummy data line 94b may be formed in a region adjacent to the liquid crystal inlet 71 outside the active line, thereby preventing '-' ion impurities introduced through the liquid crystal inlet from moving into the active region.

또한, 마지막 도트영역의 데이터 라인을 n번째 데이터라인이라고 정의할 경우, 도 6과 도 7a, 도 8에 도시한 바와 같이 더미 데이터라인(94a)과 n-1번째 데이터라인(94a(n-1))을 패드영역('C')에서 쇼트시켜서, 동시에 동일극성의 신호를 인가한다.In addition, when the data line of the last dot region is defined as the nth data line, as shown in FIGS. 6, 7A, and 8, the dummy data line 94a and the n-1th data line 94a (n-1). ) Is shorted in the pad area 'C', and signals of the same polarity are simultaneously applied.

구성을 좀 더 자세하게 설명하면, 패드영역의 하부기판(90) 상부에 게이트절연막(92)이 형성되어 있고, 상기 게이트절연막(92)상에 일정간격을 갖는 n-1번째데이터라인(94a(n-1))과 더미 데이터라인(94b)이 형성되어 있고, 상기 n-1번째 데이터라인(94a(n-1))과 더미 데이터라인(94b)을 포함한 상부에 보호막(95)이 형성되어 있고, n-1번째 데이터라인(94a(n-1))과 더미 데이터라인(94b) 상부에 각각 콘택홀이 형성되어 있으며, 상기 콘택홀을 통해 n-1번째 데이터라인(94a(n-1))과 더미 데이터라인(94b)이 쇼팅되도록 상기 보호막(95)상에 쇼팅바(96c)가 형성되어 있다.In more detail, the gate insulating film 92 is formed on the lower substrate 90 of the pad region, and the n-th data line 94a (n) has a predetermined interval on the gate insulating film 92. -1)) and a dummy data line 94b, and a passivation layer 95 is formed on the n-th data line 94a (n-1) and the dummy data line 94b. and contact holes are formed on the n-1 th data line 94a (n-1) and the dummy data line 94b, respectively, and the n-1 th data line 94a (n-1) through the contact hole. ) And a shorting bar 96c are formed on the passivation layer 95 so that the dummy data line 94b is shorted.

이때 쇼팅바(96c)는 화소전극(96) 형성물질과 동일한 투명도전막으로 형성되거나, 금속막으로 형성되어 있다.In this case, the shorting bar 96c is formed of the same transparent conductive film as the material of the pixel electrode 96 or is formed of a metal film.

상기와 같이 n-1번째 데이터라인(94a(n-1))과 더미 데이터라인(94b)을 쇼트시키면, 더미 데이터라인(94b)에는 n번째 데이터라인(94a(n))과 반대 극성의 신호가 인가되기 때문에 액정패널 전체적으로 동일한 극성 분포를 가지게 된다.(도트 인버전으로 구동하는 경우:+ - + - + - +)As described above, when the n-th data line 94a (n-1) and the dummy data line 94b are shorted, the dummy data line 94b has a signal having a polarity opposite to that of the n-th data line 94a (n). Since is applied, the entire liquid crystal panel has the same polarity distribution (when driving in dot inversion: +-+-+-+)

또한, 마지막 도트영역 우측에 더미 데이터라인(94b)을 배치시키고 반대 극성의 신호를 인가시키면, 그 주변영역에서 동일한 커플링 영향 및 동일한 이온 차아징 특성을 갖게 되어 마지막 도트영역에 잔류 DC가 발생하는 것을 방지할 수 있다.In addition, when the dummy data line 94b is disposed on the right side of the last dot region and a signal having the opposite polarity is applied, the peripheral region has the same coupling effect and the same ion charging characteristic, so that residual DC is generated in the last dot region. Can be prevented.

만약 더미 데이터라인(94b)을 n번째 데이터라인(94a(n))과 쇼트시킨다면, 극성이 n번째 데이터라인(94a(n))과 동일하기 때문에 액정패널을 전체적으로 봤을 때 마지막 라인만 눈에 띄게 다르게 인식된다.If the dummy data line 94b is shorted with the nth data line 94a (n), since the polarity is the same as the nth data line 94a (n), only the last line is conspicuous when the LCD panel is viewed as a whole. It is perceived differently.

그리고 상술한 바와 같이 도 7a, 7b에 도시한 바와 같이 더미영역에도 액티브영역과 동일한 구성들 즉, 더미 박막트랜지스터, 더미 제 1, 제 2 공통전극, 더미 화소전극을 동일하게 배치하므로써, 더미 데이터라인(94b)과 더미 공통전극(91d)간에 강하게 작용하는 전계의 영향으로 이온들의 이동 역시 큰 장벽을 만나게 되어, 액티브영역내로 이동하는 것이 어렵게 된다.As described above, as shown in FIGS. 7A and 7B, the dummy data line is arranged in the dummy region by the same arrangement as the active region, that is, the dummy thin film transistor, the dummy first and second common electrodes, and the dummy pixel electrode. Due to the strong electric field between 94b and the dummy common electrode 91d, the movement of ions also encounters a large barrier, making it difficult to move into the active region.

결과적으로 더미 데이터라인(94b)에 별도의 회로 추가/수정 없이 n번째 데이터라인(94a(n))과 반대 극성의 신호를 인가해 주므로써, 액정패널 전체에 균일한 커플링 특성과 이온의 차폐창 역할을 동시에 수행하여, 특정 영역에 이온이 많이 트랩되어 잔류 DC로 작용하는 것을 방지할 수 있게 된다.As a result, a signal having a polarity opposite to the n th data line 94a (n) is applied to the dummy data line 94b without additional circuitry, and thus uniform coupling characteristics and ion shielding are applied to the entire liquid crystal panel. By simultaneously acting as a window, it is possible to prevent a lot of ions trapped in a specific region to act as a residual DC.

추가로, 상기 공통배선(91b)은 도면에는 도시되지 않았지만 화소영역을 가로지르도록 형성되지 않고, 게이트라인(91)과 인접하게 화소영역의 외곽에 배치될 수도 있다.In addition, although not shown in the drawing, the common line 91b may not be formed to cross the pixel region, and may be disposed outside the pixel region adjacent to the gate line 91.

이때 공통전극(91c)과 화소전극(96)은 공통배선(91b)을 중심으로 대칭으로 형성되는 것이 아니고, 서로 평행하게 한 화소영역에서 지그재그 형상으로 한번 이상 꺽여 형성된다.In this case, the common electrode 91c and the pixel electrode 96 are not formed symmetrically with respect to the common wiring 91b, but are bent at least once in a zigzag shape in the pixel areas parallel to each other.

상기 게이트 라인(91)과 공통배선,공통전극(91b, 91c)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 또는 텅스텐(W)의 금속으로 형성되고, 상기 게이트 절연막(92)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 형성된다.The gate line 91 and the common wiring, the common electrodes 91b and 91c are formed of a metal of aluminum (Al), chromium (Cr), molybdenum (Mo), or tungsten (W), and the gate insulating layer 92 Is formed of a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ).

상기 보호막(95)은 상기 액티브층(93)을 외부의 습기나 이물질로부터 보호하기 위한 목적으로 형성하는 것으로, 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 어느 하나로 형성된다.The protective layer 95 is formed to protect the active layer 93 from external moisture or foreign matter, and is formed of any one of acryl, polyimide, Benzo cyclobutene (BCB), oxide film, and nitride film.

그리고 도면에는 도시되지 않았지만, 상기 화소전극(96) 및 공통배선,공통전극(91b,91c)을 포함한 하부기판(90)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막이 더 형성된다.Although not shown in the drawing, an alignment layer made of polyimide or photo-alignment material is further formed on the entire surface of the lower substrate 90 including the pixel electrode 96 and the common wiring and common electrodes 91b and 91c. .

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다.Here, the alignment layer made of polyimide is determined by mechanical rubbing, and the photoreactive material made of polyvinylcinnamate based material or polysiloxane based material is oriented by irradiation with light such as ultraviolet rays. This is determined.

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.At this time, the orientation direction is determined by the irradiation direction of the light or the property of the irradiated light, that is, the polarization direction.

그리고 상부기판(80)에는 블랙매트릭스(81)와 칼라필터층(82)과 오버코트층(83)이 구성되어 있고, 도 6에 도시된 바와 같이 상기 하부기판(90)과 상부기판(80)을 합착하기 위한 씨일재(70)가 하부기판(90) 또는 상부기판(80)에 형성되어 있다.The upper substrate 80 includes a black matrix 81, a color filter layer 82, and an overcoat layer 83. The lower substrate 90 and the upper substrate 80 are bonded together as shown in FIG. 6. Seal material 70 is formed on the lower substrate 90 or the upper substrate 80.

상기 오버코트층(83)은 형성하지 않을 수도 있다.The overcoat layer 83 may not be formed.

상기 공통전극(91c)과 화소전극(96) 사이에 위치한 액정은 상기 공통전극(91c)과 화소전극(96) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 상기와 같은 구성에 의해서 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다.The liquid crystal located between the common electrode 91c and the pixel electrode 96 is arranged in the same direction by a transverse electric field distributed between the common electrode 91c and the pixel electrode 96 to form one domain. With the same configuration, in the transverse electric field system, a plurality of multi-domains can be configured in a single pixel area, thereby making it possible to manufacture a liquid crystal display device having a wider viewing angle.

즉, 상기에서 공통전극(91c)과 화소전극(96)이 지그재그(zigzag) 형태로 형성되므로 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향 방향을 다양하게 할 수 있는 멀티 도메인을 유도할 수 있다.That is, since the common electrode 91c and the pixel electrode 96 are formed in a zigzag form, all of the liquid crystals positioned in one pixel may be aligned in various directions instead of corresponding one directions. It is possible to derive a multi-domain capable of varying the orientation direction of the liquid crystal oriented in the pixel.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 횡전계 방식의 액정표시장치는 다음과 같은 효과가 있다.The transverse electric field type liquid crystal display device of the present invention as described above has the following effects.

더미 데이터라인을 구비하고, n-1번째 데이터라인과 더미 데이터라인을 쇼트시켜서 n번째 데이터라인과 더미 데이터라인에 반대 극성의 신호를 인가시키면, 마지막 도트(Dot)인 블루 라인에서의 빛샘 현상을 효과적으로 개선할 수 있다.When the dummy data line is provided and the n-1 th data line and the dummy data line are shorted to apply a signal of opposite polarity to the n th data line and the dummy data line, light leakage from the blue line, which is the last dot, is generated. It can be improved effectively.

이에 따라서, IPS의 액정표시장치의 품질을 향상시킬 수 있다.Accordingly, the quality of the liquid crystal display device of the IPS can be improved.

Claims (7)

액티브영역과 더미영역 및 패드영역이 정의된 액정패널과;A liquid crystal panel in which an active region, a dummy region and a pad region are defined; 교차 배치되어 화소영역을 정의하는 복수개(n개)의 게이트 라인 및 데이터 라인;A plurality of (n) gate lines and data lines intersecting to define a pixel area; 상기 화소영역 상에 형성된 화소전극 및 공통전극;A pixel electrode and a common electrode formed on the pixel area; 상기 더미영역에 상기 데이터라인과 평행하게 배열되며, 상기 패드영역에서 n-1번째 데이터라인과 쇼트된 더미 데이터라인을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And a dummy data line arranged in the dummy area in parallel with the data line and shorted with an n-1th data line in the pad area. 제 1 항에 있어서,The method of claim 1, 상기 액티브영역에는 상기 게이트라인과 데이터라인의 교차 부위에 형성된 박막 트랜지스터와;A thin film transistor formed at an intersection of the gate line and the data line in the active region; 상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 공통배선과;A common wiring formed on the same layer as the gate line and arranged in parallel with the gate line; 상기 공통배선과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 공통전극과;A plurality of common electrodes connected to the common wiring and formed at predetermined intervals in the pixel area; 상기 박막 트랜지스터에 연결되면서 상기 복수개의 공통전극 사이에 일정 간격을 갖고 상기 데이터라인과 동일한 방향으로 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And a pixel electrode connected to the thin film transistor and having a predetermined interval between the plurality of common electrodes and formed in the same direction as the data line. 제 1 항에 있어서,The method of claim 1, 상기 패드영역에는 하부기판 상에 형성된 게이트절연막과,A gate insulating film formed on the lower substrate; 상기 게이트절연막상에 일정 간격을 갖고 형성된 복수개(n개)의 데이터라인과 상기 더미 데이터라인,A plurality of (n) data lines and the dummy data lines formed on the gate insulating layer at predetermined intervals; 상기 데이터라인과 상기 더미 데이터라인을 포함한 상기 하부기판 상부에 형성된 보호막과,A passivation layer formed on the lower substrate including the data line and the dummy data line; 상기 n-1번째 데이터라인과 상기 더미 데이터라인 상부에 각각 형성된 콘택홀과,Contact holes respectively formed on the n−1 th data line and the dummy data line; 상기 콘택홀 및 상기 n-1번째 데이터라인과 상기 더미 데이터라인 사이의 상기 보호막 상에 형성된 쇼팅바를 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And a shorting bar formed on the passivation layer between the contact hole and the n-th data line and the dummy data line. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 더미영역에는 상기 액티브영역의 구성요소와 동일하게 구성된 더미 박막트랜지스터와, 더미 공통배선, 더미 공통전극과 더미 화소전극이 구비되어 있음을 특징으로 하는 횡전계 방식의 액정표시장치.And a dummy thin film transistor, a dummy common wiring, a dummy common electrode, and a dummy pixel electrode in the dummy region, the dummy thin film transistor having the same configuration as the active region. 제 2 항에 있어서,The method of claim 2, 상기 화소전극 및 공통전극은 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And the pixel electrode and the common electrode are formed in a zigzag form. 제 2 항에 있어서,The method of claim 2, 상기 데이터라인은 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And the data lines are zigzag-shaped. 제 2 항에 있어서,The method of claim 2, 상기 화소전극은 전단 게이트라인의 상부까지 연장 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And the pixel electrode extends to an upper portion of a front gate line.
KR1020020087872A 2002-08-17 2002-12-31 Liquid crystal display device of in-plane switching KR100720451B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020087872A KR100720451B1 (en) 2002-12-31 2002-12-31 Liquid crystal display device of in-plane switching
US10/441,066 US6970223B2 (en) 2002-08-17 2003-05-20 In-plane switching mode LCD device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087872A KR100720451B1 (en) 2002-12-31 2002-12-31 Liquid crystal display device of in-plane switching

Publications (2)

Publication Number Publication Date
KR20040061594A true KR20040061594A (en) 2004-07-07
KR100720451B1 KR100720451B1 (en) 2007-05-22

Family

ID=37353126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087872A KR100720451B1 (en) 2002-08-17 2002-12-31 Liquid crystal display device of in-plane switching

Country Status (1)

Country Link
KR (1) KR100720451B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811322B1 (en) * 2006-04-07 2008-03-07 비오이 하이디스 테크놀로지 주식회사 FFS mode liquid crystal display device
KR20110089493A (en) * 2010-02-01 2011-08-09 삼성전자주식회사 Display substrate and method of manufacturing the same
KR101281906B1 (en) * 2005-12-29 2013-07-03 엘지디스플레이 주식회사 2-dimension image and 3-dimension image display device and manufacturing for display device thereof
KR101330436B1 (en) * 2008-05-21 2013-11-15 엘지디스플레이 주식회사 Liquid crystal display device and manufacturing method thereof
US8648985B2 (en) 2009-03-31 2014-02-11 Samsung Display Co., Ltd. Liquid crystal display device
KR20170063009A (en) * 2015-11-30 2017-06-08 엘지디스플레이 주식회사 Liquid crystal display device
US9759940B2 (en) 2011-12-22 2017-09-12 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760946B1 (en) * 2002-08-17 2007-09-21 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching and method for fabricating the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281906B1 (en) * 2005-12-29 2013-07-03 엘지디스플레이 주식회사 2-dimension image and 3-dimension image display device and manufacturing for display device thereof
US8599322B2 (en) 2005-12-29 2013-12-03 Lg Display Co., Ltd. 2-dimensional and 3-dimensional image display device and method of manufacturing the same
KR100811322B1 (en) * 2006-04-07 2008-03-07 비오이 하이디스 테크놀로지 주식회사 FFS mode liquid crystal display device
KR101330436B1 (en) * 2008-05-21 2013-11-15 엘지디스플레이 주식회사 Liquid crystal display device and manufacturing method thereof
US8648985B2 (en) 2009-03-31 2014-02-11 Samsung Display Co., Ltd. Liquid crystal display device
KR20110089493A (en) * 2010-02-01 2011-08-09 삼성전자주식회사 Display substrate and method of manufacturing the same
US9759940B2 (en) 2011-12-22 2017-09-12 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9977274B2 (en) 2011-12-22 2018-05-22 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
US10718968B2 (en) 2011-12-22 2020-07-21 Lg Display Co., Ltd. Display device and method for manufacturing the same
US11237421B2 (en) 2011-12-22 2022-02-01 Lg Display Co., Ltd Display device
US11714309B2 (en) 2011-12-22 2023-08-01 Lg Display Co., Ltd. Display device
KR20170063009A (en) * 2015-11-30 2017-06-08 엘지디스플레이 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR100720451B1 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
KR100741890B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
JP2701698B2 (en) Liquid crystal display
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100688265B1 (en) Liquid crystal display
JP3099816B2 (en) Active matrix type liquid crystal display
KR100760940B1 (en) Liquid crystal display device and method for fabricating the same
US6734939B2 (en) Array substrate for liquid crystal display device
KR100875188B1 (en) Transverse electric field type liquid crystal display device and its manufacturing method
KR100720451B1 (en) Liquid crystal display device of in-plane switching
KR100617038B1 (en) Liquid Crystal Display Device
KR100577299B1 (en) Liquid Crystal Display Device
KR101085150B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100760946B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100943469B1 (en) Liquid crystal display device and method for fabricating the same
KR100949495B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20040056020A (en) Multi-domain Liquid Crystal Display Device And Fabricating The Same
KR100840680B1 (en) Inplane switching mode liquid crystal display device and method for fabricating the same
KR20050069105A (en) Liquid crystal display device and method for fabricating the same
KR20090056641A (en) In-plane switching liquid crystal display and method for fabricating the same
KR101232166B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR101023731B1 (en) Liquid Crystal Display Device
KR100853780B1 (en) Liquid crystal display device of in-plane switching
KR20040107288A (en) In-Plane Switching Mode Liquid Crystal Display device
KR20050050893A (en) Liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee