KR100760946B1 - Liquid crystal display device of in-plane switching and method for fabricating the same - Google Patents

Liquid crystal display device of in-plane switching and method for fabricating the same Download PDF

Info

Publication number
KR100760946B1
KR100760946B1 KR1020020048656A KR20020048656A KR100760946B1 KR 100760946 B1 KR100760946 B1 KR 100760946B1 KR 1020020048656 A KR1020020048656 A KR 1020020048656A KR 20020048656 A KR20020048656 A KR 20020048656A KR 100760946 B1 KR100760946 B1 KR 100760946B1
Authority
KR
South Korea
Prior art keywords
common electrode
liquid crystal
data line
pixel
electrode
Prior art date
Application number
KR1020020048656A
Other languages
Korean (ko)
Other versions
KR20040016470A (en
Inventor
이준호
이민직
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020048656A priority Critical patent/KR100760946B1/en
Priority to US10/441,066 priority patent/US6970223B2/en
Publication of KR20040016470A publication Critical patent/KR20040016470A/en
Application granted granted Critical
Publication of KR100760946B1 publication Critical patent/KR100760946B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133519Overcoatings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

마지막 도트인 블루 라인에서의 빛샘 현상을 방지하기에 알맞은 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 횡전계 방식의 액정표시장치는 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터 라인과; 상기 게이트라인과 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; 상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 제1공통전극과; 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 제2공통전극과; 액정주입구에 인접한 최외각의 상기 제2공통전극과 일정간격을 갖고 상기 데이터라인과 평행하게 배열된 더미 데이터라인과; 상기 박막 트랜지스터에 연결되면서 상기 복수개의 제2공통전극 사이에 일정 간격을 갖고 형성된 화소전극을 포함한다. To provide a transverse electric field type liquid crystal display device and a method of manufacturing the same, which is suitable for preventing light leakage from a blue line, which is the last dot, and a transverse electric field type liquid crystal display device for achieving the above object crosses a substrate. A plurality of gate lines and data lines arranged to define a pixel area; A thin film transistor formed at an intersection of the gate line and the data line; A first common electrode formed on the same layer as the gate line and arranged in parallel with the gate line; A plurality of second common electrodes connected to the first common electrodes and formed at predetermined intervals in the pixel region; A dummy data line arranged in parallel with the data line at a predetermined interval from the second common electrode of the outermost side adjacent to the liquid crystal inlet; And a pixel electrode connected to the thin film transistor and formed at a predetermined interval between the plurality of second common electrodes.

더미 데이터라인, 지그재그, 횡전계, 제1공통전극, 제2공통전극Dummy data line, zigzag, transverse electric field, first common electrode, second common electrode

Description

횡전계 방식의 액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}Transverse electric field type liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도1 is an exploded perspective view showing a part of a typical TN liquid crystal display device

도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도Figure 2 is a schematic cross-sectional view showing a liquid crystal display device of a typical transverse electric field (IPS)

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면 3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltage on / off is performed in IPS mode.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도 4A and 4B are perspective views showing the operation of the IPS mode LCD in the off and on states, respectively.

도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 5 is a plan view of a liquid crystal display device of a transverse electric field method (IPS) according to the prior art;

도 6a는 도 5의 'A'영역의 종래 기술에 따른 IPS의 액정표시장치의 확대 평면도6A is an enlarged plan view of a liquid crystal display of an IPS according to the related art in the region 'A' of FIG. 5.

도 6b는 도 6a의 Ⅰ-Ⅰ'라인에 따른 종래의 IPS의 액정표시장치의 구조 단면도 FIG. 6B is a structural cross-sectional view of a conventional IPS liquid crystal display device taken along line II ′ of FIG. 6A.

도 7은 본 발명의 실시예에 따른 IPS의 액정표시장치의 평면도 7 is a plan view of a liquid crystal display of IPS according to an embodiment of the present invention;

도 8a는 도 7의 'B'영역의 본 발명의 실시예에 따른 IPS의 액정표시장치의 확대 평면도 FIG. 8A is an enlarged plan view of a liquid crystal display of an IPS according to an exemplary embodiment of the present invention in region 'B' of FIG. 7;                 

도 8b는 도 8a의 Ⅱ-Ⅱ'라인에 따른 본 발명의 실시예에 따른 IPS의 액정표시장치의 구조 단면도 FIG. 8B is a cross-sectional view of a liquid crystal display of an IPS according to an embodiment of the present invention taken along line II-II ′ of FIG. 8A.

도 9a 내지 도 9c는 본 발명의 실시예에 따른 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도 9A to 9C are cross-sectional views illustrating a method of manufacturing a liquid crystal display of IPS according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

70 : 씨일재 71 : 액정주입구70: seal material 71: liquid crystal inlet

80 : 상부기판 81 : 블랙매트릭스80: upper substrate 81: black matrix

82 : 칼라필터층 83 : 오버코트층82: color filter layer 83: overcoat layer

90 : 하부기판 91 : 게이트라인90: lower substrate 91: gate line

91a : 게이트전극 91b : 제1공통전극91a: gate electrode 91b: first common electrode

91c : 제2공통전극 92 : 게이트절연막 91c: second common electrode 92: gate insulating film

93 : 액티브층 94a : 데이터라인 93: active layer 94a: data line

94b : 더미 데이터라인 94c : 소오스전극 94b: dummy data line 94c: source electrode

95 : 보호막 96 : 화소전극 95 protective film 96 pixel electrode

96a : 드레인전극 96b : 스토리지전극 96a: drain electrode 96b: storage electrode

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 저온에서 발생하는 마지막 도트(블루) 빛샘 현상을 개선하기에 적당한 횡전계 방식(In- Plane Switching : 이하, IPS라고 한다)의 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and in particular, a liquid crystal display of an in-plane switching (hereinafter referred to as IPS) suitable for improving the last dot (blue) light leakage phenomenon occurring at low temperature. Relates to a device.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms.In recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent display (VFD) have been developed. Various flat panel display devices have been studied, and some are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption, and mobile type such as monitor of notebook computer. In addition, it is being developed in various ways, such as a television for receiving and displaying broadcast signals, and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical advances have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.Therefore, in order to use a liquid crystal display device in various parts as a general screen display device, the key to development is how much high definition images such as high definition, high brightness, and large area can be realized while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공 간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.Such a liquid crystal display device may be classified into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes a first glass substrate and a second glass substrate bonded together with a space. And a liquid crystal layer injected between the first and second glass substrates.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.The first glass substrate (TFT array substrate) may include a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each gate line and data line, and a plurality of thin films that transmit signals of the data line to each pixel electrode by being switched by signals of the gate line The transistor is formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.The second glass substrate (color filter substrate) includes a black matrix layer for blocking light in portions other than the pixel region, an R, G, B color filter layer for expressing color colors, and a common electrode for implementing an image. Is formed. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by a sealing material having a predetermined space by a spacer and having a liquid crystal injection hole, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극 성질을 이용한다.On the other hand, the driving principle of the liquid crystal display device as described above uses the optical anisotropy and polarization properties of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal is thin and long in structure, the liquid crystal has a direction in the arrangement of molecules, and the liquid crystal may be artificially applied to control the direction of the molecular arrangement.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Such liquid crystals may be classified into positive liquid crystals having positive dielectric anisotropy and negative liquid crystals having negative dielectric anisotropy according to an electrical specific classification. The liquid crystal molecules arranged in parallel and having negative dielectric anisotropy are arranged perpendicularly to the direction in which the electric field is applied and the major axis of the liquid crystal molecules.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.1 is an exploded perspective view illustrating a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, the lower substrate 1 and the upper substrate 2 bonded to each other with a predetermined space, and the liquid crystal layer 3 injected between the lower substrate 1 and the upper substrate 2 are composed of. It is.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부 분에 박막 트랜지스터(T)가 형성되어 있다.More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals, and a pixel electrode 6 is formed in each pixel region P where the gate line 4 and the data line 5 intersect, and each gate line The thin film transistor T is formed at the portion where (4) and the data line 5 intersect.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 includes a black matrix layer 7 for blocking light in portions other than the pixel region P, an R, G, and B color filter layer 8 for expressing color colors, and an image. The common electrode 9 is formed to implement the.

여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.The thin film transistor T may include a gate electrode protruding from the gate line 4, a gate insulating film (not shown) formed on the front surface, an active layer formed on the gate insulating film above the gate electrode, and the data. And a source electrode protruding from the line 5 and a drain electrode to face the source electrode.

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다. The pixel electrode 6 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 3 positioned on the pixel electrode 6 is aligned by a signal applied from the thin film transistor T, and the liquid crystal layer 3 is aligned with the alignment degree of the liquid crystal layer 3. Accordingly, the image can be expressed by controlling the amount of light passing through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. As described above, the liquid crystal panel drives the liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode 9 of the upper substrate 2 serves as a ground to discharge static electricity. It is possible to prevent the destruction of the liquid crystal cell.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent.                         

따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다.Accordingly, in order to overcome the above disadvantages, a new technology, namely, a liquid crystal display device of IPS, has been proposed.

도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다.2 is a schematic cross-sectional view showing a liquid crystal display of a general IPS.

도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다. As shown in FIG. 2, the pixel electrode 12 and the common electrode 13 are formed on the lower substrate 11 on the same plane.

그리고 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.In addition, the liquid crystal layer 14 formed between the lower substrate 11 and the upper substrate 15 bonded to the lower substrate 11 may be disposed between the pixel electrode 12 and the common electrode 13 on the lower substrate 11. It works by electric field.

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltages are turned on and off in the IPS mode.

즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다.That is, FIG. 3A shows an off state in which no transverse electric field is applied to the pixel electrode 12 or the common electrode 13, so that the phase change of the liquid crystal layer 14 does not occur. For example, the pixel electrode 12 and the common electrode 13 are basically shifted by 45 ° in the horizontal direction.

도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.FIG. 3B is an on state in which a transverse electric field is applied to the pixel electrode 12 and the common electrode 13, and a phase shift of the liquid crystal layer 14 occurs, and is about 45 ° compared to the off state of FIG. 3A. It can be seen that the horizontal direction of the pixel electrode 12 and the common electrode 13 and the twist direction of the liquid crystal have a twist angle.

상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다. As described above, in the liquid crystal display of the IPS, both the pixel electrode 12 and the common electrode 13 exist on the same plane.

상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다. An advantage of the transverse electric field method is that a wide viewing angle is possible.                         

즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. That is, when the liquid crystal display device is viewed from the front, the liquid crystal display device may be visible in the about 70 ° direction in the up / down / left / right directions.

그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.In addition, there is an advantage that the manufacturing process is simpler and the color shift according to the viewing angle is smaller than that of the liquid crystal display device.

그러나, 공통전극(13)과 화소전극(12)이 동일 기판상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다. However, since the common electrode 13 and the pixel electrode 12 are present on the same substrate, there is a disadvantage in that transmittance and aperture ratio due to light are reduced.

또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.In addition, there is a disadvantage in that the response time due to the driving voltage must be improved and the cell gap is made uniform because the misalign margin of the cell gap is small.

즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.That is, the transverse electric field type liquid crystal display device has the advantages and disadvantages as described above can be selected according to the user's use.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.4A and 4B are perspective views showing the operation of the liquid crystal display of the IPS in the off state and the on state, respectively.

도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 횡전계 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.As shown in FIG. 4A, when no transverse electric field voltage is applied to the pixel electrode 12 or the common electrode 13, the alignment direction of the liquid crystal molecules 16 is the same as that of the initial alignment layer (not shown). Is arranged.

그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 횡전계 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.As shown in FIG. 4B, when the transverse electric field voltage is applied to the pixel electrode 12 and the common electrode 13, the alignment direction 16 of the liquid crystal molecules is arranged in the direction 17 to which the electric field is applied. Can be.

이하, 첨부된 도면을 참고하여 종래의 IPS의 액정표시장치에 대하여 설명하 기로 한다. Hereinafter, a liquid crystal display of a conventional IPS will be described with reference to the accompanying drawings.

도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 6a는 도 5의 'A'영역의 종래 기술에 따른 IPS의 액정표시장치의 확대 평면도이며, 도 6b는 도 6a의 Ⅰ-Ⅰ'라인에 따른 종래의 IPS의 액정표시장치의 구조 단면도이다. 5 is a plan view of a liquid crystal display device of a transverse electric field method (IPS) according to the prior art, Figure 6a is an enlarged plan view of a liquid crystal display device of the IPS according to the prior art in the area 'A' of Figure 5, Figure 6b Fig. 6A is a structural cross sectional view of a conventional IPS liquid crystal display device along the line II ′ of 6a.

종래의 IPS의 액정표시장치는 도 5와 도 6a 및 도 6b에 도시한 바와 같이, 투명한 하부기판(60)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(61)이 배열되고, 상기 게이트 라인(61)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(64)이 배열된다.As shown in FIGS. 5, 6A, and 6B, the liquid crystal display of the conventional IPS includes a plurality of gate lines 61 arranged in one direction at regular intervals to define pixel regions on the transparent lower substrate 60. The data lines 64 are arranged at regular intervals in a direction perpendicular to the gate line 61.

이때 데이터라인(64)은 한 화소영역의 길이에서 적어도 한번 꺽이는 지그재그 형상을 한다. In this case, the data line 64 has a zigzag shape that is bent at least once in the length of one pixel area.

그리고 상기 게이트 라인(61)과 데이터 라인(64)이 교차되어 정의된 각 화소영역에는 박막 트랜지스터(T)가 형성된다.A thin film transistor T is formed in each pixel region defined by the gate line 61 and the data line 64 crossing each other.

여기서 박막 트랜지스터(T)는 상기 게이트 라인(61)으로부터 돌출되어 형성되는 게이트 전극(61a)과, 전면에 형성된 게이트 절연막(62)과, 상기 게이트 전극(61a) 상측의 게이트 절연막(62)위에 형성되는 액티브층(63)과, 상기 데이터 라인(64)으로부터 돌출되어 형성되는 소오스 전극(64a)과 상기 소오스 전극(64a)과 일정한 간격을 갖고 형성되며 화소전극(66b)과 일체형으로 형성된 드레인 전극(66a)으로 구성된다.The thin film transistor T is formed on the gate electrode 61a protruding from the gate line 61, the gate insulating layer 62 formed on the front surface, and the gate insulating layer 62 on the gate electrode 61a. The active layer 63, the source electrode 64a protruding from the data line 64, and the drain electrode formed at a predetermined interval from the source electrode 64a and integrally formed with the pixel electrode 66b. 66a).

또한 상기 게이트라인(61)과 동일층상에 제1, 제2공통전극(61b, 61c)이 형성 되는데, 이때 제1공통전극(61b)은 게이트라인(61)과 평행하게 화소영역을 가로지르도록 형성되어 있고, 제2공통전극(61c)은 지그재그 형상을 하는 데이터라인(64)과 평행하게 지그재그형으로 한 화소영역에 복수개가 형성되어 있다. In addition, first and second common electrodes 61b and 61c are formed on the same layer as the gate line 61, wherein the first common electrode 61b crosses the pixel region in parallel with the gate line 61. A plurality of second common electrodes 61c are formed in a zigzag pixel region in parallel with the zigzag data lines 64.

이때 제2공통전극(61c)은 도 6a에서와 같이 제1공통전극(61b)을 기준으로 상하 대칭적으로 배열된다. At this time, the second common electrode 61c is arranged up and down symmetrically with respect to the first common electrode 61b as shown in FIG. 6A.

그리고 상기 데이터라인(64)을 포함한 하부기판(60) 전면에 보호막(65)이 형성되어 있다. A passivation layer 65 is formed on the entire lower substrate 60 including the data line 64.

그리고 상기 게이트 라인(61)과 데이터 라인(64)이 교차하여 정의되는 화소영역에는 상기 제2공통전극(61c)과 평행하며 일정 간격을 갖도록 제2공통전극(61c)들 사이에 지그재그 형태로 화소전극(66b)이 배열되어 있다. In the pixel region defined by the intersection of the gate line 61 and the data line 64, the pixels are arranged in a zigzag form between the second common electrodes 61c so as to be parallel to the second common electrodes 61c and have a predetermined interval. The electrodes 66b are arranged.

이때 화소전극(66b)도 상기 제1공통전극(61b)을 기준으로 상하 대칭적으로 배열된다. In this case, the pixel electrodes 66b are also arranged symmetrically with respect to the first common electrode 61b.

그리고 상기 화소전극(66b)은 콘택홀을 통해 박막트랜지스터의 드레인전극 역할을 한다. The pixel electrode 66b serves as a drain electrode of the thin film transistor through a contact hole.

이때, 상기 제2공통전극(61c)과 화소전극(66b) 사이에 위치한 액정은 상기 제2공통전극(61c)과 화소전극(66b) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다.In this case, the liquid crystal positioned between the second common electrode 61c and the pixel electrode 66b is arranged in the same direction by a transverse electric field distributed between the second common electrode 61c and the pixel electrode 66b. In the transverse electric field system, a plurality of multi-domains can be configured in a single pixel area, thereby making it possible to manufacture a liquid crystal display having a wider viewing angle.

제2공통전극(61c)과 화소전극(66b)이 지그재그(zigzag) 형태로 형성되므로 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향 방향을 다양하게 할 수 있는 멀티 도메인을 유도할 수 있다. Since the second common electrode 61c and the pixel electrode 66b are formed in a zigzag form, all of the liquid crystals positioned in one pixel can be aligned in various directions instead of in the corresponding one direction. It is possible to derive a multi-domain capable of varying the orientation direction of the liquid crystal to be oriented.

상기에서 도면에는 도시되어 있지 않지만, 제1공통전극(61b)은 화소영역을 가로지르도록 형성되지 않고, 게이트라인(61)과 인접하게 화소영역의 외곽에 배치될 수도 있고, 이때 제2공통전극(61c)과 화소전극(66b)은 제1공통전극(61b)을 중심으로 대칭으로 형성되지 않고, 서로 평행하게 한 화소영역에서 지그재그 형상으로 여러번 꺽여 형성될 수 있다. Although not shown in the drawings, the first common electrode 61b is not formed to cross the pixel region, but may be disposed outside the pixel region adjacent to the gate line 61, and at this time, the second common electrode The 61c and the pixel electrode 66b are not formed symmetrically with respect to the first common electrode 61b, but may be formed by bending several times in a zigzag shape in a pixel area parallel to each other.

한편, 상기와 같은 구성을 갖는 종래 횡전계 방식의 액정표시장치는 도 5와 도 6b에 도시된 바와 같이 액정 주입구(56)를 통해서 이온 불순물들이 액티브라인 내부에 유입되어 축적될 때, 금속과 투명도전성 물질(ITO) 즉, 제1, 제2공통전극(61a,61b)과 화소전극(66b)간에 워크 평션(Work Function)의 차이로 +/- 프래임간에 DC가 상대적으로 크게 발생하게 된다. Meanwhile, in the conventional transverse electric field type liquid crystal display having the above configuration, as shown in FIGS. 5 and 6B, when ionic impurities are introduced into and accumulated in the active line through the liquid crystal injection hole 56, metal and transparency Due to the difference in the work function between the dielectric material ITO, that is, the first and second common electrodes 61a and 61b and the pixel electrode 66b, DC is generated relatively large between +/− frames.

DC 작용 수준은 동일 금속이나 동일 ITO를 적용하는 구조 대비 DC 레벨의 증가로 인해 이온 트랩 확률 및 수준이 증가한다. The level of DC action increases the ion trap probability and level due to the increase in the DC level relative to structures using the same metal or the same ITO.

특히, 마지막 도트(Dot)의 마지막 윈도우 즉, 블루 도트(Blue Dot)는 데이터라인이 위치해 있는 우측 윈도우 영역대비 실제 개구영역에서 트랩되는 이온들의 개수가 많기 때문에 내부 DC가 더 크게 걸리게 된다. In particular, since the last window of the last dot, that is, the blue dot, has a larger number of ions trapped in the actual opening area than the right window area in which the data line is located, the internal DC becomes larger.

이와 같이 트랩된 이온들에 의해 블루라인 빛샘 현상이 발생하게 되고, 이와 같은 현상은 이온들의 이동 속도가 느려지는 저온에서 더 심하게 발생한다. The trapped ions cause a blue line light leakage phenomenon, which occurs more severely at low temperatures where the movement speed of the ions is slowed down.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 마지막 도트인 블루 라인에서의 빛샘 현상을 방지하기에 알맞은 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a transverse electric field type liquid crystal display device and a manufacturing method thereof suitable for preventing light leakage from a blue line, which is the last dot.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식의 액정표시장치는 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터 라인과; 상기 게이트라인과 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; 상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 제1공통전극과; 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 제2공통전극과; 액정주입구에 인접한 최외각의 상기 제2공통전극과 일정간격을 갖고 상기 데이터라인과 평행하게 배열된 더미 데이터라인과; 상기 박막 트랜지스터에 연결되면서 상기 복수개의 제2공통전극 사이에 일정 간격을 갖고 형성된 화소전극을 포함하여 구성됨을 특징으로 한다. According to an aspect of the present invention, there is provided a transverse electric field type liquid crystal display device comprising: a plurality of gate lines and data lines arranged on a substrate to define a pixel area; A thin film transistor formed at an intersection of the gate line and the data line; A first common electrode formed on the same layer as the gate line and arranged in parallel with the gate line; A plurality of second common electrodes connected to the first common electrodes and formed at predetermined intervals in the pixel region; A dummy data line arranged in parallel with the data line at a predetermined interval from the second common electrode of the outermost side adjacent to the liquid crystal inlet; The pixel electrode may include a pixel electrode connected to the thin film transistor and formed at a predetermined interval between the plurality of second common electrodes.

상기 제2공통전극은 한번 이상 꺽인 지그재그 형태로 형성되고, 상기 데이터라인과 상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형태로 형성된다. The second common electrode is formed in a zig-zag shape that is bent at least once, and the data line and the pixel electrode are formed in a zig-zag shape in parallel with the second common electrode.

상기 제1공통전극은 상기 화소영역을 가로지르도록 형성되거나, 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성된다. The first common electrode may be formed to cross the pixel region or may be formed outside the pixel region adjacent to the gate line.

상기와 같은 구성을 갖는 본 발명의 횡전계 방식의 액정표시장치의 제조방법은 기판상에 일방향으로 복수개의 게이트라인을 형성하는 단계; 상기 게이트라인을 형성함과 동시에 동일층상에 상기 게이트라인과 평행한 방향으로 제1공통전극을 형성하고, 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격을 갖도록 복수개의 제2공통전극을 형성하는 단계; 상기 게이트라인 및 상기 제1, 제2공통전극을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; 상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 복수개의 데이터라인을 형성하는 단계; 상기 데이터라인을 형성함과 동시에 액정주입구에 인접한 최외각의 상기 제2공통전극과 일정간격을 갖도록 더미 데이터라인을 형성하는 단계; 상기 데이터라인 및 더미 데이터라인을 포함한 상기 기판상에 보호막을 형성하는 단계; 상기 제2공통전극 사이에 교차 형성되도록 상기 보호막상에 화소전극을 형성하는 단계를 포함함을 특징으로 한다. Method of manufacturing a transverse electric field type liquid crystal display device of the present invention having the configuration as described above comprises the steps of forming a plurality of gate lines in one direction on the substrate; At the same time as forming the gate line, a first common electrode is formed on the same layer in a direction parallel to the gate line, and a plurality of second common electrodes are connected to the first common electrode and have a predetermined distance in the pixel area. Forming; Forming a gate insulating film on the substrate including the gate line and the first and second common electrodes; Forming a plurality of data lines intersecting with the gate lines to define a pixel area; Forming a dummy data line to form the data line and to have a predetermined distance from the outermost second common electrode adjacent to the liquid crystal injection hole; Forming a protective film on the substrate including the data line and the dummy data line; And forming a pixel electrode on the passivation layer so as to cross the second common electrode.

상기 제1공통전극은 상기 화소영역을 가로지르도록 형성하거나, 상기 제1공통전극은 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성한다. The first common electrode is formed to cross the pixel region, or the first common electrode is formed outside the pixel region adjacent to the gate line.

상기 제2공통전극, 상기 데이터라인과 상기 더미 데이터라인은 한번 이상 꺽인 지그재그 형상으로 형성한다. The second common electrode, the data line and the dummy data line are formed in a zigzag shape bent at least once.

상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형상으로 형성한다. The pixel electrode is formed in a zigzag shape in parallel with the second common electrode.

상기 보호막은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 어느 하나로 형성한다. The protective film is formed of any one of acrylic, polyimide, Benzo cyclobutene (BCB), oxide film, and nitride film.

상기 게이트라인과 상기 제1, 제2공통전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용하여 형성한다. The gate line and the first and second common electrodes are formed using metals such as aluminum (Al), chromium (Cr), molybdenum (Mo), and tungsten (W).

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 횡전계 방식 의 액정표시장치 및 그 제조방법에 대하여 설명하면 다음과 같다. Hereinafter, a transverse electric field type liquid crystal display device and a manufacturing method thereof according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 구성에 대하여 설명하기로 한다. First, the configuration of a transverse electric field type liquid crystal display device according to an embodiment of the present invention will be described.

도 7은 본 발명의 실시예에 따른 IPS의 액정표시장치의 평면도이고, 도 8a는 도 7의 'B'영역의 본 발명의 실시예에 따른 IPS의 액정표시장치의 확대 평면도이며, 도 8b는 도 8a의 Ⅱ-Ⅱ'라인에 따른 본 발명의 실시예에 따른 IPS의 액정표시장치의 구조 단면도이다. 7 is a plan view of a liquid crystal display of the IPS according to an embodiment of the present invention, FIG. 8A is an enlarged plan view of a liquid crystal display of the IPS according to an embodiment of the present invention in the region 'B' of FIG. 8A is a cross-sectional view of a liquid crystal display device of an IPS according to an embodiment of the present invention along the line II-II 'of FIG. 8A.

본 발명의 일실시예에 따른 횡전계 방식의 액정표시장치는 도 7과 도 8a 및 도 8b에 도시한 바와 같이, 투명한 하부기판(90)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(91)이 배열되고, 상기 게이트 라인(91)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(94a)이 배열된다.In the transverse electric field type liquid crystal display device according to the exemplary embodiment of the present invention, as shown in FIGS. 7, 8A, and 8B, in order to define pixel areas on the transparent lower substrate 90, the liquid crystal display device has a predetermined interval in one direction. A plurality of gate lines 91 are arranged, and a plurality of data lines 94a are arranged at regular intervals in a direction perpendicular to the gate lines 91.

이때 데이터라인(94a)은 한 화소영역의 길이방향으로 적어도 한번 꺽이는 지그재그 형상을 한다. 도 8a에는 한번 꺽인예를 도시했으나, 그 이상 여러번 꺽일 수도 있다. In this case, the data line 94a has a zigzag shape that is bent at least once in the longitudinal direction of one pixel area. Although Fig. 8A shows an example of bending once, it may be broken several times more.

또한 도 7에 도시한 바와 같이 액정 주입구(71)에 인접한 마지막 데이터라인(94a) 외에 마지막 도트(Dot)(블루 도트(Blue Dot))의 마지막 윈도우 부분에는 더미 데이터라인(94b)을 더 배치한다. In addition to the last data line 94a adjacent to the liquid crystal injection hole 71 as shown in FIG. 7, a dummy data line 94b is further disposed in the last window portion of the last dot (blue dot). .

즉, 액정 주입구(71)에 인접한 액티브라인 외부에 더미 데이터라인(94b)을 배치한다. That is, the dummy data line 94b is disposed outside the active line adjacent to the liquid crystal injection hole 71.                     

이때 더미 데이터라인(94b)도 액티브라인에 형성된 데이터라인(94a)과 같이 지그재그 형상을 이룬다. In this case, the dummy data line 94b also has a zigzag shape like the data line 94a formed on the active line.

그리고 상기 게이트 라인(91)과 데이터 라인(94a)이 교차되어 화소영역을 정의하게 되고, 각 교차영역에 박막 트랜지스터(T)가 형성된다.The gate line 91 and the data line 94a intersect to define a pixel region, and a thin film transistor T is formed in each cross region.

여기서 상기 박막 트랜지스터(T)는 상기 게이트 라인(91)으로부터 돌출되어 형성되는 게이트 전극(91a)과, 게이트 전극(91a)을 포함한 하부기판(90) 전면에 형성된 게이트 절연막(92)과, 상기 게이트 전극(91a) 상측의 게이트 절연막(92)위에 형성되는 액티브층(93)과, 상기 데이터 라인(94a)으로부터 돌출되어 형성되는 소오스 전극(94c)과, 상기 소오스 전극(94c)과 일정한 간격을 갖고 형성되며 차후에 형성될 화소전극(96)과 일체형으로 형성된 드레인 전극(96a)으로 구성된다. The thin film transistor T may include a gate electrode 91a protruding from the gate line 91, a gate insulating layer 92 formed on an entire surface of the lower substrate 90 including the gate electrode 91a, and the gate. The active layer 93 is formed on the gate insulating film 92 on the electrode 91a, the source electrode 94c formed to protrude from the data line 94a, and the source electrode 94c at regular intervals. And a drain electrode 96a formed integrally with the pixel electrode 96 to be formed later.

또한 상기 게이트라인(91)과 동일층상에 제1, 제2공통전극(91b, 91c)이 형성되는데, 이때 제1공통전극(91b)은 게이트라인(91)과 평행하게 화소영역을 가로지르도록 형성되고, 제2공통전극(91c)은 데이터라인(94a)과 같이 지그재그 형태로 한 화소영역에 복수개가 형성되어 있다. In addition, first and second common electrodes 91b and 91c are formed on the same layer as the gate line 91, where the first common electrode 91b crosses the pixel region in parallel with the gate line 91. A plurality of second common electrodes 91c are formed in a zigzag pixel region like the data line 94a.

이때 제2공통전극(91c)은 제1공통전극(91b)을 기준으로 상하 대칭적으로 배열되며, 서로 연결되어 있다. At this time, the second common electrode 91c is arranged up and down symmetrically with respect to the first common electrode 91b, and is connected to each other.

그리고 상기 데이터라인(94a)을 포함한 하부기판(90) 전면에 보호막(95)이 형성되어 있다. The passivation layer 95 is formed on the entire lower substrate 90 including the data line 94a.

그리고 상기 게이트 라인(91)과 데이터 라인(94a)이 교차하여 정의되는 화소영역에는 상기 제2공통전극(91c)과 평행하게 지그재그 형태를 갖고, 일정 간격으로 제2공통전극(91c)들 사이에 화소전극(96)이 배열되어 있다. The pixel region defined by the intersection of the gate line 91 and the data line 94a has a zigzag shape parallel to the second common electrode 91c and is disposed between the second common electrodes 91c at regular intervals. The pixel electrodes 96 are arranged.

이때 화소전극(96)도 상기 제1공통전극(91b)을 기준으로 상하 대칭되게 지그재그 형태로 배열된다. In this case, the pixel electrodes 96 are also arranged in a zigzag shape in a vertical symmetry with respect to the first common electrode 91b.

또한 상기 화소전극(96)은 콘택홀을 통해 박막트랜지스터(T)의 액티브영역과 접하여 드레인전극을 이룬다. In addition, the pixel electrode 96 contacts the active region of the thin film transistor T through a contact hole to form a drain electrode.

그리고 화소전극(96)은 전단 게이트 라인 상부까지 연장되어 스토리지 전극을 이룬다. The pixel electrode 96 extends to an upper end of the front gate line to form a storage electrode.

이때 스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 커먼(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조(미도시)로 구성할 수도 있다. In this case, the storage structure may be configured as a hybrid storage structure (not shown) applying both a storage on gate and a storage on common.

또한 상기 제1공통전극(91b)은 도면에는 도시되지 않았지만 화소영역을 가로지르도록 형성되지 않고, 게이트라인(91)과 인접하게 화소영역의 외곽에 배치될 수도 있는데, 이때 제2공통전극(91c)과 화소전극(96)은 제1공통전극(91b)을 중심으로 대칭으로 형성되는 것이 아니고, 서로 평행하게 한 화소영역에서 지그재그 형상으로 한번 이상 꺽여 형성된다. Although not shown in the drawing, the first common electrode 91b may not be formed to cross the pixel region, and may be disposed outside the pixel region adjacent to the gate line 91. In this case, the second common electrode 91c may be disposed. ) And the pixel electrode 96 are not formed symmetrically about the first common electrode 91b, but are bent at least once in a zigzag shape in the pixel areas parallel to each other.

그리고 상부기판(80)에는 블랙매트릭스(81)와 칼라필터층(82)과 오버코트층(83)이 구성되어 있고, 도 7에 도시된 바와 같이 상기 하부기판(90)과 상부기판(80)을 합착하기 위한 씨일재(70)가 하부기판(90) 또는 상부기판(80)에 형성되어 있다. The upper substrate 80 includes a black matrix 81, a color filter layer 82, and an overcoat layer 83. The lower substrate 90 and the upper substrate 80 are bonded together as shown in FIG. 7. Seal material 70 is formed on the lower substrate 90 or the upper substrate 80.

상기 제2공통전극(91c)과 화소전극(96) 사이에 위치한 액정은 상기 제2공통 전극(91c)과 화소전극(96) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 상기와 같은 구성에 의해서 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다.The liquid crystal positioned between the second common electrode 91c and the pixel electrode 96 is arranged in the same direction by a transverse electric field distributed between the second common electrode 91c and the pixel electrode 96 to form one domain. According to the above configuration, in the transverse electric field system, a plurality of multi-domains can be configured in a single pixel area, and thus a liquid crystal display having a wider viewing angle can be manufactured.

즉, 상기에서 제2공통전극(91c)과 화소전극(96)이 지그재그(zigzag) 형태로 형성되므로 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향 방향을 다양하게 할 수 있는 멀티 도메인을 유도할 수 있다. That is, since the second common electrode 91c and the pixel electrode 96 are formed in a zigzag form, all of the liquid crystals positioned in one pixel may be aligned in various directions instead of corresponding one direction. In addition, it is possible to derive a multi-domain capable of varying the alignment direction of the liquid crystal oriented in one pixel.

한편, 상기에 상술한 바와 같이 상기 구성을 갖는 횡전계 방식의 액정표시장치는 도 7과 도 8b에 도시된 바와 같이 액정 주입구(71)를 통해서 이온 불순물들이 액티브라인 내부의 액티브영역에 유입되어 축적되는데, 이때 더미 데이터라인(94b)에 제1, 제2공통전극(91b,91c)보다 높은 DC 전압을 인가하면, 더미 데이터라인(94b)과 최외각 제2공통전극(91c) 사이에는 포지티브 포텐셜(Positive Potential) 우물이 형성되어 '-'이온 불순물이 축적된다. Meanwhile, as described above, in the transverse electric field type liquid crystal display device having the above configuration, as shown in FIGS. 7 and 8B, ion impurities flow into and accumulate in the active region inside the active line through the liquid crystal injection hole 71. In this case, when a DC voltage higher than the first and second common electrodes 91b and 91c is applied to the dummy data line 94b, a positive potential is formed between the dummy data line 94b and the outermost second common electrode 91c. (Positive Potential) Wells form and '-' ion impurities accumulate.

그리고 어느정도 '-' 이온 불순물들이 포텐셜 우물에 갇히게 되면, '-'이온들간에 반발력이 생겨서 액티브영역 외부의 '-'이온 불순물들은 액티브영역내부로 유입될 확률이 감소하게 된다. When the '-' ion impurities are trapped in the potential well to some extent, a repulsion force is generated between the '-' ions, thereby reducing the probability of introducing '-' ion impurities outside the active region into the active region.

또한 실제 구동시에도 '-'이온들은 더미 데이터라인(94b)에 형성된 포지티브 포텐셜 영역으로 끌려가게 되어 실제 개구된 영역에 트랩되는 이온의 개수를 줄여주게 되어 블루라인 빛샘을 개선할 수 있다. In addition, during actual driving, '-' ions are attracted to the positive potential region formed in the dummy data line 94b, thereby reducing the number of ions trapped in the actually opened region, thereby improving blue line light leakage.                     

이때, 화소전극(96)과 제2공통전극(91c)은 그 거리가 대략 10㎛이상인데, 더미 데이터라인(94b)과 최외각 제2공통전극(91c)은 그 거리가 대략 2~3㎛이므로, 더미 데이터라인(94b)과 최외각 제2공통전극(91c) 즉, 비개구영역에 전계가 더 강하게 걸리기 때문에 개구영역 대비 더 많은 수의 '-'이온 불순물들이 포텐셜 우물에 트랩되게 되어 종래에 비해 상대적으로 빛샘 수준이 양호하다. In this case, the distance between the pixel electrode 96 and the second common electrode 91c is about 10 μm or more, and the distance between the dummy data line 94b and the outermost second common electrode 91c is about 2 μm to 3 μm. Since the electric field is more strongly applied to the dummy data line 94b and the outermost second common electrode 91c, that is, the non-opening region, more '-' ions are trapped in the potential well than the opening region. The light leakage level is relatively good compared to.

상기와 같이 더미 데이터라인(94b)을 액티브라인 외부의 액정주입구(71)에 인접한 영역에 형성하므로써, 액정주입구를 통해서 들어온 '-'이온 불순물들이 액티브영역 내로 이동하지 못하도록 할 수 있다. As described above, the dummy data line 94b is formed in the region adjacent to the liquid crystal inlet 71 outside the active line, thereby preventing the '-' ion impurities introduced through the liquid crystal inlet from moving into the active region.

다음에, 상기 구성을 갖는 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명하기로 한다. Next, a method of manufacturing a transverse electric field type liquid crystal display device according to an embodiment of the present invention having the above configuration will be described.

도 9a 내지 도 9c는 본 발명의 실시예에 따른 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도이다. 9A to 9C are cross-sectional views illustrating a method of manufacturing a liquid crystal display of IPS according to an embodiment of the present invention.

도 9a에 도시한 바와 같이 투명한 하부 기판(90)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(도시되지 않음)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 라인(도 8a의 91)과 상기 게이트 라인(91)에서 일 방향으로 돌출 형성된 게이트 전극(91a)을 형성한다.As illustrated in FIG. 9A, a conductive metal is deposited on a transparent lower substrate 90, and the conductive metal is patterned by using a photo and etching process to form a gate pad having one end wide in a predetermined area (not shown). And a gate line (91 in FIG. 8A) extending in one direction from the gate pad and a gate electrode 91a protruding in one direction from the gate line 91.

상기 도전성 금속을 패터닝하여 게이트 라인(91)을 형성함과 동시에, 상기 게이트 라인(91)과 동일층상에 제1, 제2공통전극(91b, 91c)을 형성한다. The conductive metal is patterned to form a gate line 91, and at the same time, first and second common electrodes 91b and 91c are formed on the same layer as the gate line 91.

이때 제1공통전극(91b)은 게이트라인(91)과 평행하게 화소영역을 가로지르도 록 형성한다. In this case, the first common electrode 91b is formed to cross the pixel area in parallel with the gate line 91.

그리고 제2공통전극(91c)은 한 화소영역에 지그재그 형상으로 한 번이상 꺽이도록 복수개를 배열시킨다. A plurality of second common electrodes 91c are arranged in one pixel area so as to be bent at least once in a zigzag shape.

이때 제2공통전극(91c)은 제1공통전극(91b)을 기준으로 상하 대칭적으로 서로 연결되어 있다. At this time, the second common electrode 91c is symmetrically connected to each other with respect to the first common electrode 91b.

여기서 상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용할 수 있다. The conductive metal may be a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W).

도면에는 나타나 있지 않지만 상기 제1공통전극(91b)은 상기 게이트라인(91)과 인접하게 화소영역의 외곽부에 형성할 수도 있는데, 이때 제2공통전극(91c)은 제1공통전극(91b)을 통해 서로 연결되며, 한 화소영역에 지그재그 형상으로 한 번이상 꺽이도록 복수개를 배열시킨다. Although not shown in the drawing, the first common electrode 91b may be formed at an outer portion of the pixel region adjacent to the gate line 91, where the second common electrode 91c is the first common electrode 91b. It is connected to each other through, and arranged a plurality of to be bent at least once in a zigzag shape in one pixel area.

이후에 도 9b에 도시한 바와 같이, 상기 게이트 전극(91a)(도 8a 참조)이 형성된 하부기판(90)의 전면에 게이트 절연막(92)을 형성한다. Thereafter, as shown in FIG. 9B, the gate insulating layer 92 is formed on the entire surface of the lower substrate 90 on which the gate electrode 91a (see FIG. 8A) is formed.

여기서 상기 게이트 절연막(92)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.The gate insulating layer 92 may be formed of silicon nitride (SiNx) or silicon oxide (SiO 2 ).

이후에 상기 게이트 절연막(92)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다. Thereafter, a semiconductor layer (amorphous silicon + impurity amorphous silicon) is formed on the gate insulating layer 92.

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(91a) 상부에 아일랜드(island) 형태를 갖는 액티브층(93)(도 8a 참조)을 형성한다.Subsequently, the semiconductor layer is patterned by photo and etching processes to form an active layer 93 (see FIG. 8A) having an island shape on the gate electrode 91a.

이후에 상기 액티브층(93)이 형성된 하부기판(90)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(91)(도 8a 참조)과 교차하여 일 방향으로 지그 재그 형상을 하는 복수개의 데이터 라인(94a)과, 끝단에 소정면적을 갖는 소오스 패드(도시되지 않음)와, 상기 데이터 라인(94a)에서 일 방향으로 돌출 연장된 소오스 전극(94c)을 형성한다. Thereafter, a conductive metal is deposited on the entire surface of the lower substrate 90 on which the active layer 93 is formed, and patterned through photo and etching processes to cross the gate line 91 (see FIG. 8A) and to jig in one direction. A plurality of data lines 94a having a jag shape, a source pad (not shown) having a predetermined area at the end, and a source electrode 94c protruding in one direction from the data line 94a are formed.

이때 데이터라인(94a)은 한 화소영역에서 한번 이상 꺽이도록 지그재그 형상으로 형성할 수 있으며, 제2공통전극(94c)과 평행하게 배열되도록 한다. In this case, the data line 94a may be formed in a zigzag shape so as to be bent at least once in one pixel area and arranged in parallel with the second common electrode 94c.

이때 액정 주입구(71)에 인접한 마지막 데이터라인(94a) 외에 마지막 도트(Dot)(블루 도트(Blue Dot))의 마지막 윈도우 부분에는 더미 데이터라인(94b)을 더 형성한다. In this case, in addition to the last data line 94a adjacent to the liquid crystal injection hole 71, a dummy data line 94b is further formed in the last window portion of the last dot (blue dot).

즉, 액정 주입구(71)에 인접한 액티브라인 외부에 더미 데이터라인(94b)을 형성한다. That is, the dummy data line 94b is formed outside the active line adjacent to the liquid crystal injection hole 71.

이때 더미 데이터라인(94b)도 액티브라인에 형성된 데이터라인(94a)과 평행하게 지그재그 형상을 이룬다. At this time, the dummy data line 94b also has a zigzag shape in parallel with the data line 94a formed on the active line.

다음에 도 9c에 도시한 바와 같이, 데이터라인(94a)과 더미 데이터라인(94b)이 형성된 하부기판(90)의 전면에 유기 절연 물질을 증착하여 보호막(95)을 형성한다. Next, as shown in FIG. 9C, the protective layer 95 is formed by depositing an organic insulating material on the entire surface of the lower substrate 90 on which the data line 94a and the dummy data line 94b are formed.

상기 보호막(95)은 상기 액티브층(93)을 외부의 습기나 이물질로부터 보호하기 위한 목적으로 형성하는 것으로, 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 어느 하나를 사용하여 형성한다.The protective layer 95 is formed to protect the active layer 93 from external moisture or foreign matter, and may be formed using any one of acrylic, polyimide, Benzo cyclobutene (BCB), oxide film, and nitride film. Form.

이후에 상기 액티브층(93)의 소정부분이 노출되도록 포토 및 식각 공정을 통해 상기 보호막(95)을 선택적으로 제거하여 콘택홀(도 8a 참조)을 형성한다.Thereafter, the protective layer 95 is selectively removed through a photo and etching process so that a predetermined portion of the active layer 93 is exposed to form a contact hole (see FIG. 8A).

여기서 상기 콘택홀을 형성할 때 상기 게이트 패드 및 소오스 패드 부분도 노출되도록 한다. Here, the gate pad and the source pad portion are also exposed when forming the contact hole.

상기 콘택홀을 포함한 하부기판(90)의 전면에 도전성 금속을 증착하고, 포토 및 식각 공정을 통해 상기 도전성 금속을 선택적으로 제거하여 콘택홀을 통해 상기 액티브층의 소정부분과 콘택되어 드레인전극(96a)을 이루며 상기 제2공통전극(91c)과 평행하게 한번이상 꺽인 지그재그 형태로, 일정 간격을 갖고 제2공통전극(91c)들 사이에 배열되도록 화소전극(96)을 형성한다. Depositing a conductive metal on the entire surface of the lower substrate 90 including the contact hole, selectively removing the conductive metal through a photo and etching process and contacting a predetermined portion of the active layer through the contact hole to drain the electrode 96a. The pixel electrode 96 is formed to be arranged between the second common electrodes 91c at regular intervals in a zigzag form, which is bent at least once in parallel with the second common electrode 91c.

상기 화소전극(96)은 상기 제1공통전극(91b)을 기준으로 상하 대칭적으로 배열된다. The pixel electrode 96 is arranged upside down symmetrically with respect to the first common electrode 91b.

도면에는 도시되지 않았지만, 제1공통전극(91b)을 게이트라인(91)과 인접한 화소영역 외곽에 형성할 수도 있는데, 이때 화소전극(96)은 제1공통전극(91b)을 기준으로 상하 대칭적으로 배열된다는 것만 제외하고는 상기에 설명한 화소전극(96)의 구조와 동일하게 배열한다. Although not shown in the drawing, the first common electrode 91b may be formed outside the pixel region adjacent to the gate line 91, wherein the pixel electrode 96 is vertically symmetrical with respect to the first common electrode 91b. Except for the arrangement, the arrangement is the same as that of the pixel electrode 96 described above.

이때 화소전극(96)은 전단의 게이트라인 상부까지 연장되어 스토리지전극(96b)을 이룬다. In this case, the pixel electrode 96 extends to the upper gate line of the front end to form the storage electrode 96b.

또한 스토리지 구조는 도면에는 도시되지 않았지만 스토리지 온 게이트(Storage On Gate)와 스토리지 온 커먼(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조로 형성할 수도 있다. In addition, the storage structure may be formed as a hybrid storage structure in which both a storage on gate and a storage on common are applied, although not shown in the drawing.

도면에는 도시되지 않았지만, 상기 화소전극(96) 및 제1, 제2공통전극(91b,91c)을 포함한 하부기판(90)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다.Although not shown in the drawing, an alignment layer made of polyimide or an optical alignment material is formed on the entire surface of the lower substrate 90 including the pixel electrode 96 and the first and second common electrodes 91b and 91c. .

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. In this case, the alignment layer made of polyimide is determined by mechanical rubbing, and the photoreactive material made of polyvinylcinnamate based material or polysiloxane based material is oriented by irradiation with light such as ultraviolet rays. This is determined.

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다. At this time, the orientation direction is determined by the irradiation direction of the light or the property of the irradiated light, that is, the polarization direction.

이후에 블랙 매트릭스층(81)과 칼라필터층(82)과 오버코트층(83)이 형성된 컬러 필터 어레이 기판인 상부기판(80)을 준비한다.(도 8b 참조)Thereafter, the upper substrate 80, which is a color filter array substrate having the black matrix layer 81, the color filter layer 82, and the overcoat layer 83, is prepared. (See FIG. 8B).

상기 하부기판(90)과 상부기판(80)을 합착하기 위한 씨일재(70)(도 7 참조)를 하부기판(90) 또는 상부기판(80)에 형성한다. A seal material 70 (see FIG. 7) for bonding the lower substrate 90 and the upper substrate 80 is formed on the lower substrate 90 or the upper substrate 80.

이어, 상기 컬러 필터 기판인 상부기판(80)과 박막 트랜지스터 배열 기판인 하부기판(90)을 합착한다. Next, the upper substrate 80 as the color filter substrate and the lower substrate 90 as the thin film transistor array substrate are bonded to each other.

여기서, 도면에는 도시되지 않았지만 상기 상부기판(80)의 전면에는 하부기판(90)과 동일한 물질의 배향막이 형성되어 있다. Although not shown in the drawing, an alignment layer of the same material as that of the lower substrate 90 is formed on the front surface of the upper substrate 80.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 횡전계 방식의 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다. As described above, the transverse electric field type liquid crystal display device and the method of manufacturing the same have the following effects.

마지막 도트(Dot)인 블루 라인에서의 빛샘 현상을 개선하여 IPS의 액정표시장치의 신뢰성을 높일 수 있다. The light leakage phenomenon in the blue line, which is the last dot, can be improved to improve the reliability of the IPS liquid crystal display.

Claims (14)

기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터 라인과; A plurality of gate lines and data lines intersected on the substrate to define pixel regions; 상기 게이트라인과 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; A thin film transistor formed at an intersection of the gate line and the data line; 상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 제1공통전극과; A first common electrode formed on the same layer as the gate line and arranged in parallel with the gate line; 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 제2공통전극과; A plurality of second common electrodes connected to the first common electrodes and formed at predetermined intervals in the pixel region; 상기 제1 및 제2 공통전극보다 높은 전압이 인가되며, 액정주입구에 인접한 상기 화소영역 내에 형성된 최외각의 상기 제2공통전극과 일정간격을 갖고 상기 데이터라인과 평행하게 배열된 더미 데이터라인과; A dummy data line applied with a voltage higher than that of the first and second common electrodes and arranged in parallel with the data line at a predetermined distance from the outermost second common electrode formed in the pixel region adjacent to the liquid crystal injection hole; 상기 박막 트랜지스터에 연결되면서 상기 복수개의 제2공통전극 사이에 일정 간격을 갖고 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And a pixel electrode connected to the thin film transistor and having a predetermined distance between the plurality of second common electrodes. 제1항에 있어서, The method of claim 1, 상기 제2공통전극은 한번 이상 꺽인 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the second common electrode is formed in a zig-zag shape bent at least once. 제1항에 있어서, The method of claim 1, 상기 데이터라인과 상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the data line and the pixel electrode are zigzag in parallel with the second common electrode. 제1항에 있어서, The method of claim 1, 상기 제1공통전극은 상기 화소영역을 가로지르도록 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the first common electrode is formed to cross the pixel area. 제1항에 있어서, The method of claim 1, 상기 제2공통전극은 상기 제1공통전극을 기준으로 상하 대칭되도록 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the second common electrode is zigzag-shaped so as to be vertically symmetrical with respect to the first common electrode. 제1항에 있어서, The method of claim 1, 상기 제1공통전극은 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the first common electrode is formed outside the pixel area adjacent to the gate line. 제1항에 있어서, The method of claim 1, 상기 화소전극은 전단 게이트라인의 상부까지 연장 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the pixel electrode extends to an upper portion of a front gate line. 기판상에 일방향으로 복수개의 게이트라인을 형성하는 단계; Forming a plurality of gate lines in one direction on the substrate; 상기 게이트라인을 형성함과 동시에 동일층상에 상기 게이트라인과 평행한 방향으로 제1공통전극을 형성하고, 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격을 갖도록 복수개의 제2공통전극을 형성하는 단계; At the same time as forming the gate line, a first common electrode is formed on the same layer in a direction parallel to the gate line, and a plurality of second common electrodes are connected to the first common electrode and have a predetermined distance in the pixel area. Forming; 상기 게이트라인 및 상기 제1, 제2공통전극을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; Forming a gate insulating film on the substrate including the gate line and the first and second common electrodes; 상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 복수개의 데이터라인을 형성하는 단계; Forming a plurality of data lines intersecting with the gate lines to define a pixel area; 상기 제1 및 제2 공통전극보다 높은 전압이 인가되며, 상기 데이터라인을 형성함과 동시에 액정주입구에 인접한 상기 화소영역 내에 형성된 최외각의 상기 제2공통전극과 일정간격을 갖도록 더미 데이터라인을 형성하는 단계; A voltage higher than that of the first and second common electrodes is applied, and a dummy data line is formed to form the data line and to have a predetermined distance from the outermost second common electrode formed in the pixel region adjacent to the liquid crystal injection hole. Doing; 상기 데이터라인 및 더미 데이터라인을 포함한 상기 기판상에 보호막을 형성하는 단계; Forming a protective film on the substrate including the data line and the dummy data line; 상기 제2공통전극 사이에 교차 형성되도록 상기 보호막상에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And forming a pixel electrode on the passivation layer so that the second common electrode is intersected with the second common electrode. 제8항에 있어서, The method of claim 8, 상기 제1공통전극은 상기 화소영역을 가로지르도록 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And wherein the first common electrode is formed to cross the pixel area. 제8항에 있어서, The method of claim 8, 상기 제2공통전극, 상기 데이터라인과 상기 더미 데이터라인은 상기 제1공통 전극을 기준으로 상하 대칭되도록 한번 이상 꺽인 지그재그 형상으로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And the second common electrode, the data line, and the dummy data line are formed in a zigzag shape that is bent at least once so as to be symmetrical with respect to the first common electrode. 제8항에 있어서, The method of claim 8, 상기 제1공통전극은 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And the first common electrode is formed outside the pixel region adjacent to the gate line. 제8항에 있어서, The method of claim 8, 상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형상으로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And the pixel electrode is zigzag in parallel with the second common electrode. 제8항에 있어서, The method of claim 8, 상기 보호막은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 어느 하나로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The protective film is a method of manufacturing a transverse electric field type liquid crystal display device, characterized in that formed of any one of acrylic, polyimide, BCB (Benzo Cyclo Butene), oxide film, nitride film. 제8항에 있어서, The method of claim 8, 상기 게이트라인과 상기 제1, 제2공통전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용하여 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The gate line and the first and second common electrodes are formed using a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W), and the like. Method of manufacturing the device.
KR1020020048656A 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same KR100760946B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020048656A KR100760946B1 (en) 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same
US10/441,066 US6970223B2 (en) 2002-08-17 2003-05-20 In-plane switching mode LCD device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020048656A KR100760946B1 (en) 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20040016470A KR20040016470A (en) 2004-02-25
KR100760946B1 true KR100760946B1 (en) 2007-09-21

Family

ID=37322423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020048656A KR100760946B1 (en) 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100760946B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720451B1 (en) * 2002-12-31 2007-05-22 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching
KR101146470B1 (en) * 2005-05-27 2012-05-21 엘지디스플레이 주식회사 An array substrate for Liquid Crystal Display device and the method for fabricating the same
JP4975281B2 (en) * 2005-06-30 2012-07-11 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display
KR101171180B1 (en) 2005-07-15 2012-08-20 삼성전자주식회사 Liquid crystal display

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011997A (en) * 1992-11-23 1994-06-22 김광호 LCD panel
KR19980023919A (en) * 1996-09-17 1998-07-06 김광호 Liquid crystal display
JPH10307295A (en) * 1996-11-06 1998-11-17 Nec Corp Lateral electric field system liquid crystal display device
JP2000171774A (en) * 1998-12-04 2000-06-23 Seiko Epson Corp Electrooptical device and electronic equipment
KR100282934B1 (en) * 1995-10-04 2001-03-02 가나이 쓰도무 Transverse electric field type liquid crystal display device composed of liquid crystal molecules having two or more kinds of reorientation directions and manufacturing method thereof
KR20020009145A (en) * 2000-07-24 2002-02-01 구본준, 론 위라하디락사 IPS mode Liquid crystal display device
KR20020030227A (en) * 2000-10-16 2002-04-24 구본준, 론 위라하디락사 Liquid Crystal Display Device
KR20020052137A (en) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 Liquid crystal display

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011997A (en) * 1992-11-23 1994-06-22 김광호 LCD panel
KR100282934B1 (en) * 1995-10-04 2001-03-02 가나이 쓰도무 Transverse electric field type liquid crystal display device composed of liquid crystal molecules having two or more kinds of reorientation directions and manufacturing method thereof
KR19980023919A (en) * 1996-09-17 1998-07-06 김광호 Liquid crystal display
JPH10307295A (en) * 1996-11-06 1998-11-17 Nec Corp Lateral electric field system liquid crystal display device
JP2000171774A (en) * 1998-12-04 2000-06-23 Seiko Epson Corp Electrooptical device and electronic equipment
KR20020009145A (en) * 2000-07-24 2002-02-01 구본준, 론 위라하디락사 IPS mode Liquid crystal display device
KR20020030227A (en) * 2000-10-16 2002-04-24 구본준, 론 위라하디락사 Liquid Crystal Display Device
KR20020052137A (en) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 Liquid crystal display

Also Published As

Publication number Publication date
KR20040016470A (en) 2004-02-25

Similar Documents

Publication Publication Date Title
KR100741890B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
US7724325B2 (en) Liquid crystal display device and method for manufacturing the same
KR20060115464A (en) Liquid crystal display device and method for fabricating the same
KR100760940B1 (en) Liquid crystal display device and method for fabricating the same
KR100720451B1 (en) Liquid crystal display device of in-plane switching
KR100760946B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR101085150B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100577299B1 (en) Liquid Crystal Display Device
KR100943469B1 (en) Liquid crystal display device and method for fabricating the same
KR100949495B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100983578B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100840680B1 (en) Inplane switching mode liquid crystal display device and method for fabricating the same
KR20050069105A (en) Liquid crystal display device and method for fabricating the same
KR20060110141A (en) Method for fabricating liquid crystal display device of in-plane switching
KR101232166B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR20090056641A (en) In-plane switching liquid crystal display and method for fabricating the same
KR100995630B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20060029408A (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR101023731B1 (en) Liquid Crystal Display Device
KR101009662B1 (en) Mask of Liquid Crystal Display Device
KR100853780B1 (en) Liquid crystal display device of in-plane switching
KR20050050893A (en) Liquid crystal display device and method for fabricating the same
KR20050070412A (en) Liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12