KR100760946B1 - Liquid crystal display device of in-plane switching and method for fabricating the same - Google Patents

Liquid crystal display device of in-plane switching and method for fabricating the same Download PDF

Info

Publication number
KR100760946B1
KR100760946B1 KR1020020048656A KR20020048656A KR100760946B1 KR 100760946 B1 KR100760946 B1 KR 100760946B1 KR 1020020048656 A KR1020020048656 A KR 1020020048656A KR 20020048656 A KR20020048656 A KR 20020048656A KR 100760946 B1 KR100760946 B1 KR 100760946B1
Authority
KR
South Korea
Prior art keywords
common electrode
liquid crystal
formed
crystal display
display device
Prior art date
Application number
KR1020020048656A
Other languages
Korean (ko)
Other versions
KR20040016470A (en
Inventor
이민직
이준호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020048656A priority Critical patent/KR100760946B1/en
Priority claimed from US10/441,066 external-priority patent/US6970223B2/en
Publication of KR20040016470A publication Critical patent/KR20040016470A/en
Application granted granted Critical
Publication of KR100760946B1 publication Critical patent/KR100760946B1/en

Links

Images

Abstract

마지막 도트인 블루 라인에서의 빛샘 현상을 방지하기에 알맞은 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 횡전계 방식의 액정표시장치는 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터 라인과; As to provide a last dot of blue liquid crystal display device of the appropriate transverse electric field to prevent light leakage system in a line and a method of manufacturing the same, this transverse electric-field type liquid crystal display device in order to achieve the object, the cross on the substrate placing a plurality of gate lines that define the pixel region and the data lines; 상기 게이트라인과 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; And a thin film transistor formed on the crossing points of the gate lines and data lines; 상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 제1공통전극과; Is formed in the same layer as the gate line, the first common electrode arranged in parallel with the gate lines; 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 제2공통전극과; The first is connected to the common electrode common second plurality is formed at a predetermined interval in the pixel region and the electrode; 액정주입구에 인접한 최외각의 상기 제2공통전극과 일정간격을 갖고 상기 데이터라인과 평행하게 배열된 더미 데이터라인과; The second common electrode and a having a predetermined interval are arranged parallel to the data line and the dummy data line of the outmost adjacent to the liquid crystal injection port and; 상기 박막 트랜지스터에 연결되면서 상기 복수개의 제2공통전극 사이에 일정 간격을 갖고 형성된 화소전극을 포함한다. Coupled with the thin film transistor includes a pixel electrode formed with a predetermined interval between the plurality of the second common electrode.
더미 데이터라인, 지그재그, 횡전계, 제1공통전극, 제2공통전극 Dummy data line, a zigzag, a horizontal electric field, the first common electrode and second common electrode

Description

횡전계 방식의 액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME} Of transverse electric-field type liquid crystal display device and a method of manufacturing {LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도 Figure 1 is an exploded perspective view showing a part of a general TN liquid crystal display device

도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도 Figure 2 is a schematic cross-sectional view showing a liquid crystal display device of transverse electric-field type common (IPS)

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면 Figures 3a-3b is a diagram illustrating a voltage-on (on) / off (off) during the transition state of the liquid crystal in IPS mode

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도 Figures 4a and 4b are perspective views illustrating the operation of the IPS mode liquid crystal display device respectively when the off-state and on-state

도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도 5 is a plan view of a liquid crystal display device of transverse electric-field type (IPS) in accordance with the prior art

도 6a는 도 5의 'A'영역의 종래 기술에 따른 IPS의 액정표시장치의 확대 평면도 Figure 6a is a plan view close-up of a liquid crystal display of the IPS according to the prior art of the 'A' region of FIG. 5

도 6b는 도 6a의 Ⅰ-Ⅰ'라인에 따른 종래의 IPS의 액정표시장치의 구조 단면도 Figure 6b is a Ⅰ-Ⅰ 'cross-sectional structure of a liquid crystal display device of a conventional IPS along the line of 6a

도 7은 본 발명의 실시예에 따른 IPS의 액정표시장치의 평면도 7 is a plan view of a liquid crystal display of the IPS according to an embodiment of the present invention

도 8a는 도 7의 'B'영역의 본 발명의 실시예에 따른 IPS의 액정표시장치의 확대 평면도 Figure 8a is a plan view close-up of a liquid crystal display of the IPS according to an embodiment of the present invention of the 'B' region of Figure 7

도 8b는 도 8a의 Ⅱ-Ⅱ'라인에 따른 본 발명의 실시예에 따른 IPS의 액정표시장치의 구조 단면도 Figure 8b is a cross-sectional structure of the liquid crystal display of IPS in accordance with an embodiment of the invention according to Ⅱ-Ⅱ 'line of Fig. 8a

도 9a 내지 도 9c는 본 발명의 실시예에 따른 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도 Figures 9a through 9c are sectional views showing a manufacturing method of a liquid crystal display of the IPS according to an embodiment of the present invention

* 도면의 주요 부분에 대한 부호의 설명 * * Description of the Related Art *

70 : 씨일재 71 : 액정주입구 70: 71 Mr iljae: liquid inlet

80 : 상부기판 81 : 블랙매트릭스 80: upper substrate 81: black matrix

82 : 칼라필터층 83 : 오버코트층 82: color filter layer 83: overcoat layer

90 : 하부기판 91 : 게이트라인 90: lower substrate 91: a gate line

91a : 게이트전극 91b : 제1공통전극 91a: the gate electrode 91b: the first common electrode

91c : 제2공통전극 92 : 게이트절연막 91c: the second common electrode 92: gate insulating film

93 : 액티브층 94a : 데이터라인 93: active layer 94a: data lines

94b : 더미 데이터라인 94c : 소오스전극 94b: dummy data line 94c: source electrode

95 : 보호막 96 : 화소전극 95: protective film 96: a pixel electrode

96a : 드레인전극 96b : 스토리지전극 96a: the drain electrode 96b: storage electrode

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 저온에서 발생하는 마지막 도트(블루) 빛샘 현상을 개선하기에 적당한 횡전계 방식(In- Plane Switching : 이하, IPS라고 한다)의 액정표시장치에 관한 것이다. Liquid crystal display (hereinafter referred to, IPS In- Plane Switching), the present invention provides a liquid crystal display device (Liquid Crystal Display), and more particularly to occur at a low temperature appropriate transverse electric-field type for improving the last dot (blue) light leakage about the It relates to an apparatus.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다. Requirements for display as the information society, the development also has been growing in various forms, and thus respond to recent years, LCD (Liquid Crystal Display), PDP (Plasma Display Panel), ELD (Electro Luminescent Display), VFD (Vacuum Fluorescent Display ), etc. been several flat panel display is the research, some of which are already being used as a display unit in many devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다. Among them, while replacing the CRT (Cathode Ray Tube) with the use of portable image display current quality is excellent due to the advantages of light weight, thin, low power consumption and LCD is the most widely used, mobile applications, such as a monitor of a laptop computer in addition to being variously developed as a television, monitor, and the like of the computer and displaying the received broadcast signals.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다. Thus Despite a number of technical advances it made the liquid crystal display device in order to act as display devices in various fields, and as a display device working to increase the quality of the image has a lot of surfaces are arranged with the advantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다. Thus, the liquid crystal display device is the key to development to whether light, thin, while maintaining the feature of low power consumption, fixed three, high luminance and a large area such as coriander how to implement the refined image in order to be used for the various parts as a general display device it can be said that the stake.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공 간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다. In this liquid crystal display device such as a liquid crystal panel for displaying an image and may be classified as a driver for applying a driving signal to the liquid crystal panel, the liquid crystal panel has a has a spatial seated the first and second glass substrates and , the first and second consists of a liquid crystal layer injected between the glass substrates.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다. The first glass substrate (TFT array substrate), a plurality of gate lines having a predetermined interval are arranged in one direction and, wherein each of said plurality of data are arranged at regular intervals in a direction perpendicular to the gate line lines and the a plurality of thin film transmission is in each of the gate lines and the pixel regions of the data lines are crossed defined switched by the plurality of pixel electrodes and the signal of the gate lines formed in a matrix shape a signal from the data line wherein each pixel electrode the transistors are formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. And a second glass substrate (color filter substrate), the common electrodes for implementing the R, G, B color filter layer and an image to represent the black matrix layer, a color color for shielding light of a portion other than the pixel region It is formed. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다. Of course, the liquid crystal display device of transverse electric-field type the common electrode is formed on the first glass substrate.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다. Such the first and second glass substrates are attached to each other and a liquid crystal is injected by said iljae having a liquid crystal injection port has a certain space by a spacer (spacer) between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. At this time, the liquid crystal injection method so that when the liquid crystal injection port to the liquid crystal container is locked by keeping it between the two substrates attached to each other by the existence in a vacuum state by the liquid crystal osmosis phenomenon is injected between the two substrates. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다. Thus, when the liquid crystal is injected into the sealing said liquid crystal inlet with a sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극 성질을 이용한다. On the other hand, the driving principle of the liquid crystal display device as described above utilizes the optical anisotropy and polarization properties of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. The liquid crystal has the direction of the arrangement of the molecules because of the long and narrow structure, it is possible to apply an electric field to the liquid crystal artificially by controlling the orientation of the molecular array.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다. Thus, by controlling the molecular arrangement direction of the liquid crystal optionally, the molecular arrangement of the liquid crystal is changed, the modulated light is polarized by optical anisotropy, optionally may represent the image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다. Such a liquid crystal is electrically a dielectric anisotropy is positive in the positive liquid crystal with negative, depending on the particular category (-) can be separated by the negative liquid crystals, dielectric constant anisotropy is positive liquid crystal molecule major axis of the liquid crystal molecules in a direction in which an electric field is applied It is arranged in parallel, and a dielectric anisotropy is negative, the liquid crystal molecules are arranged in the major axis direction of the applied electric field and the liquid crystal molecules vertically.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다. Figure 1 is an exploded perspective view showing a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다. A, a liquid crystal layer 3 is injected between the predetermined area of ​​the lower substrate 1 and the top board (2) attached to each other have, and the lower substrate 1 and the top board 2, as shown in Figure 1 It is.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부 분에 박막 트랜지스터(T)가 형성되어 있다. More specifically, the lower substrate 1 and has a constant interval arrangement that a plurality of gate lines (4) in one direction to define a pixel area (P), in a direction perpendicular to the gate line 4 have regular intervals a plurality of data lines 5 are arranged, the gate line 4 and the data line 5 to the pixel electrode 6, each of the pixel regions (P) which intersects are formed, each of the gate lines there are 4 and the data line 5, a thin film transistor (T) on the part of the cross is formed.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다. And with the upper substrate 2 is R, G, B color filter (8) for rendering and a black matrix layer (7) for cutting off the light of the portion other than the pixel regions (P), color color image the common electrode 9 is formed to implement.

여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다. Here, the thin film transistor (T) is an active layer formed on the gate protruding from the line 4 with the gate electrode, a gate insulating film formed on the front surface (not the drawing is not shown) and a gate insulating film of said gate electrode and the upper side and the data and a source electrode protruded from the line 5, is formed by a drain electrode that faces the source electrode.

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다. The pixel electrode 6 of indium-tin-oxide (indium-tin-oxide: ITO) is used for the transmittance of the light is relatively great, such as the transparent conductive metal.

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다. The liquid crystal display device configured as described above is the degree of orientation of the liquid crystal layer 3 are aligned by a signal applied from the thin film transistor (T), wherein the liquid crystal layer 3 is located on the pixel electrode 6 depending may represent an image in such a manner as to control the amount of light transmitted through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. The liquid crystal panel as described above is phase-in in such a manner as to drive the liquid crystal by the downward applied electric field, the transmittance and excellent in characteristics such as the open area ratio, and becomes the common electrode 9 is grounded role of the top board (2) Static it is possible to prevent the destruction of the liquid crystal cell caused.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. However, phase-liquid crystal driving by the electric field applied up and down has the disadvantage has not excellent in viewing angle characteristics.

따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다. Thus, a liquid crystal display of the new technology, i.e., IPS been proposed to overcome the above drawbacks.

도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다. Figure 2 is a schematic cross-sectional view showing a liquid crystal display device of a typical IPS.

도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다. Also has a lower substrate 11, the pixel electrode 12 and the common electrode 13 on as shown in Fig. 2 are formed on the same plane.

그리고 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다. And transversely between the liquid crystal layer 14 of the pixel electrode 12 and the common electrode 13 on the lower substrate 11 formed between the lower substrate 11 and the upper substrate attached to each other having a predetermined space 15 the operation by an electric field.

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다. Figures 3a-3b is a diagram illustrating a voltage-on (on) / off state of the liquid crystal phase transition when (off) in the IPS mode.

즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. That is, the Figure 3a can be seen as a state pixel electrode 12 or the common electrode 13 is turned off is not applied to the transverse electric field (off) on, the phase transition of the liquid crystal layer 14 does not occur. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다. For example, by default, 45 ° twisted in the horizontal direction of the pixel electrode 12 and the common electrode 13.

도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다. Figure 3b is about 45 ° as compared to as a state where the pixel electrode 12 and the common electrode 13, the transversal electric field is applied on (on), the phase transition of the liquid crystal layer 14 occurs, and the OFF state of Figure 3a has a twist angle, the twisting direction and the horizontal direction of the liquid crystal of the pixel electrode 12 and the common electrode 13, it can be seen that the match.

상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다. A liquid crystal display of the IPS as mentioned above is present in all of the pixel electrode 12 and the common electrode 13 on the same plane.

상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다. The advantage of the horizontal electric field method is that it allows a wide viewing angle.

즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. That is, when viewing the liquid crystal display device from the front, the up / down / left / right direction may be visible at approximately 70 ° direction.

그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다. And, a generally simpler manufacturing process in comparison to a liquid crystal display device used, and there is less movement of the color according to the viewing angle advantages.

그러나, 공통전극(13)과 화소전극(12)이 동일 기판상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다. However, the common electrode 13 and pixel electrode 12 has the disadvantage that the transmittance and aperture ratio due to light degradation due to the presence on the same substrate.

또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다. In addition, there is a disadvantage to have to improve the response time of the driving voltage, and have a uniform cell gap, because the smaller the alignment error margin (misalign margin) of the cell gap (cell gap).

즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다. That is, the liquid crystal display device of transverse electric-field type, so its advantages and disadvantages as described above may be optional, depending on the user's intended use.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다. Figures 4a and 4b are perspective views illustrating an operation of the liquid crystal display of IPS when each of the off state and the on state.

도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 횡전계 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다. As shown in Figure 4a, the pixel electrode 12 and the common electrode 13 to the transverse electric field voltage of the liquid crystal molecular alignment direction (16) if not is the same direction as the arrangement direction of the initial alignment film (not shown) It is arranged.

그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 횡전계 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다. And as shown in Figure 4b, the pixel electrode 12 and the common electrode 13, alignment direction 16 of liquid crystal molecules when the applied transverse electric field voltage is seen that the arrangement in the direction (17) applied to the electric field can.

이하, 첨부된 도면을 참고하여 종래의 IPS의 액정표시장치에 대하여 설명하 기로 한다. Reference to the accompanying drawings, description will be given to a group with the liquid crystal display of a conventional IPS.

도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 평면도이고, 도 6a는 도 5의 'A'영역의 종래 기술에 따른 IPS의 액정표시장치의 확대 평면도이며, 도 6b는 도 6a의 Ⅰ-Ⅰ'라인에 따른 종래의 IPS의 액정표시장치의 구조 단면도이다. Figure 5 is an enlarged plan view of the transverse electric field system (IPS) liquid crystal display of the IPS according to a plan view of a liquid crystal display device, Fig. 6a shows the prior art of the 'A' region of FIG. 5 in accordance with the prior art, Figure 6b is a a structural cross sectional view of a liquid crystal display device of a conventional IPS along line ⅰ-ⅰ 'of 6a.

종래의 IPS의 액정표시장치는 도 5와 도 6a 및 도 6b에 도시한 바와 같이, 투명한 하부기판(60)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(61)이 배열되고, 상기 게이트 라인(61)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(64)이 배열된다. As the liquid crystal display of a conventional IPS are shown in Figures 6a and 6b in FIG. 5, to define a pixel region on a transparent lower substrate 60, a plurality of gate lines 61 have a predetermined distance in one direction to the is arranged, having a predetermined distance in a direction perpendicular to the gate line 61, a plurality of data lines 64 are arranged.

이때 데이터라인(64)은 한 화소영역의 길이에서 적어도 한번 꺽이는 지그재그 형상을 한다. The data line 64 is at least once kkeokyineun staggered pattern in the length of a pixel area.

그리고 상기 게이트 라인(61)과 데이터 라인(64)이 교차되어 정의된 각 화소영역에는 박막 트랜지스터(T)가 형성된다. And pixel regions defined in the gate line 61 and data line 64 is crossed is formed with a thin film transistor (T).

여기서 박막 트랜지스터(T)는 상기 게이트 라인(61)으로부터 돌출되어 형성되는 게이트 전극(61a)과, 전면에 형성된 게이트 절연막(62)과, 상기 게이트 전극(61a) 상측의 게이트 절연막(62)위에 형성되는 액티브층(63)과, 상기 데이터 라인(64)으로부터 돌출되어 형성되는 소오스 전극(64a)과 상기 소오스 전극(64a)과 일정한 간격을 갖고 형성되며 화소전극(66b)과 일체형으로 형성된 드레인 전극(66a)으로 구성된다. The thin film transistor (T) is formed on the gate electrode (61a), a gate insulating film 62, a gate insulating film 62 on the upper side and the gate electrode (61a) formed on the front surface is formed to protrude from the gate line 61 an active layer 63, and is formed to have a source electrode (64a) and the source electrode (64a) and at regular intervals formed to protrude from the data line 64, a drain electrode formed integrally with the pixel electrode (66b) is ( It consists of a 66a).

또한 상기 게이트라인(61)과 동일층상에 제1, 제2공통전극(61b, 61c)이 형성 되는데, 이때 제1공통전극(61b)은 게이트라인(61)과 평행하게 화소영역을 가로지르도록 형성되어 있고, 제2공통전극(61c)은 지그재그 형상을 하는 데이터라인(64)과 평행하게 지그재그형으로 한 화소영역에 복수개가 형성되어 있다. In addition, the gate line 61, and there is a first and a second common electrode (61b, 61c) formed on the same layer, wherein the first common electrode (61b) is a gate line so as to cross the parallel pixel region and the 61 is formed, the second common electrode (61c) is a plurality formed in a pixel area as the data line 64 and parallel to the staggered zigzag shape.

이때 제2공통전극(61c)은 도 6a에서와 같이 제1공통전극(61b)을 기준으로 상하 대칭적으로 배열된다. The second common electrode (61c) is to be arranged in the up and down symmetrically, based on the first common electrode (61b), as shown in Figure 6a.

그리고 상기 데이터라인(64)을 포함한 하부기판(60) 전면에 보호막(65)이 형성되어 있다. And a protection film 65 is formed on the entire lower substrate 60 including the data line 64.

그리고 상기 게이트 라인(61)과 데이터 라인(64)이 교차하여 정의되는 화소영역에는 상기 제2공통전극(61c)과 평행하며 일정 간격을 갖도록 제2공통전극(61c)들 사이에 지그재그 형태로 화소전극(66b)이 배열되어 있다. And the gate line 61 and the data line to the pixel area 64, the intersection defining said second common electrode (61c) and parallel to a predetermined interval to have a second common electrode (61c), the pixels in a zigzag form between the are arranged electrodes (66b).

이때 화소전극(66b)도 상기 제1공통전극(61b)을 기준으로 상하 대칭적으로 배열된다. At this time, the pixel electrode (66b) is also arranged in the vertical symmetrical relative to the said first common electrode (61b).

그리고 상기 화소전극(66b)은 콘택홀을 통해 박막트랜지스터의 드레인전극 역할을 한다. And the pixel electrode (66b) is a drain electrode of the TFT through a contact hole role.

이때, 상기 제2공통전극(61c)과 화소전극(66b) 사이에 위치한 액정은 상기 제2공통전극(61c)과 화소전극(66b) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다. At this time, the second common electrode are arranged in the same direction as the liquid crystal located between (61c) and the pixel electrode (66b) is by the transverse electric field distribution between the second common electrode (61c) and the pixel electrode (66b) one constitute the domain, in the transverse electric field system it can be manufactured of a liquid crystal display device having a wider viewing angle can be configured a number of multi-domain in a single pixel region.

제2공통전극(61c)과 화소전극(66b)이 지그재그(zigzag) 형태로 형성되므로 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향 방향을 다양하게 할 수 있는 멀티 도메인을 유도할 수 있다. A second common electrode, so as to be oriented in a different direction (61c) and the pixel electrode (66b) is not oriented in a direction that is formed in the form staggered (zigzag) that all of the liquid crystal which is located in one pixel, in a pixel the orientation direction of the liquid crystal is oriented can lead to a multi-domain which can be varied.

상기에서 도면에는 도시되어 있지 않지만, 제1공통전극(61b)은 화소영역을 가로지르도록 형성되지 않고, 게이트라인(61)과 인접하게 화소영역의 외곽에 배치될 수도 있고, 이때 제2공통전극(61c)과 화소전극(66b)은 제1공통전극(61b)을 중심으로 대칭으로 형성되지 않고, 서로 평행하게 한 화소영역에서 지그재그 형상으로 여러번 꺽여 형성될 수 있다. Although in the drawing, not shown, the first common electrode (61b) may be disposed on the outside of not formed to cross the pixel region adjacent to the gate line 61, the pixel region, wherein the second common electrode (61c) and the pixel electrode (66b) may be formed several times kkeokyeo the first common electrode is formed in the center without the symmetric (61b), a pixel region in the zigzag shape in parallel with each other.

한편, 상기와 같은 구성을 갖는 종래 횡전계 방식의 액정표시장치는 도 5와 도 6b에 도시된 바와 같이 액정 주입구(56)를 통해서 이온 불순물들이 액티브라인 내부에 유입되어 축적될 때, 금속과 투명도전성 물질(ITO) 즉, 제1, 제2공통전극(61a,61b)과 화소전극(66b)간에 워크 평션(Work Function)의 차이로 +/- 프래임간에 DC가 상대적으로 크게 발생하게 된다. On the other hand, when through the liquid crystal injection port 56 as the liquid crystal display of a conventional transverse electric field system having a configuration as described above is shown in Figure 6b and Fig ion impurities is introduced inside the active line is stored, the metal and transparent conductive material (ITO) that is, the first, is the relatively large DC generated between the second common electrode (61a, 61b) and +/- frame, set the function of the difference in the work (work Function) between the pixel electrode (66b).

DC 작용 수준은 동일 금속이나 동일 ITO를 적용하는 구조 대비 DC 레벨의 증가로 인해 이온 트랩 확률 및 수준이 증가한다. DC act levels increase the probability of the ion trap and level due to an increase in the structure compared to the DC level applied to the same ITO or the same metal.

특히, 마지막 도트(Dot)의 마지막 윈도우 즉, 블루 도트(Blue Dot)는 데이터라인이 위치해 있는 우측 윈도우 영역대비 실제 개구영역에서 트랩되는 이온들의 개수가 많기 때문에 내부 DC가 더 크게 걸리게 된다. In particular, that the last window of the last dot (Dot), blue dot (Blue Dot) are caught inside the DC larger because of the large number of ions trapped in the actual opening area compared to the right side window area with the data line located.

이와 같이 트랩된 이온들에 의해 블루라인 빛샘 현상이 발생하게 되고, 이와 같은 현상은 이온들의 이동 속도가 느려지는 저온에서 더 심하게 발생한다. By the ion trap in this manner and the generated blue light leakage line, this phenomenon occurs more severely at low temperatures slowing down the moving speed of ions.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 마지막 도트인 블루 라인에서의 빛샘 현상을 방지하기에 알맞은 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하는데 있다. The present invention is one made in view of solving the problems as described above, it is an object of the present invention to provide a last dot of the liquid crystal display device of transverse electric-field type suitable for preventing light leakage in the blue line and a method of manufacturing the same.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식의 액정표시장치는 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터 라인과; A plurality of gate line to define a pixel area liquid crystal display device of transverse electric-field type according to the present invention for achieving the above object, is disposed on the substrate and cross the data lines; 상기 게이트라인과 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; And a thin film transistor formed on the crossing points of the gate lines and data lines; 상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 제1공통전극과; It is formed in the same layer as the gate line, the first common electrode arranged in parallel with the gate lines; 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 제2공통전극과; The first is connected to the common electrode common second plurality is formed at a predetermined interval in the pixel region and the electrode; 액정주입구에 인접한 최외각의 상기 제2공통전극과 일정간격을 갖고 상기 데이터라인과 평행하게 배열된 더미 데이터라인과; The second common electrode and a having a predetermined interval are arranged parallel to the data line and the dummy data line of the outmost adjacent to the liquid crystal injection port and; 상기 박막 트랜지스터에 연결되면서 상기 복수개의 제2공통전극 사이에 일정 간격을 갖고 형성된 화소전극을 포함하여 구성됨을 특징으로 한다. Including a pixel electrode formed with a predetermined interval between the plurality of the second common electrode as connected to the thin film transistor is characterized by configured.

상기 제2공통전극은 한번 이상 꺽인 지그재그 형태로 형성되고, 상기 데이터라인과 상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형태로 형성된다. The second common electrode is formed in a zigzag shape over kkeokin once, the data line and the pixel electrode is formed in parallel with the second common electrode in a zigzag form.

상기 제1공통전극은 상기 화소영역을 가로지르도록 형성되거나, 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성된다. The first common electrode may be formed to cross the pixel region, it is formed in the periphery of the pixel region adjacent to the gate line.

상기와 같은 구성을 갖는 본 발명의 횡전계 방식의 액정표시장치의 제조방법은 기판상에 일방향으로 복수개의 게이트라인을 형성하는 단계; Method for manufacturing a liquid crystal display device of transverse electric-field type according to the present invention having the configuration as described above includes forming a plurality of gate lines in one direction on the substrate; 상기 게이트라인을 형성함과 동시에 동일층상에 상기 게이트라인과 평행한 방향으로 제1공통전극을 형성하고, 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격을 갖도록 복수개의 제2공통전극을 형성하는 단계; Forming a first common electrode on the same layer at the same time as forming the gate line as a parallel to the gate line direction, and connected to the first common electrode and a plurality of second common electrode so as to have a predetermined interval in the pixel region forming; 상기 게이트라인 및 상기 제1, 제2공통전극을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; Forming a gate insulating film on the substrate including the gate line and the first and second common electrode; 상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 복수개의 데이터라인을 형성하는 단계; The method comprising the arrangement and cross the gate lines to form a plurality of data lines so as to define a pixel region; 상기 데이터라인을 형성함과 동시에 액정주입구에 인접한 최외각의 상기 제2공통전극과 일정간격을 갖도록 더미 데이터라인을 형성하는 단계; Forming a dummy data line formed at the same time as the data line to have a second common electrode and the predetermined distance of the outermost injection hole adjacent to the liquid crystal; 상기 데이터라인 및 더미 데이터라인을 포함한 상기 기판상에 보호막을 형성하는 단계; Forming a protective film on the substrate including the data lines and the dummy data lines; 상기 제2공통전극 사이에 교차 형성되도록 상기 보호막상에 화소전극을 형성하는 단계를 포함함을 특징으로 한다. Characterized in that it comprises the step of forming a pixel electrode on the protective film so that the crossing formed between the second common electrode.

상기 제1공통전극은 상기 화소영역을 가로지르도록 형성하거나, 상기 제1공통전극은 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성한다. The first common electrode is the first common electrode is formed, or to cross the pixel region is formed at the periphery of the pixel region adjacent to the gate line.

상기 제2공통전극, 상기 데이터라인과 상기 더미 데이터라인은 한번 이상 꺽인 지그재그 형상으로 형성한다. The second common electrode and the data lines and the dummy data lines are formed in a zigzag shape over kkeokin once.

상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형상으로 형성한다. The pixel electrode is formed by the first zig-zag shape parallel to the second common electrode.

상기 보호막은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 어느 하나로 형성한다. The protective film is formed by any one from among acrylic, polyimide, BCB (Benzo Cyclo Butene), oxide film, nitride film.

상기 게이트라인과 상기 제1, 제2공통전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용하여 형성한다. The gate line and the first and the second common electrode is formed of a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W).

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 횡전계 방식 의 액정표시장치 및 그 제조방법에 대하여 설명하면 다음과 같다. Referring now to the accompanying drawings, description will be given to the liquid crystal display device and a manufacturing method of transverse electric-field type according to an embodiment of the present invention.

먼저, 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 구성에 대하여 설명하기로 한다. First, as to the configuration of transverse electric-field type liquid crystal display device in accordance with an embodiment of the invention.

도 7은 본 발명의 실시예에 따른 IPS의 액정표시장치의 평면도이고, 도 8a는 도 7의 'B'영역의 본 발명의 실시예에 따른 IPS의 액정표시장치의 확대 평면도이며, 도 8b는 도 8a의 Ⅱ-Ⅱ'라인에 따른 본 발명의 실시예에 따른 IPS의 액정표시장치의 구조 단면도이다. Figure 7 is a plan view of the liquid crystal display of IPS in accordance with an embodiment of the invention, Figure 8a is an enlarged plan view of a liquid crystal display of the IPS according to an embodiment of the present invention of the 'B' region of Figure 7, Figure 8b It is also a cross-sectional structure of the liquid crystal display of IPS in accordance with an embodiment of the invention according to the 8a-ⅱ ⅱ 'line.

본 발명의 일실시예에 따른 횡전계 방식의 액정표시장치는 도 7과 도 8a 및 도 8b에 도시한 바와 같이, 투명한 하부기판(90)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(91)이 배열되고, 상기 게이트 라인(91)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(94a)이 배열된다. A liquid crystal display device of transverse electric-field type according to one embodiment of the present invention is in one direction to have a predetermined distance to define a pixel region on a transparent lower substrate 90, as shown in Figures 8a and 8b, and Figure 7 a plurality of gate lines 91 are arranged, the gate in a direction perpendicular to a line 91 having a predetermined interval are a plurality of data lines (94a) are arranged.

이때 데이터라인(94a)은 한 화소영역의 길이방향으로 적어도 한번 꺽이는 지그재그 형상을 한다. The data line (94a) is at least one kkeokyineun zigzag shape in the longitudinal direction of the pixel region. 도 8a에는 한번 꺽인예를 도시했으나, 그 이상 여러번 꺽일 수도 있다. Although Figure 8a shows an example once kkeokin, it may be several times higher kkeokil.

또한 도 7에 도시한 바와 같이 액정 주입구(71)에 인접한 마지막 데이터라인(94a) 외에 마지막 도트(Dot)(블루 도트(Blue Dot))의 마지막 윈도우 부분에는 더미 데이터라인(94b)을 더 배치한다. Also further place the liquid crystal injection port 71 is the last data line (94a) in addition to the last dot (Dot) (blue dot (Blue Dot)) last window portion, the dummy data line (94b) of the adjacent as shown in Fig. 7 .

즉, 액정 주입구(71)에 인접한 액티브라인 외부에 더미 데이터라인(94b)을 배치한다. That is, the arrangement of the dummy data line (94b) to the active-line adjacent to the liquid crystal injection port 71.

이때 더미 데이터라인(94b)도 액티브라인에 형성된 데이터라인(94a)과 같이 지그재그 형상을 이룬다. At this time, it forms a zigzag shape as the dummy data line (94b) the data line (94a) formed on the active line Fig.

그리고 상기 게이트 라인(91)과 데이터 라인(94a)이 교차되어 화소영역을 정의하게 되고, 각 교차영역에 박막 트랜지스터(T)가 형성된다. And the gate lines 91 and data lines (94a) are crossed and to define a pixel region, a thin film transistor (T) is formed in each intersection region.

여기서 상기 박막 트랜지스터(T)는 상기 게이트 라인(91)으로부터 돌출되어 형성되는 게이트 전극(91a)과, 게이트 전극(91a)을 포함한 하부기판(90) 전면에 형성된 게이트 절연막(92)과, 상기 게이트 전극(91a) 상측의 게이트 절연막(92)위에 형성되는 액티브층(93)과, 상기 데이터 라인(94a)으로부터 돌출되어 형성되는 소오스 전극(94c)과, 상기 소오스 전극(94c)과 일정한 간격을 갖고 형성되며 차후에 형성될 화소전극(96)과 일체형으로 형성된 드레인 전극(96a)으로 구성된다. Wherein the thin film transistor (T) is the lower substrate 90, a gate formed on the front dielectric film (92) including a gate electrode (91a), and a gate electrode (91a) formed to protrude from the gate line 91, the gate has the active layer 93 and the source electrode (94c) is formed protruding from the data line (94a), the source electrode (94c) and at regular intervals is formed on the gate insulating film 92 of the upper electrode (91a) form and is composed of the pixel electrode 96 integrally with the drain electrode (96a) formed in a to be formed later.

또한 상기 게이트라인(91)과 동일층상에 제1, 제2공통전극(91b, 91c)이 형성되는데, 이때 제1공통전극(91b)은 게이트라인(91)과 평행하게 화소영역을 가로지르도록 형성되고, 제2공통전극(91c)은 데이터라인(94a)과 같이 지그재그 형태로 한 화소영역에 복수개가 형성되어 있다. In addition, the gate line 91 and there is a first and a second common electrode (91b, 91c) formed on the same layer, wherein the first common electrode (91b) is a gate line so as to cross the parallel pixel region and the 91 and forming a second common electrode (91c) is a plurality formed in a pixel area in a zigzag form as shown in the data line (94a).

이때 제2공통전극(91c)은 제1공통전극(91b)을 기준으로 상하 대칭적으로 배열되며, 서로 연결되어 있다. The second common electrode (91c) are arranged in the up and down symmetrically, based on the first common electrode (91b), are connected to each other.

그리고 상기 데이터라인(94a)을 포함한 하부기판(90) 전면에 보호막(95)이 형성되어 있다. And a protection film 95 is formed on the entire lower substrate 90 including the data line (94a).

그리고 상기 게이트 라인(91)과 데이터 라인(94a)이 교차하여 정의되는 화소영역에는 상기 제2공통전극(91c)과 평행하게 지그재그 형태를 갖고, 일정 간격으로 제2공통전극(91c)들 사이에 화소전극(96)이 배열되어 있다. And between the gate lines 91 and the data line to the pixel area (94a) intersect to define said second common electrode (91c) parallel to have a zigzag pattern, at predetermined intervals a second common electrode (91c) pixel electrodes 96 are arranged.

이때 화소전극(96)도 상기 제1공통전극(91b)을 기준으로 상하 대칭되게 지그재그 형태로 배열된다. The pixel electrode 96 is also to be vertically symmetrical with respect to the first common electrode (91b) are arranged in a zigzag pattern.

또한 상기 화소전극(96)은 콘택홀을 통해 박막트랜지스터(T)의 액티브영역과 접하여 드레인전극을 이룬다. In addition, the pixel electrode 96 forms the active region and a drain electrode in contact with the thin film transistor (T) through a contact hole.

그리고 화소전극(96)은 전단 게이트 라인 상부까지 연장되어 스토리지 전극을 이룬다. And the pixel electrode 96 forms a storage electrode extends to an upper previous gate line.

이때 스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 커먼(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조(미도시)로 구성할 수도 있다. The storage structure may be configured as one storage gate (Gate On Storage) and storage on the common (Storage On Common) both the hybrid storage (Hybrid Storage) structure (not shown) is applied.

또한 상기 제1공통전극(91b)은 도면에는 도시되지 않았지만 화소영역을 가로지르도록 형성되지 않고, 게이트라인(91)과 인접하게 화소영역의 외곽에 배치될 수도 있는데, 이때 제2공통전극(91c)과 화소전극(96)은 제1공통전극(91b)을 중심으로 대칭으로 형성되는 것이 아니고, 서로 평행하게 한 화소영역에서 지그재그 형상으로 한번 이상 꺽여 형성된다. In addition, the first common electrode (91b) is though not shown is not formed to cross the pixel region, there may be arranged outside of and adjacent to the gate line 91, the pixel region, wherein the second common electrode (91c the pixel electrodes 96 and) has a first common electrode (not to be formed symmetrically with the center of 91b), it is formed kkeokyeo one or more times parallel to the zigzag shape in the pixel regions with each other.

그리고 상부기판(80)에는 블랙매트릭스(81)와 칼라필터층(82)과 오버코트층(83)이 구성되어 있고, 도 7에 도시된 바와 같이 상기 하부기판(90)과 상부기판(80)을 합착하기 위한 씨일재(70)가 하부기판(90) 또는 상부기판(80)에 형성되어 있다. And laminating the upper substrate 80, the black matrix 81 and the color filter layer 82 and the overcoat layer 83 of the lower substrate 90 and upper substrate 80, as shown in this is constructed, Figure 7 the seed iljae 70 to be formed on the lower substrate 90 or upper substrate 80.

상기 제2공통전극(91c)과 화소전극(96) 사이에 위치한 액정은 상기 제2공통 전극(91c)과 화소전극(96) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 상기와 같은 구성에 의해서 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다. A liquid crystal positioned between the second common electrode (91c) and the pixel electrode 96 is in a domain are aligned in the same direction by the transverse electric field distribution between the second common electrode (91c) and the pixel electrode 96 in the forms, transverse electric-field type by the configuration described above it is possible to manufacture a liquid crystal display device having a wider viewing angle can be configured a number of multi-domain in a single pixel region.

즉, 상기에서 제2공통전극(91c)과 화소전극(96)이 지그재그(zigzag) 형태로 형성되므로 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향 방향을 다양하게 할 수 있는 멀티 도메인을 유도할 수 있다. In other words, in the above so as to be oriented in a different direction without being oriented in a direction in which the liquid crystal which is located in one pixel, so second common electrode (91c) and the pixel electrode 96 is formed in the form staggered (zigzag) all the , it can lead to a multi-domain which can vary the direction of orientation of the liquid crystal are oriented in one pixel.

한편, 상기에 상술한 바와 같이 상기 구성을 갖는 횡전계 방식의 액정표시장치는 도 7과 도 8b에 도시된 바와 같이 액정 주입구(71)를 통해서 이온 불순물들이 액티브라인 내부의 액티브영역에 유입되어 축적되는데, 이때 더미 데이터라인(94b)에 제1, 제2공통전극(91b,91c)보다 높은 DC 전압을 인가하면, 더미 데이터라인(94b)과 최외각 제2공통전극(91c) 사이에는 포지티브 포텐셜(Positive Potential) 우물이 형성되어 '-'이온 불순물이 축적된다. On the other hand, accumulation of the liquid crystal display of transverse electric-field type having the configuring apparatus as described above, in the is fed to the active area of ​​the ion impurities are inside the active line through the liquid crystal injection port 71, as shown in Figure 8b and Figure 7 there is, at this time, the positive potential between the first and the second common electrode by applying a high DC voltage lower than the (91b, 91c), the dummy data line (94b) and an outermost second common electrode (91c) to the dummy data line (94b) "-" ion impurities are accumulated (Positive Potential) wells are formed.

그리고 어느정도 '-' 이온 불순물들이 포텐셜 우물에 갇히게 되면, '-'이온들간에 반발력이 생겨서 액티브영역 외부의 '-'이온 불순물들은 액티브영역내부로 유입될 확률이 감소하게 된다. And to some extent - when the ionic impurities are trapped in the potential well, "" "-" A problem has repulsive force between the ions of the active region outside "-" ion impurities decreases the chance that flows into the active region.

또한 실제 구동시에도 '-'이온들은 더미 데이터라인(94b)에 형성된 포지티브 포텐셜 영역으로 끌려가게 되어 실제 개구된 영역에 트랩되는 이온의 개수를 줄여주게 되어 블루라인 빛샘을 개선할 수 있다. In addition, at the same time also the actual old "-" is dropped ions are attracted by the positive potential region formed in the dummy data line (94b) to reduce the number of ions trapped in the actual opening area can improve the blue light leakage line.

이때, 화소전극(96)과 제2공통전극(91c)은 그 거리가 대략 10㎛이상인데, 더미 데이터라인(94b)과 최외각 제2공통전극(91c)은 그 거리가 대략 2~3㎛이므로, 더미 데이터라인(94b)과 최외각 제2공통전극(91c) 즉, 비개구영역에 전계가 더 강하게 걸리기 때문에 개구영역 대비 더 많은 수의 '-'이온 불순물들이 포텐셜 우물에 트랩되게 되어 종래에 비해 상대적으로 빛샘 수준이 양호하다. At this time, the pixel electrode 96 and the second common electrode (91c) is a distance of approximately inde 10㎛ above, the dummy data line (94b) and an outermost second common electrode (91c) is a distance of approximately 2 ~ 3㎛ since the dummy data line (94b) and an outermost second common electrode (91c) that is, because it takes the electric field is stronger than in the non-opening area of ​​the preparation opening area greater number - is the ion impurities are to be trapped in the potential well prior '' the relatively light leakage level is good compared.

상기와 같이 더미 데이터라인(94b)을 액티브라인 외부의 액정주입구(71)에 인접한 영역에 형성하므로써, 액정주입구를 통해서 들어온 '-'이온 불순물들이 액티브영역 내로 이동하지 못하도록 할 수 있다. It is possible to prevent the ion impurities are transferred into the active region - "" By forming the region adjacent to the dummy data line (94b), the active line liquid crystal injection port 71 on the outside, entered through the liquid crystal injection port as described above.

다음에, 상기 구성을 갖는 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명하기로 한다. Next, it will be described a manufacturing method of transverse electric-field type liquid crystal display device in accordance with an embodiment of the present invention having the above configuration.

도 9a 내지 도 9c는 본 발명의 실시예에 따른 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도이다. Figures 9a through 9c are cross-sectional views showing a manufacturing method of a liquid crystal display of IPS in the embodiment;

도 9a에 도시한 바와 같이 투명한 하부 기판(90)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(도시되지 않음)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 라인(도 8a의 91)과 상기 게이트 라인(91)에서 일 방향으로 돌출 형성된 게이트 전극(91a)을 형성한다. A transparent deposit a conductive metal on a lower substrate 90 and by patterning the conductive metal by using a photo and etching process, the gate pad, one end being wider composed of a predetermined area as shown in Figure 9a (not shown) and it is in the gate line (91 of FIG. 8a) and the gate line 91 extending from the gate pad in one direction to form a protrusion formed in the gate electrode (91a) in one direction.

상기 도전성 금속을 패터닝하여 게이트 라인(91)을 형성함과 동시에, 상기 게이트 라인(91)과 동일층상에 제1, 제2공통전극(91b, 91c)을 형성한다. And simultaneously form the gate line 91 by patterning the conductive metal to form the first and the second common electrode (91b, 91c) to the gate line 91 and the same layer.

이때 제1공통전극(91b)은 게이트라인(91)과 평행하게 화소영역을 가로지르도 록 형성한다. The first common electrode (91b) to form the gate line 91 also parallel to traverse the pixel region and the lock.

그리고 제2공통전극(91c)은 한 화소영역에 지그재그 형상으로 한 번이상 꺽이도록 복수개를 배열시킨다. And the second common electrode (91c) causes a plurality of arrays being bent one or more times in a zigzag pattern in a pixel region.

이때 제2공통전극(91c)은 제1공통전극(91b)을 기준으로 상하 대칭적으로 서로 연결되어 있다. The second common electrode (91c) are connected to each other in the up and down symmetrically, based on the first common electrode (91b).

여기서 상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용할 수 있다. Here, the conductive metal may be a metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W).

도면에는 나타나 있지 않지만 상기 제1공통전극(91b)은 상기 게이트라인(91)과 인접하게 화소영역의 외곽부에 형성할 수도 있는데, 이때 제2공통전극(91c)은 제1공통전극(91b)을 통해 서로 연결되며, 한 화소영역에 지그재그 형상으로 한 번이상 꺽이도록 복수개를 배열시킨다. Although the figure does not show the first common electrode (91b) is there to form the outer part of the pixel region adjacent to the gate line 91, wherein the second common electrode (91c) has a first common electrode (91b) to be connected to each other through, thereby arranging the plurality of being bent at least once in a zigzag shape in a pixel region.

이후에 도 9b에 도시한 바와 같이, 상기 게이트 전극(91a)(도 8a 참조)이 형성된 하부기판(90)의 전면에 게이트 절연막(92)을 형성한다. As later shown in Figure 9b to thereby form the gate insulating film 92 on the entire surface of the gate electrode (91a) (see FIG. 8a), the lower substrate 90 is formed.

여기서 상기 게이트 절연막(92)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO 2 )을 사용할 수 있다. Wherein the gate insulating film 92 may be a silicon nitride film (SiNx) or silicon oxide (SiO 2).

이후에 상기 게이트 절연막(92)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다. After the forming the semiconductor layer (amorphous silicon + impurity amorphous silicon) on said gate insulating film (92).

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(91a) 상부에 아일랜드(island) 형태를 갖는 액티브층(93)(도 8a 참조)을 형성한다. Then, by patterning the semiconductor layer by photo and etching process to form the upper part of the gate electrode (91a), Ireland (island), the active layer 93 in the form (see Fig. 8a).

이후에 상기 액티브층(93)이 형성된 하부기판(90)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(91)(도 8a 참조)과 교차하여 일 방향으로 지그 재그 형상을 하는 복수개의 데이터 라인(94a)과, 끝단에 소정면적을 갖는 소오스 패드(도시되지 않음)와, 상기 데이터 라인(94a)에서 일 방향으로 돌출 연장된 소오스 전극(94c)을 형성한다. And after depositing a conductive metal on the entire surface of the active layer underlying substrate 90, 93 is formed on and patterned through photo and etching processes, the gate line 91 (see Fig. 8a) and a jig to intersect the one direction to form a plurality of data lines (94a) and, source pad having a predetermined area at an end (not shown) and the data line of the source electrode (94c) extending projecting in one direction from (94a) to a zag shape.

이때 데이터라인(94a)은 한 화소영역에서 한번 이상 꺽이도록 지그재그 형상으로 형성할 수 있으며, 제2공통전극(94c)과 평행하게 배열되도록 한다. The data line (94a) is so arranged being bent more than once in a pixel region can be formed in a zigzag shape, and the second parallel to the common electrode (94c).

이때 액정 주입구(71)에 인접한 마지막 데이터라인(94a) 외에 마지막 도트(Dot)(블루 도트(Blue Dot))의 마지막 윈도우 부분에는 더미 데이터라인(94b)을 더 형성한다. At this time, there forms a more dummy data line (94b) end of the window portion other than the last data line (94a) adjacent to the liquid crystal injection port 71, the end dots (Dot) (blue dot (Blue Dot)).

즉, 액정 주입구(71)에 인접한 액티브라인 외부에 더미 데이터라인(94b)을 형성한다. That is, in the active-line adjacent to the liquid crystal injection port 71 is formed in the dummy data line (94b).

이때 더미 데이터라인(94b)도 액티브라인에 형성된 데이터라인(94a)과 평행하게 지그재그 형상을 이룬다. At this time it constitutes a dummy data line (94b) a zigzag shape is parallel to the data line (94a) formed on the active line.

다음에 도 9c에 도시한 바와 같이, 데이터라인(94a)과 더미 데이터라인(94b)이 형성된 하부기판(90)의 전면에 유기 절연 물질을 증착하여 보호막(95)을 형성한다. Next, as shown in Fig 9c, by depositing an organic insulating material on the front of the data line (94a) and the dummy data line lower substrate (90), (94b) are formed to form a protective film (95).

상기 보호막(95)은 상기 액티브층(93)을 외부의 습기나 이물질로부터 보호하기 위한 목적으로 형성하는 것으로, 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 어느 하나를 사용하여 형성한다. By the protective film 95 is used for any of the active layer 93 in that form for the purpose of protection from external moisture or foreign material, acrylic, polyimide, BCB (Benzo Cyclo Butene), oxide film, nitride film forms.

이후에 상기 액티브층(93)의 소정부분이 노출되도록 포토 및 식각 공정을 통해 상기 보호막(95)을 선택적으로 제거하여 콘택홀(도 8a 참조)을 형성한다. Since the by selectively removing the protective film (95) through photo and etching processes so that the prescribed portion is exposed in the active layer 93 to form the contact holes (see Fig. 8a).

여기서 상기 콘택홀을 형성할 때 상기 게이트 패드 및 소오스 패드 부분도 노출되도록 한다. Here, such that the gate pad and the source pad portion exposed when forming the contact hole.

상기 콘택홀을 포함한 하부기판(90)의 전면에 도전성 금속을 증착하고, 포토 및 식각 공정을 통해 상기 도전성 금속을 선택적으로 제거하여 콘택홀을 통해 상기 액티브층의 소정부분과 콘택되어 드레인전극(96a)을 이루며 상기 제2공통전극(91c)과 평행하게 한번이상 꺽인 지그재그 형태로, 일정 간격을 갖고 제2공통전극(91c)들 사이에 배열되도록 화소전극(96)을 형성한다. Depositing a conductive metal on the entire surface of the lower substrate 90 including the contact hole, and the picture and through an etching process is the contact with a predetermined portion of said active layer through a contact hole by selectively removing the conductive metal drain electrode (96a ) forms a forms a second common electrode (91c) and the kkeokin one or more times in a zigzag form in parallel, the second common electrode has a predetermined distance (91c), a pixel electrode so as to be arranged between the 96.

상기 화소전극(96)은 상기 제1공통전극(91b)을 기준으로 상하 대칭적으로 배열된다. The pixel electrodes 96 are arranged in a vertical symmetrical relative to the said first common electrode (91b).

도면에는 도시되지 않았지만, 제1공통전극(91b)을 게이트라인(91)과 인접한 화소영역 외곽에 형성할 수도 있는데, 이때 화소전극(96)은 제1공통전극(91b)을 기준으로 상하 대칭적으로 배열된다는 것만 제외하고는 상기에 설명한 화소전극(96)의 구조와 동일하게 배열한다. Though not shown, the first common There an electrode (91b) may be formed in the pixel region outside adjacent to the gate line 91, wherein the pixel electrode 96 is vertical relative to the first common electrode (91b) symmetrically except that the arrangement and is arranged in the same as that of the pixel electrode 96 described above.

이때 화소전극(96)은 전단의 게이트라인 상부까지 연장되어 스토리지전극(96b)을 이룬다. The pixel electrode 96 is extended to the gate lines an upper portion of the front end form a storage electrode (96b).

또한 스토리지 구조는 도면에는 도시되지 않았지만 스토리지 온 게이트(Storage On Gate)와 스토리지 온 커먼(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조로 형성할 수도 있다. In addition, the storage structure is a diagram, it may be formed on the storage gate (Gate On Storage) and storage on the common (Storage On Common) to both apply the hybrid storage (Hybrid Storage) structure, have not been shown.

도면에는 도시되지 않았지만, 상기 화소전극(96) 및 제1, 제2공통전극(91b,91c)을 포함한 하부기판(90)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다. Though not shown, to form the pixel electrode 96 and the first, second, front orientation film consisting of polyimide (polyimide) or the optical alignment material on the common electrode the lower substrate 90 including the (91b, 91c) .

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. The orientation film made of polyimide is the alignment direction by the mechanical rubbing is determined, PVCN substance (polyvinylcinnamate based material) and the polysiloxane based materials photo reactive material consisting of (polysiloxane based material) is the orientation direction by irradiation of light such as ultraviolet It is determined.

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다. At this time, the alignment direction is determined by the properties of light to be irradiated, or the light irradiation direction, that is the polarization direction.

이후에 블랙 매트릭스층(81)과 칼라필터층(82)과 오버코트층(83)이 형성된 컬러 필터 어레이 기판인 상부기판(80)을 준비한다.(도 8b 참조) Is prepared after the black matrix layer 81 and the color filter layer 82 and the overcoat layer 83 is formed the color filter array substrate of the upper substrate 80 on (see Fig. 8b)

상기 하부기판(90)과 상부기판(80)을 합착하기 위한 씨일재(70)(도 7 참조)를 하부기판(90) 또는 상부기판(80)에 형성한다. It is formed on the lower substrate 90 and upper substrate 80, seed iljae 70 (see Fig. 7), the lower substrate 90 or upper substrate 80 for the cementation.

이어, 상기 컬러 필터 기판인 상부기판(80)과 박막 트랜지스터 배열 기판인 하부기판(90)을 합착한다. Next, a cemented to the color filter substrate of the upper substrate 80 and the thin film transistor array substrate of the lower substrate 90. The

여기서, 도면에는 도시되지 않았지만 상기 상부기판(80)의 전면에는 하부기판(90)과 동일한 물질의 배향막이 형성되어 있다. Here, the drawing has the alignment film of the same material is formed and although not shown in front of the lower substrate 90 of the upper substrate (80).

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. On the other hand, the invention described above has the above-described embodiment and not limited to the accompanying drawings, the technology is that various changes and modifications may be made without departing from the scope of the present invention belongs to the art in will be apparent to those skilled in the art.

상기와 같은 본 발명의 횡전계 방식의 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다. A liquid crystal display device of transverse electric-field type according to the present invention as described above, and a manufacturing method has the following advantages.

마지막 도트(Dot)인 블루 라인에서의 빛샘 현상을 개선하여 IPS의 액정표시장치의 신뢰성을 높일 수 있다. To improve the light leakage in the blue line of the last dot (Dot) can increase the reliability of the liquid crystal display of the IPS.

Claims (14)

  1. 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터 라인과; It is cross-disposed on a substrate a plurality of gate lines that define the pixel region and the data lines;
    상기 게이트라인과 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; And a thin film transistor formed on the crossing points of the gate lines and data lines;
    상기 게이트라인과 동일층상에 형성되며, 상기 게이트라인과 평행하게 배열된 제1공통전극과; Is formed in the same layer as the gate line, the first common electrode arranged in parallel with the gate lines;
    상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격으로 형성된 복수개의 제2공통전극과; The first is connected to the common electrode common second plurality is formed at a predetermined interval in the pixel region and the electrode;
    상기 제1 및 제2 공통전극보다 높은 전압이 인가되며, 액정주입구에 인접한 상기 화소영역 내에 형성된 최외각의 상기 제2공통전극과 일정간격을 갖고 상기 데이터라인과 평행하게 배열된 더미 데이터라인과; The first and the second common electrode is than applied with a high voltage, having a second common electrode and the predetermined distance of the outermost formed in the pixel region close to the liquid crystal injection port above arranged in parallel with the data line dummy data lines;
    상기 박막 트랜지스터에 연결되면서 상기 복수개의 제2공통전극 사이에 일정 간격을 갖고 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. Coupled with the thin film transistor of the horizontal electric field mode liquid crystal display device, characterized by configured to include a pixel electrode formed with a predetermined interval between the plurality of the second common electrode.
  2. 제1항에 있어서, According to claim 1,
    상기 제2공통전극은 한번 이상 꺽인 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. A liquid crystal display device of transverse electric-field type, characterized by said second common electrode is formed kkeokin one or more times in a zigzag form.
  3. 제1항에 있어서, According to claim 1,
    상기 데이터라인과 상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The data line and the pixel electrode The liquid crystal display device of transverse electric-field type, characterized by in parallel with the second common electrode formed in a zigzag form.
  4. 제1항에 있어서, According to claim 1,
    상기 제1공통전극은 상기 화소영역을 가로지르도록 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The first common electrode is a liquid crystal display device of transverse electric-field type, characterized by formed to cross the pixel region.
  5. 제1항에 있어서, According to claim 1,
    상기 제2공통전극은 상기 제1공통전극을 기준으로 상하 대칭되도록 지그재그 형태로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The second common electrode is a liquid crystal display device of transverse electric-field type, characterized by formed in a zigzag form so that the vertical symmetry with respect to the first common electrode.
  6. 제1항에 있어서, According to claim 1,
    상기 제1공통전극은 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The first common electrode is a liquid crystal display device of transverse electric-field type, characterized by formed on the outside of the pixel region adjacent to the gate line.
  7. 제1항에 있어서, According to claim 1,
    상기 화소전극은 전단 게이트라인의 상부까지 연장 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The pixel electrode is a liquid crystal display device of transverse electric-field type, characterized by extension formed to the upper portion of the previous gate line.
  8. 기판상에 일방향으로 복수개의 게이트라인을 형성하는 단계; Forming a plurality of gate lines in one direction on the substrate;
    상기 게이트라인을 형성함과 동시에 동일층상에 상기 게이트라인과 평행한 방향으로 제1공통전극을 형성하고, 상기 제1공통전극과 연결되며 상기 화소영역내에 일정 간격을 갖도록 복수개의 제2공통전극을 형성하는 단계; Forming a first common electrode on the same layer at the same time as forming the gate line as a parallel to the gate line direction, and connected to the first common electrode and a plurality of second common electrode so as to have a predetermined interval in the pixel region forming;
    상기 게이트라인 및 상기 제1, 제2공통전극을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; Forming a gate insulating film on the substrate including the gate line and the first and second common electrode;
    상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 복수개의 데이터라인을 형성하는 단계; The method comprising the arrangement and cross the gate lines to form a plurality of data lines so as to define a pixel region;
    상기 제1 및 제2 공통전극보다 높은 전압이 인가되며, 상기 데이터라인을 형성함과 동시에 액정주입구에 인접한 상기 화소영역 내에 형성된 최외각의 상기 제2공통전극과 일정간격을 갖도록 더미 데이터라인을 형성하는 단계; Forming the first and the dummy data line 2, the common electrode is applied with a voltage higher than, have a second common electrode and the predetermined distance of the outermost are formed at the same time as formation of the data line in the pixel region close to the liquid crystal injection port the method comprising;
    상기 데이터라인 및 더미 데이터라인을 포함한 상기 기판상에 보호막을 형성하는 단계; Forming a protective film on the substrate including the data lines and the dummy data lines;
    상기 제2공통전극 사이에 교차 형성되도록 상기 보호막상에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The method of the claim of transverse electric-field type which is characterized in that it comprises the step of forming a pixel electrode on the protective film so that the crossing formed between the second common electrode a liquid crystal display device.
  9. 제8항에 있어서, The method of claim 8,
    상기 제1공통전극은 상기 화소영역을 가로지르도록 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The first common electrode manufacturing method of the liquid crystal display device of transverse electric-field type, characterized in that the formation to traverse the pixel region.
  10. 제8항에 있어서, The method of claim 8,
    상기 제2공통전극, 상기 데이터라인과 상기 더미 데이터라인은 상기 제1공통 전극을 기준으로 상하 대칭되도록 한번 이상 꺽인 지그재그 형상으로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The method of the second common electrode and the data lines and the dummy data line, the first common electrode in the liquid crystal transverse electric-field type according to, characterized in that one or more kkeokin formed in a zigzag shape such that the upper and lower symmetrical relative to the display device.
  11. 제8항에 있어서, The method of claim 8,
    상기 제1공통전극은 상기 게이트라인과 인접한 상기 화소영역의 외곽에 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The method of the first common electrode is constituted of a liquid crystal display of transverse electric-field type, characterized in that formed on the outside of the pixel region adjacent to the gate line device.
  12. 제8항에 있어서, The method of claim 8,
    상기 화소전극은 상기 제2공통전극과 평행하게 지그재그 형상으로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The pixel electrode manufacturing method of the third of the transverse electric field system which is characterized by forming a second common electrode parallel to the zigzag-shaped liquid crystal display device.
  13. 제8항에 있어서, The method of claim 8,
    상기 보호막은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 어느 하나로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The protective film of acrylic, polyimide, BCB (Benzo Cyclo Butene), an oxide film, process for producing a liquid crystal display device of transverse electric-field type, characterized in that the form of any one among the nitride film.
  14. 제8항에 있어서, The method of claim 8,
    상기 게이트라인과 상기 제1, 제2공통전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용하여 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The gate line and the first and the second common electrode is aluminum (Al), chromium (Cr), molybdenum liquid crystal display of transverse electric-field type, characterized in that the forming by using a metal such as (Mo), tungsten (W) method for manufacturing a device.
KR1020020048656A 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same KR100760946B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020048656A KR100760946B1 (en) 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020048656A KR100760946B1 (en) 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same
US10/441,066 US6970223B2 (en) 2002-08-17 2003-05-20 In-plane switching mode LCD device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20040016470A KR20040016470A (en) 2004-02-25
KR100760946B1 true KR100760946B1 (en) 2007-09-21

Family

ID=37322423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020048656A KR100760946B1 (en) 2002-08-17 2002-08-17 Liquid crystal display device of in-plane switching and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100760946B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720451B1 (en) * 2002-12-31 2007-05-22 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching
KR101146470B1 (en) * 2005-05-27 2012-05-21 엘지디스플레이 주식회사 An array substrate for Liquid Crystal Display device and the method for fabricating the same
JP4975281B2 (en) * 2005-06-30 2012-07-11 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display
KR101171180B1 (en) 2005-07-15 2012-08-20 삼성전자주식회사 Liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307295A (en) 1996-11-06 1998-11-17 Nec Corp Lateral electric field system liquid crystal display device
KR100282934B1 (en) 1995-10-04 2001-03-02 가나이 쓰도무 A liquid crystal display device of transverse electric-field type liquid crystal consisting of two molecules or more reorientation direction, and a method of manufacturing the same
KR20020009145A (en) * 2000-07-24 2002-02-01 구본준, 론 위라하디락사 IPS mode Liquid crystal display device
KR20020030227A (en) * 2000-10-16 2002-04-24 구본준, 론 위라하디락사 Liquid Crystal Display Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282934B1 (en) 1995-10-04 2001-03-02 가나이 쓰도무 A liquid crystal display device of transverse electric-field type liquid crystal consisting of two molecules or more reorientation direction, and a method of manufacturing the same
JPH10307295A (en) 1996-11-06 1998-11-17 Nec Corp Lateral electric field system liquid crystal display device
KR20020009145A (en) * 2000-07-24 2002-02-01 구본준, 론 위라하디락사 IPS mode Liquid crystal display device
KR20020030227A (en) * 2000-10-16 2002-04-24 구본준, 론 위라하디락사 Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR20040016470A (en) 2004-02-25

Similar Documents

Publication Publication Date Title
JP3567183B2 (en) Liquid crystal display
KR101222955B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
US6992742B2 (en) Multi-domain liquid crystal display device having pixel electrodes with electric field inducing windows
US6335776B1 (en) Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode
US6791630B2 (en) Liquid crystal display devices having pixel and transparent conductive electrodes contacting drain electrodes and methods of fabricating related liquid crystal display devices
US6809787B1 (en) Multi-domain liquid crystal display device
CN100510860C (en) In-plane switching mode liquid crystal display device with adjustable viewing angle and method for fabricating the same
JP3492582B2 (en) Liquid crystal display device and method of manufacturing the same
JP4414824B2 (en) Multi-domain transverse electric field mode liquid crystal display device
US6661492B2 (en) In-plane switching LCD device
US6281957B1 (en) In-plane switching mode liquid crystal display device
US7924386B2 (en) Liquid crystal display device and driving method for fabricating the same
JP3613573B2 (en) Liquid crystal display device and manufacturing method thereof
US20040156005A1 (en) Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof
JP2005512153A (en) High aperture ratio LCD
EP1621924B1 (en) Liquid crystal display and panel therefor
US6654090B1 (en) Multi-domain liquid crystal display device and method of manufacturing thereof
KR100730495B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
US6900869B1 (en) Multi-domain liquid crystal display device with particular dielectric structures
US7206050B2 (en) IPS type LCD and method for fabricating the same
KR100857132B1 (en) liquid crystal display devices and manufacturing method of the same
US20020057411A1 (en) In-plane switching mode liquid crystal display device and manufacturing method thereof
KR100587217B1 (en) A substrate for IPS mode Liquid crystal display device and method for fabricating the same
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
US7940359B2 (en) Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12