KR20050050893A - Liquid crystal display device and method for fabricating the same - Google Patents

Liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR20050050893A
KR20050050893A KR1020030084543A KR20030084543A KR20050050893A KR 20050050893 A KR20050050893 A KR 20050050893A KR 1020030084543 A KR1020030084543 A KR 1020030084543A KR 20030084543 A KR20030084543 A KR 20030084543A KR 20050050893 A KR20050050893 A KR 20050050893A
Authority
KR
South Korea
Prior art keywords
electrode
pixel
layer
gate
substrate
Prior art date
Application number
KR1020030084543A
Other languages
Korean (ko)
Other versions
KR100983579B1 (en
Inventor
안지영
진현석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030084543A priority Critical patent/KR100983579B1/en
Publication of KR20050050893A publication Critical patent/KR20050050893A/en
Application granted granted Critical
Publication of KR100983579B1 publication Critical patent/KR100983579B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

데이터배선과 화소전극 사이에서의 빛샘 문제를 해결하기에 알맞은 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 액정표시장치는 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선 및 데이터배선의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; 상기 드레인전극과 콘택되도록 화소영역상에 형성된 화소전극과; 상기 드레인전극이 드러나도록 콘택홀을 갖으며, 상기 데이터배선과 상기 화소전극의 사이 영역에서의 두께가 다른 영역보다 두껍게 형성된 제 1 보호막을 포함함을 특징으로 한다. To provide a liquid crystal display device and a manufacturing method thereof suitable for solving the light leakage problem between the data wiring and the pixel electrode, the liquid crystal display device for achieving the above object and the first substrate facing each other at a predetermined interval and A second substrate; Gate and data lines formed on the first substrate in a length and width direction to define pixel regions; A thin film transistor formed of a gate electrode, a source electrode, and a drain electrode at an intersection of the gate wiring and the data wiring; A pixel electrode formed on the pixel region in contact with the drain electrode; And a first passivation layer having a contact hole so that the drain electrode is exposed and having a thickness greater than that of the other regions in the region between the data line and the pixel electrode.

Description

액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 액정표시장치에 대한 것으로, 보다 자세하게는 데이터라인과 화소전극 사이에서의 빛샘 현상을 줄이기에 알맞은 액정표시장치 및 그의 제조방법에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device suitable for reducing light leakage between a data line and a pixel electrode and a manufacturing method thereof.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal displays (LCDs), plasma display panels (PDPs), electro luminescent displays (ELDs), and vacuum fluorescent displays (VFDs) have been developed. Various flat panel display devices have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption, and mobile type such as monitor of notebook computer. In addition, it is being developed in various ways, such as a television for receiving and displaying broadcast signals, and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical advances have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.Therefore, in order for a liquid crystal display device to be used in various parts as a general screen display device, development of high quality images such as high definition, high brightness, and large area is maintained while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다. Such a liquid crystal display device may be broadly divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates having a space and are bonded to each other; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.The first glass substrate (TFT array substrate) may include a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each gate line and data line, and a plurality of thin films that transmit signals of the data line to each pixel electrode by being switched by signals of the gate line The transistor is formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.The second glass substrate (color filter substrate) includes a black matrix layer for blocking light in portions other than the pixel region, an R, G, B color filter layer for expressing color colors, and a common electrode for implementing an image. Is formed. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by a sealing material having a predetermined space by a spacer and having a liquid crystal injection hole, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.On the other hand, the driving principle of the liquid crystal display device as described above uses the optical anisotropy and polarization of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal is thin and long in structure, the liquid crystal has a direction in the arrangement of molecules, and the liquid crystal may be artificially applied to control the direction of the molecular arrangement.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Such liquid crystals may be classified into positive liquid crystals having a positive dielectric anisotropy and negative liquid crystals having a negative dielectric anisotropy according to an electrical specific classification, and liquid crystal molecules having a positive dielectric anisotropy are long axes of liquid crystal molecules in a direction in which an electric field is applied. The liquid crystal molecules arranged in parallel and having negative dielectric anisotropy are arranged perpendicularly to the direction in which the electric field is applied and the major axis of the liquid crystal molecules.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다. 1 is an exploded perspective view illustrating a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, the lower substrate 1 and the upper substrate 2 bonded to each other with a predetermined space, and the liquid crystal layer 3 injected between the lower substrate 1 and the upper substrate 2 are composed of. It is.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다. More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals, and a pixel electrode 6 is formed in each pixel region P where the gate line 4 and the data line 5 intersect, and each gate line The thin film transistor T is formed at the portion where (4) and the data line 5 intersect.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 includes a black matrix layer 7 for blocking light in portions other than the pixel region P, an R, G, and B color filter layer 8 for expressing color colors, and an image. The common electrode 9 is formed to implement the.

여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.The thin film transistor T may include a gate electrode protruding from the gate line 4, a gate insulating film (not shown) formed on the front surface, an active layer formed on the gate insulating film above the gate electrode, and the data. And a source electrode protruding from the line 5 and a drain electrode to face the source electrode.

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다. The pixel electrode 6 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 3 positioned on the pixel electrode 6 is aligned by a signal applied from the thin film transistor T, and the liquid crystal layer 3 is aligned with the alignment degree of the liquid crystal layer 3. Accordingly, the image can be expressed by controlling the amount of light passing through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. As described above, the liquid crystal panel drives the liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode 9 of the upper substrate 2 serves as a ground to discharge static electricity. It is possible to prevent the destruction of the liquid crystal cell.

이하, 첨부 도면을 참조하여 종래의 액정표시장치에 대하여 설명하면 다음과 같다. Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 2는 종래 TN 액정표시장치의 하부기판의 단위 화소를 나타낸 확대 평면도이고, 도 3a는 종래 기술에 따른 액정표시장치를 나타낸 구조 단면도이고, 도 3b는 도 2의 Ⅱ-Ⅱ' 선상에서의 종래 기술에 따른 액정 배열을 나타낸 단면도이며, 도 4는 도 3b의 단면도에 대응되는 투과율 시뮬레이션 결과도이다. FIG. 2 is an enlarged plan view showing a unit pixel of a lower substrate of a conventional TN liquid crystal display, FIG. 3A is a structural cross-sectional view showing a liquid crystal display according to the prior art, and FIG. 3B is a conventional cross-sectional view taken along line II-II 'of FIG. 4 is a cross-sectional view illustrating a liquid crystal array according to the technology, and FIG. 4 is a transmission simulation result diagram corresponding to the cross-sectional view of FIG. 3B.

종래 기술에 따른 액정표시장치는 도 2와 도 3a에 도시한 바와 같이, 투명한 하부기판(20)상에 종횡으로 형성되어 화소영역을 정의하는 게이트 배선(21)및 데이터 배선(24)과, 상기 게이트 배선(21)의 일측에서 돌출 형성된 게이트 전극(21a)과, 상기 게이트 전극(21a)을 포함한 하부기판(20)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(22)과, 상기 게이트 전극(21a) 상부의 상기 게이트 절연막(22)상에 아일랜드 형태로 형성되는 액티브층(23)과, 상기 데이터 배선(24)으로부터 돌출되어 상기 액티브층(23)의 일측 상부에 오버랩된 소오스 전극(24a)과, 상기 소오스 전극(24a)과 일정 간격 이격되고 액티브층(23)의 타측에 오버랩된 드레인 전극(24b)과, 상기 드레인전극(24b)이 드러나도록 콘택홀(26)을 갖도록 하부기판(20)의 전면에 균일 두께를 갖고 형성된 보호막(25)과, 상기 콘택홀(26)을 통해서 드레인전극(24b)과 콘택되도록 화소영역상에 형성된 화소전극(27)과 상기 화소전극(27)을 포함한 하부기판(20) 전면에 구성된 제 1 배향막(28)으로 구성된다. As shown in FIGS. 2 and 3A, a liquid crystal display according to the related art includes gate lines 21 and data lines 24 formed vertically and horizontally on a transparent lower substrate 20 to define pixel regions. A gate electrode 21a protruding from one side of the gate line 21, a gate insulating film 22 formed of a material such as SiNx or SiOx on the entire surface of the lower substrate 20 including the gate electrode 21a, and the gate An active layer 23 formed in an island shape on the gate insulating layer 22 on the electrode 21a and a source electrode protruding from the data line 24 and overlapping an upper portion of the active layer 23. 24a, a lower substrate spaced apart from the source electrode 24a, and having a drain electrode 24b overlapping the other side of the active layer 23, and a contact hole 26 so that the drain electrode 24b is exposed. Beam formed with uniform thickness on the front of 20 A film formed on the entire surface of the lower substrate 20 including the pixel electrode 27 and the pixel electrode 27 formed on the pixel region so as to contact the drain electrode 24b through the contact hole 26. It consists of one alignment film 28.

미설명 부호 23a는 오믹 콘택층이고, 30은 상부기판, 31은 블랙 매트릭스층, 32는 칼라필터층, 33은 투명 전극층, 34는 제 2 배향막이다. Reference numeral 23a denotes an ohmic contact layer, 30 is an upper substrate, 31 is a black matrix layer, 32 is a color filter layer, 33 is a transparent electrode layer, and 34 is a second alignment layer.

상기에서 데이터 배선(24)을 중심으로 좌측과 우측 화소영역에 형성된 화소전극(27)은, 데이터배선(24)과 화소전극(27) 사이에 형성된 보호막(25)과 큰 단차를 이루고 있지 않다. The pixel electrode 27 formed in the left and right pixel areas around the data line 24 does not form a large step with the protective film 25 formed between the data line 24 and the pixel electrode 27.

상기와 같이 구성된 종래의 액정표시장치는 도 3b에 도시한 바와 같이, 데이터배선(24)과 화소전극(27)에 전계를 인가해서 화면이 블랙(black) 상태가 되도록 할 경우, 데이터배선(24)과 화소전극(27) 사이의 전압차에 의해서 그 사이의 영역에서 전계가 왜곡되고, 이에 따라서 액정의 비틀림 현상이 발생하여 그 부분으로 빛샘 현상이 발생하게 된다. In the conventional liquid crystal display device configured as described above, as shown in FIG. 3B, when an electric field is applied to the data line 24 and the pixel electrode 27 to make the screen black, the data line 24 ), The electric field is distorted in the region between the pixel electrodes 27 and the pixel electrode 27, thereby causing the liquid crystal to be distorted to cause light leakage.

이와 같은 빛샘 현상은 도 4의 시뮬레이션 결과에서와 같이, 블랙(black) 상태를 구현해야 할 때, 데이터배선(54)과 화소전극(57) 사이의 영역에서의 투과율이 대략 35%로 증가하는 것을 보면 알 수 있다. This light leakage phenomenon, as shown in the simulation result of Figure 4, when the black (black) state should be implemented, the transmittance in the region between the data wiring 54 and the pixel electrode 57 increases to approximately 35% You can see it.

도 4의 전체 단면은 도 3b의 구조와 일대일 대응되는 것으로, X축의 27.5㎛ 지점은 데이터배선(54)의 중심부분에 대응되고, 투과율이 35%인 지점(20㎛와 32.5㎛)은 데이터배선(54)과 화소전극(57) 사이의 영역에 대응된다. The entire cross section of FIG. 4 corresponds one-to-one with the structure of FIG. 3B, where the 27.5 μm point of the X axis corresponds to the central portion of the data line 54, and the point (20 μm and 32.5 μm) of 35% transmittance is used for the data line. It corresponds to the area between 54 and the pixel electrode 57.

상기에서와 같이 화면이 블랙(black) 상태를 나타내야 할 때, 데이터 배선(54)과 화소전극(57) 사이의 영역에서 전계 왜곡에 의해서 투과율이 증가하게 되면, 그 영역에서 빛샘 현상이 발생하게 된다. When the screen is to have a black state as described above, if the transmittance is increased in the region between the data line 54 and the pixel electrode 57 by the electric field distortion, light leakage occurs in the region. .

한편, 상기와 같은 빛샘 문제를 막기 위해서 상부기판에 형성되는 블랙 매트릭스층의 폭을 넓게 형성하기도 하는데, 이와 같이 블랙 매트릭스층의 폭을 넓게 형성하면 빛샘 현상은 방지할 수 있지만, 개구율이 감소하게 되는 문제가 발생된다. On the other hand, in order to prevent the light leakage problem as described above, the width of the black matrix layer formed on the upper substrate is also widened. If the width of the black matrix layer is widened, light leakage can be prevented, but the aperture ratio is reduced. A problem arises.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 데이터배선과 화소전극 사이에서의 빛샘 문제를 해결하기에 알맞은 액정표시장치 및 그의 제조방법을 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device and a manufacturing method thereof suitable for solving the light leakage problem between the data wiring and the pixel electrode.

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선 및 데이터배선의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; 상기 드레인전극과 콘택되도록 화소영역상에 형성된 화소전극과; 상기 드레인전극이 드러나도록 콘택홀을 갖으며, 상기 데이터배선과 상기 화소전극의 사이 영역에서의 두께가 다른 영역보다 두껍게 형성된 제 1 보호막을 포함함을 특징으로 한다. The liquid crystal display device of the present invention for achieving the above object comprises a first substrate and a second substrate facing each other at a predetermined interval; Gate and data lines formed on the first substrate in a length and width direction to define pixel regions; A thin film transistor formed of a gate electrode, a source electrode, and a drain electrode at an intersection of the gate wiring and the data wiring; A pixel electrode formed on the pixel region in contact with the drain electrode; And a first passivation layer having a contact hole so that the drain electrode is exposed and having a thickness greater than that of the other regions in the region between the data line and the pixel electrode.

상기에서 제 1 보호막은 상기 박막 트랜지스터와 상기 화소전극 사이에 구성됨을 특징으로 한다. The first passivation layer may be configured between the thin film transistor and the pixel electrode.

상기 화소전극과 상기 제 1 보호막 사이의 두께는, 적어도 2000Å이상이 되도록 구성됨을 특징으로 한다. The thickness between the pixel electrode and the first passivation layer is configured to be at least 2000 GPa.

상기 제 2 기판에는, 상기 게이트배선과 상기 데이터 배선 및 상기 박막 트랜지스터 부분에 대응되는 영역에 형성된 블랙 매트릭스층과, 각 화소영역에 대응되는 영역에 형성된 컬러 필터층과, 상기 칼라 필터층을 포함한 전면에 형성된 투명 전극층과, 상기 투명 전극층상에 형성된 제 2 배향막이 구성됨을 특징으로 한다. The second substrate may include a black matrix layer formed in a region corresponding to the gate wiring, the data line, and the thin film transistor, a color filter layer formed in a region corresponding to each pixel region, and a color filter layer. The transparent electrode layer and the second alignment layer formed on the transparent electrode layer is characterized in that the configuration.

본 발명의 다른 실시예에 따른 액정표시장치는 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선 및 데이터배선의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; 상기 드레인전극이 드러나도록 콘택홀을 갖도록 상기 제 1 기판상에 형성된 제 2 보호막과; 상기 데이터배선 상부 및 그 인접 영역에 형성된 추가 보호막과, 상기 드레인전극과 콘택되도록 화소영역상에 형성된 화소전극을 포함함을 특징으로 한다. According to another exemplary embodiment of the present invention, a liquid crystal display includes: a first substrate and a second substrate facing each other at predetermined intervals; Gate and data lines formed on the first substrate in a length and width direction to define pixel regions; A thin film transistor formed of a gate electrode, a source electrode, and a drain electrode at an intersection of the gate wiring and the data wiring; A second passivation layer formed on the first substrate to have contact holes to expose the drain electrode; And an additional passivation layer formed on the data line and adjacent regions, and a pixel electrode formed on the pixel region to be in contact with the drain electrode.

상기 추가 보호막은 상기 데이터배선의 상부를 포함한 상기 데이터배선과 상기 화소전극 사이 영역에 형성됨을 특징으로 한다. The additional passivation layer may be formed in an area between the data line including the upper portion of the data line and the pixel electrode.

상기 추가 보호막의 두께는 적어도 2000Å이상이 되도록 구성됨을 특징으로 한다. The thickness of the additional protective film is configured to be at least 2000 되도록.

상기 구성을 갖는 본 발명에 따른 액정표시장치의 제조방법은 기판상에 게이트전극을 구비한 게이트배선을 형성하는 단계; 상기 게이트배선을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브층을 형성하는 단계; 상기 게이트배선과 교차 배치되어 화소영역을 정의하도록 데이터배선을 형성하는 단계; 상기 액티브층의 일측 및 타측에 오버랩되도록 소오스전극과 드레인전극을 형성하는 단계; 상기 기판상에 상기 데이터배선을 포함한 인접영역에서 다른 영역보다 높은 단차를 갖도록 제 1 보호막을 형성하는 단계; 상기 드레인전극과 콘택되도록 상기 화소영역에 화소전극을 형성함을 특징으로 한다. According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, including: forming a gate wiring having a gate electrode on a substrate; Forming a gate insulating film on the substrate including the gate wiring; Forming an active layer on the gate electrode; Forming data lines intersecting with the gate lines to define pixel areas; Forming a source electrode and a drain electrode to overlap one side and the other side of the active layer; Forming a first passivation layer on the substrate so as to have a step higher than another area in an adjacent area including the data line; The pixel electrode may be formed in the pixel region to be in contact with the drain electrode.

상기 제 1 보호막은, 상기 제 1 보호막상에 제 1 감광막을 도포하는 단계; 마스크를 이용하여 상기 제 1 감광막을 노광 및 현상해서 패터닝하는 단계; 상기 패터닝된 제 1 감광막을 이용해서 상기 제 1 보호막을 식각하는 단계를 포함함을 특징으로 한다. The first protective film, the step of applying a first photosensitive film on the first protective film; Exposing, developing and patterning the first photoresist film using a mask; And etching the first passivation layer by using the patterned first photoresist layer.

상기 마스크는 화소전극 형성용 마스크이고, 상기 제 1 감광막은 네가티브 감광막인 것을 특징으로 한다. The mask is a pixel electrode forming mask, and the first photosensitive film is a negative photosensitive film.

상기 제 1 보호막은 특히, 상기 데이터배선과 상기 화소전극 사이 영역에서 다른 영역보다 높은 단차를 갖도록 형성함을 특징으로 한다. In particular, the first passivation layer may be formed to have a higher level than other regions in the region between the data line and the pixel electrode.

상기 화소전극은 상기 제 1 보호막을 포함한 상기 기판 전면에 투명 도전막과 과 제 2 감광막을 차례로 형성하는 단계; 상기 마스크를 이용하여 상기 제 2 감광막을 노광 및 현상하여 화소영역 상부에만 남도록 상기 제 2 감광막을 패터닝하는 단계; 상기 패터닝된 제 2 감광막을 마스크로 상기 투명 도전막을 식각해서 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 한다. The pixel electrode sequentially forming a transparent conductive film and a second photoresist film on the entire surface of the substrate including the first protective film; Exposing and developing the second photoresist film using the mask to pattern the second photoresist film so as to remain only in an upper portion of the pixel region; And etching the transparent conductive layer using the patterned second photoresist layer as a mask to form a pixel electrode in a pixel region.

상기 화소전극은, 상기 제 1 보호막과 동일한 마스크를 사용하여 형성함을 특징으로 한다. The pixel electrode may be formed using the same mask as the first passivation layer.

상기 제 2 감광막은 포지티브 감광막인 것을 특징으로 한다. The second photosensitive film is characterized in that the positive photosensitive film.

상기 제 1 감광막이 포지티브 감광막일 경우, 상기 제 2 감광막은 네가티브 감광막인 것을 특징으로 한다. When the first photoresist film is a positive photoresist film, the second photoresist film is a negative photoresist film.

본 발명의 다른 실시예에 따른 액정표시장치의 제조방법은 기판상에 게이트전극을 구비한 게이트배선을 형성하는 단계; 상기 게이트배선을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브층을 형성하는 단계; 상기 게이트배선과 교차 배치되어 화소영역을 정의하도록 데이터배선을 형성하는 단계; 상기 액티브층의 일측 및 타측에 오버랩되도록 소오스전극과 드레인전극을 형성하는 단계; 상기 기판상에 제 2 보호막을 형성하는 단계; 상기 데이터배선을 포함한 인접영역에서 다른 영역보다 높은 단차를 갖도록 상기 제 2 보호막 상에 추가 보호막을 형성하는 단계; 상기 드레인전극과 콘택되도록 상기 화소영역에 화소전극을 형성함을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, including forming a gate wiring having a gate electrode on a substrate; Forming a gate insulating film on the substrate including the gate wiring; Forming an active layer on the gate electrode; Forming data lines intersecting with the gate lines to define pixel areas; Forming a source electrode and a drain electrode to overlap one side and the other side of the active layer; Forming a second passivation layer on the substrate; Forming an additional passivation layer on the second passivation layer so as to have a step higher than another area in an adjacent area including the data line; The pixel electrode may be formed in the pixel region to be in contact with the drain electrode.

상기 추가 보호막은 특히, 상기 데이터배선과 상기 화소전극 사이 영역에 형성함을 특징으로 한다. In particular, the additional passivation layer is formed in a region between the data line and the pixel electrode.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그의 제조방법에 대하여 설명하면 다음과 같다. Hereinafter, a liquid crystal display and a manufacturing method thereof according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명의 TN 액정표시장치의 하부기판의 단위 화소를 나타낸 확대 평면도이고, 도 6a는 본 발명의 제 1 실시예에 따른 TN 액정표시장치의 구조 단면도이고, 도 6b는 본 발명의 제 2 실시예에 따른 TN 액정표시장치의 구조 단면도이다. 5 is an enlarged plan view illustrating a unit pixel of a lower substrate of the TN liquid crystal display according to the present invention, FIG. 6A is a cross-sectional view of a structure of a TN liquid crystal display according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view of a structure of a TN liquid crystal display device according to an exemplary embodiment.

그리고 도 7은 종래와 본 발명의 데이터배선과 화소전극 사이의 구조를 비교한 도면이고, 도 8은 본 발명의 실시예에 따른 투과율 시뮬레이션 결과도이다. 7 is a view comparing the structure between the data wiring and the pixel electrode of the prior art and the present invention, and FIG.

본 발명의 제 1 실시예에 따른 액정표시장치는 도 5와 도 6a에 도시한 바와 같이, 투명한 하부기판(50)상에 종횡으로 형성되어 화소영역을 정의하는 게이트 배선(51)및 데이터 배선(54)과, 상기 게이트 배선(51)의 일측에서 돌출 형성된 게이트 전극(51a)과, 상기 게이트 전극(51a)을 포함한 하부기판(50)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(52)과, 상기 게이트 전극(51a) 상부의 상기 게이트 절연막(52)상에 아일랜드 형태로 형성되는 액티브층(53)과, 상기 데이터 배선(54)으로부터 돌출되어 상기 액티브층(53)의 일측 상부에 오버랩된 소오스 전극(54a)과, 상기 소오스 전극(54a)과 일정 간격 이격되고 액티브층(53)의 타측에 오버랩된 드레인 전극(54b)과, 상기 드레인전극(54b)이 드러나도록 콘택홀(56)을 갖으며 부분적으로 다른 두께를 갖도록 하부기판(50)의 전면에 형성된 제 1 보호막(55)과, 상기 콘택홀(56)을 통해서 드레인전극(54b)과 콘택되도록 화소영역상에 형성된 화소전극(57)과, 상기 화소전극을 포함한 하부기판(50) 상부에 형성된 제 1 배향막(58)으로 구성된다.As shown in FIGS. 5 and 6A, the liquid crystal display according to the first exemplary embodiment of the present invention has a gate line 51 and a data line formed on a transparent lower substrate 50 vertically and horizontally to define a pixel area. 54, a gate electrode 51a protruding from one side of the gate wiring 51, and a gate insulating film 52 formed of a material such as SiNx or SiOx on the entire surface of the lower substrate 50 including the gate electrode 51a. ), An active layer 53 formed in an island shape on the gate insulating layer 52 on the gate electrode 51a, and protruding from the data line 54 to be formed on one side of the active layer 53. The overlapped source electrode 54a, the drain electrode 54b spaced apart from the source electrode 54a by a predetermined interval, and the overlapped electrode electrode 54b on the other side of the active layer 53, and the contact hole 56 is exposed. Lower part to have a different thickness A first passivation layer 55 formed on the front surface of the plate 50, a pixel electrode 57 formed on the pixel region to contact the drain electrode 54b through the contact hole 56, and a lower portion including the pixel electrode. The first alignment layer 58 is formed on the substrate 50.

상기 제 1 배향막(58)은 폴리이미드(polyimide)로 이루어졌다. The first alignment layer 58 is made of polyimide.

상기 제 1 보호막(55)은 화소영역에서의 두께가 다른 영역에서의 두께보다 두껍게 형성된다. 특히, 데이터 배선(54)과 화소전극(57) 사이에서의 두께가 다른 영역에서의 두께 보다 두껍게 형성되도록 단차를 갖는다. The first passivation layer 55 is formed to be thicker in the pixel area than in other areas. In particular, it has a step so that the thickness between the data line 54 and the pixel electrode 57 is formed thicker than the thickness in other areas.

이와 같이 단차를 갖도록 제 1 보호막(55)이 구성된 이유는, 데이터 배선(54)과 화소전극(57) 사이의 전압차에 의한 전계 왜곡과 그에 따른 빛샘 문제를 해결하기 위함이다. The reason why the first passivation layer 55 is configured to have the step is to solve the electric field distortion caused by the voltage difference between the data line 54 and the pixel electrode 57 and the light leakage problem.

상기에서 화소전극(57)과 제 1 보호막(55) 사이의 두께('t1')는, 제 1 보호막(55)의 상단 높이에서 화소전극(57)의 상단 높이를 뺀 값으로 대략 2000Å이상의 두께를 갖도록 구성된다.In the above description, the thickness 't1' between the pixel electrode 57 and the first passivation layer 55 is about 2000 μs or more by subtracting the top height of the pixel electrode 57 from the top height of the first passivation layer 55. It is configured to have.

이와 같이 데이터 배선(54)과 화소전극(57) 사이의 제 1 보호막(55)의 두께를 두껍게 하면, 데이터 배선(54)과 화소전극(57) 사이의 전압차를 줄일 수 있게 된다. As such, when the thickness of the first passivation layer 55 between the data line 54 and the pixel electrode 57 is increased, the voltage difference between the data line 54 and the pixel electrode 57 can be reduced.

또한, 상기와 같이 빛샘이 발생하는 영역(즉, 데이터 배선(54)과 화소전극(57) 사이의 영역)에서 제 1 보호막(55)의 두께를 두껍게 하면, 이 영역에서의 액정층의 두께를 실제 셀 갭의 두께보다 얇게 할 수 있으므로, 투과율 즉, 빛샘 현상을 줄어들게 할 수 있다. As described above, when the thickness of the first passivation layer 55 is increased in the region where light leakage occurs (that is, the region between the data line 54 and the pixel electrode 57), the thickness of the liquid crystal layer in this region is increased. Since it can be made thinner than the actual cell gap thickness, it is possible to reduce the transmittance, that is, light leakage phenomenon.

상기 데이터배선(54)과 화소전극(57) 사이의 액정층의 두께는, 도 3a, 도 6a 및 도 7을 보면 알 수 있는 바와 같이, 종래와 본 발명 모두 하부기판(50)과 상부기판(61) 사이의 셀 갭이 4.8㎛일 때, 종래는 데이터배선(24)과 화소전극(27) 사이의 셀 갭이 4.9㎛인데 비해서, 본 발명은 데이터 배선(54)과 화소전극(57) 사이의 셀 갭이 4.3㎛로써 종래보다 얇아졌다. 이때의 본 발명의 화소전극(57)과 제 1 보호막(55) 사이의 두께('t1')는 대략 0.5㎛이다.The thickness of the liquid crystal layer between the data line 54 and the pixel electrode 57 can be seen in FIGS. 3A, 6A, and 7. In the conventional and the present invention, the lower substrate 50 and the upper substrate ( When the cell gap between 61 is 4.8 占 퐉, the cell gap between the data wiring 24 and the pixel electrode 27 is 4.9 占 퐉, whereas the present invention provides a gap between the data line 54 and the pixel electrode 57. The cell gap of 4.3 m was thinner than the conventional one. At this time, the thickness 't1' between the pixel electrode 57 and the first passivation layer 55 of the present invention is approximately 0.5 mu m.

또한, 상기와 같이 형성된 하부기판(50)과 대응하는 상부기판(61)위에는 빛의 누설을 방지하기 위해 게이트배선과 데이터배선 및 박막 트랜지스터에 대응되는 영역에 블랙 매트릭스층(62)이 형성되어 있고, 각 화소영역에 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(63)이 형성되어 있고, 상기 칼라 필터층(63)을 포함한 상부기판(61)의 전면에 투명 전극층(64)이 형성되어 있으며, 투명 전극층(64)상에 제 2 배향막(65)이 형성되어 있다. In addition, a black matrix layer 62 is formed on an area corresponding to the gate wiring, the data wiring, and the thin film transistor to prevent light leakage on the lower substrate 50 and the upper substrate 61 corresponding to the above-described lower substrate 50. In addition, a color filter layer 63 formed of color filter elements of R, G, and B for realizing color is formed in each pixel area, and a transparent electrode layer is formed on the entire surface of the upper substrate 61 including the color filter layer 63. 64 is formed, and the second alignment layer 65 is formed on the transparent electrode layer 64.

다음에, 본 발명의 제 2 실시예에 따른 액정표시장치는 도 6b에 도시한 바와 같이, 투명한 하부기판(50)상에 종횡으로 형성되어 화소영역을 정의하는 게이트 배선(51)및 데이터 배선(54)과, 상기 게이트 배선(51)의 일측에서 돌출 형성된 게이트 전극(51a)과, 상기 게이트 전극(51a)을 포함한 하부기판(50)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(52)과, 상기 게이트 전극(51a) 상부의 상기 게이트 절연막(52)상에 아일랜드 형태로 형성되는 액티브층(53)과, 상기 데이터 배선(54)으로부터 돌출되어 상기 액티브층(53)의 일측 상부에 오버랩된 소오스 전극(54a)과, 상기 소오스 전극(54a)과 일정 간격 이격되고 액티브층(53)의 타측에 오버랩된 드레인 전극(54b)과, 상기 드레인전극(54b)이 드러나도록 콘택홀(56)을 갖도록 하부기판(50)의 전면에 형성된 제 2 보호막(59)과, 상기 데이터배선(54) 및 이에 인접한 영역에 형성된 추가 보호막(60)과, 상기 콘택홀(56)을 통해서 드레인전극(54b)과 콘택되도록 화소영역상에 형성된 화소전극(57)과, 상기 화소전극(57)을 포함한 하부기판(50) 상부에 형성된 제 1 배향막(58)으로 구성된다. Next, as shown in FIG. 6B, the liquid crystal display according to the second exemplary embodiment of the present invention is formed vertically and horizontally on the transparent lower substrate 50 so as to define the pixel region and the gate wiring 51 and the data wiring ( 54, a gate electrode 51a protruding from one side of the gate wiring 51, and a gate insulating film 52 formed of a material such as SiNx or SiOx on the entire surface of the lower substrate 50 including the gate electrode 51a. ), An active layer 53 formed in an island shape on the gate insulating layer 52 on the gate electrode 51a, and protruding from the data line 54 to be formed on one side of the active layer 53. The overlapped source electrode 54a, the drain electrode 54b spaced apart from the source electrode 54a by a predetermined interval, and the overlapped electrode electrode 54b on the other side of the active layer 53, and the contact hole 56 is exposed. Second beam formed on the front surface of the lower substrate 50 to have The pixel 59, an additional passivation layer 60 formed in the data line 54 and the region adjacent thereto, and a pixel electrode 57 formed on the pixel region to be in contact with the drain electrode 54b through the contact hole 56. ) And a first alignment layer 58 formed on the lower substrate 50 including the pixel electrode 57.

상기에서와 같이 본 발명의 제 2 실시예에 따른 액정표시장치는, 데이터배선(54)을 포함한 하부기판(50) 전면에 균일한 두께를 갖도록 제 2 보호막(59)이 형성되어 있고, 데이터배선(54)의 상부를 포함한 데이터배선(54)과 화소전극(57) 사이 영역에 추가 보호막(60)이 더 형성되어 있다는 것을 제외하고는 본 발명의 제 1 실시예에 따른 액정표시장치와 동일한 구성을 갖는다. As described above, in the liquid crystal display according to the second exemplary embodiment of the present invention, the second passivation layer 59 is formed to have a uniform thickness on the entire surface of the lower substrate 50 including the data line 54, and the data line The same configuration as the liquid crystal display according to the first embodiment of the present invention except that an additional passivation layer 60 is further formed in the region between the data wiring 54 including the upper portion of the pixel 54 and the pixel electrode 57. Has

상기와 같이 추가 보호막(60)을 더 형성하면, 데이터배선(54)과 화소전극(57) 사이에서 보호막의 단차가 높게 형성되므로 본 발명의 제 1 실시예와 같이, 전계 왜곡에 의한 빛샘 현상을 방지할 수 있고, 또한 액정 셀갭이 줄어들게 됨에 따라서 투과율(빛샘)을 줄일 수 있다는 효과를 얻을 수 있다. If the additional passivation layer 60 is further formed as described above, since the step difference between the passivation layer is formed between the data line 54 and the pixel electrode 57, the light leakage phenomenon due to the electric field distortion is prevented as in the first embodiment of the present invention. It is possible to prevent and further reduce the transmittance (light leakage) as the liquid crystal cell gap is reduced.

이때 추가 보호막(59)의 두께('t2')는 대략 2000Å이상이 되도록 구성된다. At this time, the thickness 't2' of the additional protective film 59 is configured to be approximately 2000 GPa or more.

상기 구조는 노말리 블랙 모드(Normally black mode)를 적용할 때 그 효과를 볼 수 있는 것으로, 블랙(black) 상태일 때 데이터 배선(54)과 화소전극(57) 사이에서의 투과율을 줄여서 안정적인 블랙(black) 상태를 구현할 수 있게 된다. The structure is effective when the normally black mode is applied, and when the black state is black, the transmittance between the data line 54 and the pixel electrode 57 is reduced to provide stable black. (black) can be implemented.

이하, 본 발명의 구성을 갖는 액정표시장치의 투과율에 대한 2차원 시뮬레이션 결과를 살펴보면 다음과 같다.Hereinafter, the two-dimensional simulation results of the transmittance of the liquid crystal display having the configuration of the present invention will be described.

투과율에 관한 시뮬레이션 결과는 도 8에 도시한 바와 같이, 종래기술(-◆-)에 따른 데이터 배선과 화소전극 사이에서의 투과율은 2.62%로 높았던데 비해서, 본 발명(-■-)에 따른 데이터 배선과 화소전극 사이에서의 투과율은 0.76%로 낮았다. As shown in FIG. 8, the simulation result of the transmittance shows that the transmittance between the data line and the pixel electrode according to the prior art (-◆-) was 2.62%, whereas the data according to the present invention (-■-) was high. The transmittance between the wiring and the pixel electrode was as low as 0.76%.

상기와 같은 시뮬레이션 결과에서와 같이, 데이터 배선(54)과 화소전극(57) 사이의 제 1 보호막을 두껍게 형성하면, 데이터 배선(54)과 화소전극(57) 사이에서의 투과율이 낮아짐에 따라서 블랙(black) 상태를 구현할 때 빛샘 현상이 줄어든다는 것을 알 수 있다. As in the above simulation results, when the first passivation layer between the data line 54 and the pixel electrode 57 is formed thick, the transmittance between the data line 54 and the pixel electrode 57 is lowered and thus black. It can be seen that the light leakage phenomenon is reduced when implementing the (black) state.

다음에, 상기 구성을 갖는 본 발명의 실시예에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다. Next, a method of manufacturing a liquid crystal display device according to an embodiment of the present invention having the above configuration will be described.

도 9a 내지 도 9e는 본 발명에 따른 TN 액정표시장치의 제조방법을 나타낸 공정 단면도이다. 9A to 9E are cross-sectional views illustrating a method of manufacturing a TN liquid crystal display device according to the present invention.

본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법은, 도 9a에 도시한 바와 같이, 투명한 하부 기판(50)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(도시되지 않음)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 배선(51)과 상기 게이트 배선(51)에서 일 방향으로 돌출 형성된 게이트 전극(51a)을 형성한다.In the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention, as shown in FIG. 9A, the conductive metal is deposited on the transparent lower substrate 50, and the conductive metal is patterned using photo and etching processes. Thus, a gate pad (not shown) having one end widened to a predetermined area, a gate wiring 51 extending in one direction from the gate pad, and a gate electrode 51a protruding from the gate wiring 51 in one direction. ).

이후에 상기 게이트 전극(51a)이 형성된 하부기판(50)의 전면에 게이트 절연막(52)을 형성한다. Thereafter, the gate insulating layer 52 is formed on the entire surface of the lower substrate 50 on which the gate electrode 51a is formed.

여기서 상기 게이트 절연막(52)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.The gate insulating layer 52 may use a silicon nitride layer (SiNx) or a silicon oxide layer (SiO 2 ).

이후에 도 9b에 도시한 바와 같이, 상기 게이트 절연막(52)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다. Thereafter, as shown in FIG. 9B, a semiconductor layer (amorphous silicon + impurity amorphous silicon) is formed on the gate insulating film 52.

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(51a) 상부에 아일랜드(island) 형태를 갖는 액티브층(53)을 형성한다.Subsequently, the semiconductor layer is patterned by photo and etching processes to form an active layer 53 having an island shape on the gate electrode 51a.

이후에 상기 액티브층(53)이 형성된 하부기판(50)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 배선(51)과 교차하여 화소영역을 정의하는 데이터 배선(54)을 형성하고, 끝단에 소정면적을 갖는 소오스 패드(도시되지 않음)와, 상기 데이터 배선(54)에서 일 방향으로 돌출 연장된 소오스전극(54a)과, 소오스전극(54a)과 일정간격 격리된 드레인전극(54b)을 형성한다. Subsequently, a conductive metal is deposited on the entire surface of the lower substrate 50 on which the active layer 53 is formed, and patterned through photo and etching processes to intersect the gate wiring 51 to define a pixel region 54. ) And a source pad (not shown) having a predetermined area at an end thereof, the source electrode 54a protruding in one direction from the data line 54, and the source electrode 54a separated from each other by a predetermined distance. A drain electrode 54b is formed.

상기 소오스전극(54a)과 드레인전극(54b)을 형성할 때, 채널영역 상부의 아몰퍼스 실리콘층을 과도 식각하여 상기 소오스전극(54a)과 액티브층(53) 사이 및 드레인전극(54b)과 액티브층 사이에 오믹 콘택층(53b)을 형성한다. When the source electrode 54a and the drain electrode 54b are formed, an amorphous silicon layer over the channel region is excessively etched to form a gap between the source electrode 54a and the active layer 53 and between the drain electrode 54b and the active layer. An ohmic contact layer 53b is formed therebetween.

이후에 도 9c에 도시한 바와 같이, 데이터라인(54)이 형성된 하부기판(50)의 전면에 제 1 보호막(55)을 형성한다. Thereafter, as shown in FIG. 9C, the first passivation layer 55 is formed on the entire surface of the lower substrate 50 on which the data line 54 is formed.

상기 제 1 보호막(55)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 산화막, 질화막 중에서 적어도 하나를 사용하여 형성할 수 있다.The first passivation layer 55 may be formed using at least one of acryl, polyimide, benzocyclobutene (BCB), oxide film, and nitride film.

이어, 상기 제 1 보호막(55)상에 제 1 감광막(70)을 도포한다. 이때 제 1 감광막(70)은 네가티브 감광막으로써, 노광된 부분이 남는 성질을 갖고 있다. Subsequently, a first photosensitive film 70 is coated on the first passivation film 55. At this time, the first photoresist film 70 is a negative photoresist film and has a property that the exposed portion remains.

다음에 화소전극 형성용 마스크(71)를 이용하여 상기 제 1 감광막(70)을 노광 및 현상해서 화소영역을 제외한 부분의 제 1 감광막(70)만 남도록 패터닝 한다. Next, the first photoresist film 70 is exposed and developed by using the pixel electrode forming mask 71 to pattern the first photoresist film 70 except for the pixel region.

이후에 도 9d에 도시한 바와 같이, 패터닝된 제 1 감광막(70)을 마스크로 화소영역 상부의 제 1 보호막(55)만 소정 두께 남도록 더 식각해서, 단차를 갖는 제 1 보호막(55)을 형성한다. Subsequently, as shown in FIG. 9D, only the first passivation layer 55 on the pixel region is further etched using the patterned first photoresist layer 70 as a mask to form a first passivation layer 55 having a step. do.

이와 같은 공정은 데이터배선(54)과 화소전극 사이의 제 1 보호막(55)의 두께를 두껍게해서 투과율을 줄여주기 위함이다. This process is to reduce the transmittance by increasing the thickness of the first passivation layer 55 between the data line 54 and the pixel electrode.

다음에, 제 1 보호막(55)을 포함한 하부기판(50) 전면에 투명 도전막(57a)과 제 2 감광막(72)을 차례로 형성한다. 이때 제 2 감광막(72)은 포지티브 감광막으로써, 노광된 부분만 제거되는 성질을 갖고 있다. Next, the transparent conductive film 57a and the second photosensitive film 72 are sequentially formed on the entire lower substrate 50 including the first protective film 55. At this time, the second photosensitive film 72 is a positive photosensitive film and has a property of removing only the exposed portion.

이후에 상기에 사용한 화소전극 형성용 마스크(71)를 이용하여 제 2 감광막(72)을 노광 및 현상해서, 화소영역 상부에만 남도록 제 2 감광막(72)을 패터닝 한다. Thereafter, the second photosensitive film 72 is exposed and developed using the pixel electrode forming mask 71 used above, and the second photosensitive film 72 is patterned so as to remain only in the upper portion of the pixel region.

다음에 도 9e에 도시한 바와 같이, 패터닝된 제 2 감광막(72)을 마스크로 투명 도전막(57a)을 식각해서 화소영역에 화소전극(57)을 형성한다. Next, as shown in FIG. 9E, the transparent conductive film 57a is etched using the patterned second photosensitive film 72 as a mask to form the pixel electrode 57 in the pixel region.

이어, 화소전극(57)을 포함한 하부기판(50)의 전면에 제 1 배향막(58)을 형성한다. Subsequently, a first alignment layer 58 is formed on the entire surface of the lower substrate 50 including the pixel electrode 57.

상기에서 제 1 감광막(70)이 포지티브 감광막일 경우, 상기 제 2 감광막(72)은 네가티브 감광막을 사용하고, 이때는 화소전극(57)을 제외한 부분을 차광하는 마스크를 사용한다. When the first photoresist layer 70 is a positive photoresist layer, the second photoresist layer 72 uses a negative photoresist layer, and in this case, a mask for shielding portions except the pixel electrode 57 is used.

상기와 같은 공정 진행에 의해서, 데이터배선(54)과 화소전극(57) 사이에는 제 1 보호막(55)이 단차를 갖고 다른 영역 보다 두껍게 형성된다. As a result of the above process, the first passivation layer 55 has a step between the data line 54 and the pixel electrode 57 and is thicker than other regions.

또한, 동일한 마스크(71)를 사용해서 제 1 보호막(55)과 화소전극(57)을 형성하기 때문에, 단차를 갖는 제 1 보호막(55)을 형성하기 위해서 추가적인 마스크가 필요하지 않으므로 생산비를 절약할 수 있다. In addition, since the first passivation film 55 and the pixel electrode 57 are formed using the same mask 71, an additional mask is not required to form the first passivation film 55 having the step, thereby reducing the production cost. Can be.

한편, 도면에는 도시되지 않았지만, 본 발명의 제 2 실시예에 따른 액정표시장치를 형성하기 위한 제조방법은, 제 1 보호막(55) 대신에 박막 트랜지스터를 포함한 하부기판(50) 전면에 제 2 보호막(59)을 균일한 두께로 증착한 후에, 제 2 보호막(59)상에 제 3 보호막을 증착한 후 포토공정으로 제 3 보호막을 식각해서 데이터 배선(54)과 화소전극(57) 사이의 제 2 보호막(59)상에 추가 보호막(60)을 더 형성한다는 것을 제외하고는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법과 동일하므로 이하, 생략하기로 한다. On the other hand, although not shown in the drawings, the manufacturing method for forming the liquid crystal display according to the second embodiment of the present invention, instead of the first protective film 55, the second protective film on the entire surface of the lower substrate 50 including the thin film transistors After depositing the 59 to a uniform thickness, the third passivation layer is deposited on the second passivation layer 59, and then the third passivation layer is etched by a photo process to remove the third passivation layer between the data line 54 and the pixel electrode 57. 2 is the same as the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention except that an additional passivation layer 60 is further formed on the passivation layer 59.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the above embodiments, but should be defined by the claims.

상기의 구성을 갖는 본 발명의 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다. The liquid crystal display device and its manufacturing method of the present invention having the above structure have the following effects.

첫째, 데이터배선과 화소전극 사이의 제 1 보호막을 단차를 갖도록 두껍게 형성하므로써, 데이터배선과 화소전극 사이에서의 전계 왜곡에 따른 빛샘 현상을 방지할 수 있다. First, since the first passivation layer between the data line and the pixel electrode is formed thick so as to have a step, it is possible to prevent light leakage due to the electric field distortion between the data line and the pixel electrode.

둘째, 제 1 보호막과 화소전극 형성을 동일한 마스크로 진행할 수 있으므로, 추가 마스크 필요없이 단차를 갖는 제 1 보호막을 형성할 수 있다. 이에 의해서 생산원가를 절약할 수 있다는 효과가 도출된다. Second, since the formation of the first passivation layer and the pixel electrode may be performed using the same mask, a first passivation layer having a step may be formed without the need for an additional mask. This leads to the effect of saving the production cost.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도 1 is an exploded perspective view showing a part of a typical TN liquid crystal display device

도 2는 종래의 TN 액정표시장치의 하부기판의 단위 화소를 나타낸 확대 평면도 2 is an enlarged plan view illustrating a unit pixel of a lower substrate of a conventional TN liquid crystal display device;

도 3a는 종래 기술에 따른 액정표시장치를 나타낸 구조 단면도3A is a structural cross-sectional view of a liquid crystal display according to the related art.

도 3b는 도 2의 Ⅱ-Ⅱ' 선상에서의 종래 기술에 따른 액정 배열을 나타낸 단면도3B is a cross-sectional view illustrating a liquid crystal array according to the related art on the line II-II ′ of FIG. 2.

도 4는 도 3b의 단면도에 대응되는 투과율 시뮬레이션 결과도 4 is a transmission simulation result corresponding to the cross-sectional view of FIG.

도 5는 본 발명의 실시예에 따른 TN 액정표시장치의 하부기판의 단위 화소를 나타낸 확대 평면도5 is an enlarged plan view illustrating unit pixels of a lower substrate of a TN liquid crystal display according to an exemplary embodiment of the present invention.

도 6a는 본 발명의 제 1 실시예에 따른 TN 액정표시장치의 구조 단면도6A is a structural cross-sectional view of a TN liquid crystal display device according to a first embodiment of the present invention.

도 6b는 본 발명의 제 2 실시예에 따른 TN 액정표시장치의 구조 단면도6B is a structural cross-sectional view of a TN liquid crystal display device according to a second embodiment of the present invention.

도 7은 종래와 본 발명의 데이터배선과 화소전극 사이의 구조를 비교한 도면 7 is a view comparing the structure between the data wiring and the pixel electrode of the prior art and the present invention;

도 8은 본 발명의 실시예에 따른 투과율 시뮬레이션 결과도8 is a transmission simulation result in accordance with an embodiment of the present invention

도 9a 내지 도 9e는 본 발명에 따른 TN 액정표시장치의 제조방법을 나타낸 공정 단면도 9A to 9E are cross-sectional views illustrating a method of manufacturing a TN liquid crystal display device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

50 : 하부기판 51 : 게이트 배선 50: lower substrate 51: gate wiring

51a : 게이트 전극 52 : 게이트 절연막 51a: gate electrode 52: gate insulating film

53 : 액티브층 53a : 오믹 콘택층53 active layer 53a ohmic contact layer

54 : 데이터 배선 54a : 소오스 전극 54: data wiring 54a: source electrode

54b : 드레인 전극 55 : 제 1 보호막 54b: drain electrode 55: first protective film

56 : 콘택홀 57 : 화소전극 56 contact hole 57 pixel electrode

57a : 투명 도전막 58 : 제 1 배향막 57a: transparent conductive film 58: first alignment film

59 : 제 2 보호막 60 : 추가 보호막 59: second protective film 60: additional protective film

61 : 상부기판 62 : 블랙 매트릭스층 61: upper substrate 62: black matrix layer

63 : 칼라필터층 64 : 투명 전극층 63 color filter layer 64 transparent electrode layer

65 : 제 2 배향막 70 : 제 1 감광막 65 second alignment film 70 first photosensitive film

71 : 마스크 72 : 제 2 감광막 71: mask 72: second photosensitive film

Claims (17)

소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; A first substrate and a second substrate facing each other at a predetermined interval; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트배선 및 데이터배선과; Gate and data lines formed on the first substrate in a length and width direction to define pixel regions; 상기 게이트배선 및 데이터배선의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; A thin film transistor formed of a gate electrode, a source electrode, and a drain electrode at an intersection of the gate wiring and the data wiring; 상기 드레인전극과 콘택되도록 화소영역상에 형성된 화소전극과; A pixel electrode formed on the pixel region in contact with the drain electrode; 상기 드레인전극이 드러나도록 콘택홀을 갖으며, 상기 데이터배선과 상기 화소전극의 사이 영역에서의 두께가 다른 영역보다 두껍게 형성된 제 1 보호막을 포함함을 특징으로 하는 액정표시장치. And a first passivation layer having a contact hole so that the drain electrode is exposed, and having a thickness greater than that of the other region between the data line and the pixel electrode. 제 1 항에 있어서, The method of claim 1, 상기에서 제 1 보호막은 상기 박막 트랜지스터와 상기 화소전극 사이에 구성됨을 특징으로 하는 액정표시장치. Wherein the first passivation layer is formed between the thin film transistor and the pixel electrode. 제 1 항에 있어서, The method of claim 1, 상기 화소전극과 상기 제 1 보호막 사이의 두께는, 적어도 2000Å이상이 되도록 구성됨을 특징으로 하는 액정표시장치. And the thickness between the pixel electrode and the first passivation layer is at least 2000 GPa. 제 1 항에 있어서, The method of claim 1, 상기 제 2 기판에는,In the second substrate, 상기 게이트배선과 상기 데이터 배선 및 상기 박막 트랜지스터 부분에 대응되는 영역에 형성된 블랙 매트릭스층과, A black matrix layer formed in a region corresponding to the gate wiring, the data wiring, and the thin film transistor; 각 화소영역에 대응되는 영역에 형성된 컬러 필터층과, A color filter layer formed in a region corresponding to each pixel region, 상기 칼라 필터층을 포함한 전면에 형성된 투명 전극층과, A transparent electrode layer formed on the front surface including the color filter layer; 상기 투명 전극층상에 형성된 제 2 배향막이 구성됨을 특징으로 하는 액정표시장치. And a second alignment layer formed on the transparent electrode layer. 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; A first substrate and a second substrate facing each other at a predetermined interval; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트배선 및 데이터배선과; Gate and data lines formed on the first substrate in a length and width direction to define pixel regions; 상기 게이트배선 및 데이터배선의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; A thin film transistor formed of a gate electrode, a source electrode, and a drain electrode at an intersection of the gate wiring and the data wiring; 상기 드레인전극이 드러나도록 콘택홀을 갖도록 상기 제 1 기판상에 형성된 제 2 보호막과; A second passivation layer formed on the first substrate to have contact holes to expose the drain electrode; 상기 데이터배선 상부 및 그 인접 영역에 형성된 추가 보호막과, An additional passivation layer formed on and adjacent to the data line; 상기 드레인전극과 콘택되도록 화소영역상에 형성된 화소전극을 포함함을 특징으로 하는 액정표시장치. And a pixel electrode formed on the pixel region in contact with the drain electrode. 제 5 항에 있어서, The method of claim 5, 상기 추가 보호막은 상기 데이터배선의 상부를 포함한 상기 데이터배선과 상기 화소전극 사이 영역에 형성됨을 특징으로 하는 액정표시장치. And the additional passivation layer is formed in a region between the data line including the upper portion of the data line and the pixel electrode. 제 5 항에 있어서, The method of claim 5, 상기 추가 보호막의 두께는 적어도 2000Å이상이 되도록 구성됨을 특징으로 하는 액정표시장치. And the thickness of the additional protective layer is at least 2000 GPa. 기판상에 게이트전극을 구비한 게이트배선을 형성하는 단계; Forming a gate wiring having a gate electrode on the substrate; 상기 게이트배선을 포함한 상기 기판상에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate wiring; 상기 게이트전극 상부에 액티브층을 형성하는 단계; Forming an active layer on the gate electrode; 상기 게이트배선과 교차 배치되어 화소영역을 정의하도록 데이터배선을 형성하는 단계; Forming data lines intersecting with the gate lines to define pixel areas; 상기 액티브층의 일측 및 타측에 오버랩되도록 소오스전극과 드레인전극을 형성하는 단계; Forming a source electrode and a drain electrode to overlap one side and the other side of the active layer; 상기 기판상에 상기 데이터배선을 포함한 인접영역에서 다른 영역보다 높은 단차를 갖도록 제 1 보호막을 형성하는 단계; Forming a first passivation layer on the substrate so as to have a step higher than another area in an adjacent area including the data line; 상기 드레인전극과 콘택되도록 상기 화소영역에 화소전극을 형성함을 특징으로 하는 액정표시장치의 제조방법. And forming a pixel electrode in the pixel region in contact with the drain electrode. 제 8 항에 있어서, The method of claim 8, 상기 제 1 보호막은, The first protective film, 상기 제 1 보호막상에 제 1 감광막을 도포하는 단계; Applying a first photoresist film on the first passivation film; 마스크를 이용하여 상기 제 1 감광막을 노광 및 현상해서 패터닝하는 단계; Exposing, developing and patterning the first photoresist film using a mask; 상기 패터닝된 제 1 감광막을 이용해서 상기 제 1 보호막을 식각하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법. And etching the first passivation layer by using the patterned first photoresist layer. 제 9 항에 있어서, The method of claim 9, 상기 마스크는 화소전극 형성용 마스크이고, 상기 제 1 감광막은 네가티브 감광막인 것을 특징으로 하는 액정표시장치의 제조방법. And the mask is a pixel electrode forming mask, and the first photosensitive film is a negative photosensitive film. 제 8 항에 있어서, The method of claim 8, 상기 제 1 보호막은 특히, 상기 데이터배선과 상기 화소전극 사이 영역에서 다른 영역보다 높은 단차를 갖도록 형성함을 특징으로 하는 액정표시장치의 제조방법. In particular, the first passivation layer is formed to have a step higher than another area in the area between the data line and the pixel electrode. 제 8 항에 있어서, The method of claim 8, 상기 화소전극은 상기 제 1 보호막을 포함한 상기 기판 전면에 투명 도전막과 과 제 2 감광막을 차례로 형성하는 단계; The pixel electrode sequentially forming a transparent conductive film and a second photoresist film on the entire surface of the substrate including the first protective film; 상기 마스크를 이용하여 상기 제 2 감광막을 노광 및 현상하여 화소영역 상부에만 남도록 상기 제 2 감광막을 패터닝하는 단계; Exposing and developing the second photoresist film using the mask to pattern the second photoresist film so as to remain only in an upper portion of the pixel region; 상기 패터닝된 제 2 감광막을 마스크로 상기 투명 도전막을 식각해서 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법. And forming a pixel electrode in a pixel region by etching the transparent conductive layer using the patterned second photoresist layer as a mask. 제 12 항에 있어서, The method of claim 12, 상기 화소전극은, 상기 제 1 보호막과 동일한 마스크를 사용하여 형성함을 특징으로 하는 액정표시장치의 제조방법. The pixel electrode is formed using the same mask as the first passivation layer. 제 12 항에 있어서, The method of claim 12, 상기 제 2 감광막은 포지티브 감광막인 것을 특징으로 하는 액정표시장치의 제조방법. And the second photosensitive film is a positive photosensitive film. 제 9 항 또는 제 12 항에 있어서, The method according to claim 9 or 12, 상기 제 1 감광막이 포지티브 감광막일 경우, 상기 제 2 감광막은 네가티브 감광막인 것을 특징으로 하는 액정표시장치의 제조방법. And the second photoresist film is a negative photoresist film when the first photoresist film is a positive photoresist film. 기판상에 게이트전극을 구비한 게이트배선을 형성하는 단계; Forming a gate wiring having a gate electrode on the substrate; 상기 게이트배선을 포함한 상기 기판상에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate wiring; 상기 게이트전극 상부에 액티브층을 형성하는 단계; Forming an active layer on the gate electrode; 상기 게이트배선과 교차 배치되어 화소영역을 정의하도록 데이터배선을 형성하는 단계; Forming data lines intersecting with the gate lines to define pixel areas; 상기 액티브층의 일측 및 타측에 오버랩되도록 소오스전극과 드레인전극을 형성하는 단계; Forming a source electrode and a drain electrode to overlap one side and the other side of the active layer; 상기 기판상에 제 2 보호막을 형성하는 단계; Forming a second passivation layer on the substrate; 상기 데이터배선을 포함한 인접영역에서 다른 영역보다 높은 단차를 갖도록 상기 제 2 보호막 상에 추가 보호막을 형성하는 단계; Forming an additional passivation layer on the second passivation layer so as to have a step higher than another area in an adjacent area including the data line; 상기 드레인전극과 콘택되도록 상기 화소영역에 화소전극을 형성함을 특징으로 하는 액정표시장치의 제조방법. And forming a pixel electrode in the pixel region in contact with the drain electrode. 제 16 항에 있어서, The method of claim 16, 상기 추가 보호막은 특히, 상기 데이터배선과 상기 화소전극 사이 영역에 형성함을 특징으로 하는 액정표시장치의 제조방법. In particular, the additional protective layer is formed in the region between the data line and the pixel electrode.
KR1020030084543A 2003-11-26 2003-11-26 Liquid crystal display device and method for fabricating the same KR100983579B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030084543A KR100983579B1 (en) 2003-11-26 2003-11-26 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084543A KR100983579B1 (en) 2003-11-26 2003-11-26 Liquid crystal display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20050050893A true KR20050050893A (en) 2005-06-01
KR100983579B1 KR100983579B1 (en) 2010-09-27

Family

ID=38666200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084543A KR100983579B1 (en) 2003-11-26 2003-11-26 Liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100983579B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232151B1 (en) * 2006-05-01 2013-02-15 엘지디스플레이 주식회사 Method for fabricating Liquid Crystal Display Device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140055848A (en) 2012-11-01 2014-05-09 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232151B1 (en) * 2006-05-01 2013-02-15 엘지디스플레이 주식회사 Method for fabricating Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR100983579B1 (en) 2010-09-27

Similar Documents

Publication Publication Date Title
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR20040091184A (en) In-Plane Switching Mode Liquid Crystal Display Device and the Method for Manufacturing the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20060115464A (en) Liquid crystal display device and method for fabricating the same
KR20050001742A (en) Liquid crystal display device of in-plane switching and method for fabricating the same
US20040263752A1 (en) Liquid crystal display device and method for manufacturing the same
KR101362960B1 (en) Liquid crystal display device and fabricating method thereof
KR100760940B1 (en) Liquid crystal display device and method for fabricating the same
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR100983579B1 (en) Liquid crystal display device and method for fabricating the same
KR100525442B1 (en) liquid crystal display device and method for fabricating the same
KR101232166B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR101023718B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR100969622B1 (en) Liquid Crystal Display Panel and Method of Fabricating the same
KR100928491B1 (en) LCD and its manufacturing method
KR20040036987A (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100965589B1 (en) Mask and method for fabricating liquid crystal display device by using the same
KR100918651B1 (en) Liquid Crystal Display Device in In-Plane Switching mode and method for Manufacturing the same
KR20050067942A (en) Method for fabricating of liquid crystal display device
KR100628270B1 (en) In-Plane Switching mode Liquid Crystal Display and method of Manufacturing the same
KR101009662B1 (en) Mask of Liquid Crystal Display Device
KR20060029408A (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20050068457A (en) Substrate for thin film transistors array and method for forming of the same
KR100875187B1 (en) LCD display device
KR20030087479A (en) Liquid Crystal Display and Method for Manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 9