KR100853780B1 - Liquid crystal display device of in-plane switching - Google Patents

Liquid crystal display device of in-plane switching Download PDF

Info

Publication number
KR100853780B1
KR100853780B1 KR1020020050321A KR20020050321A KR100853780B1 KR 100853780 B1 KR100853780 B1 KR 100853780B1 KR 1020020050321 A KR1020020050321 A KR 1020020050321A KR 20020050321 A KR20020050321 A KR 20020050321A KR 100853780 B1 KR100853780 B1 KR 100853780B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
liquid crystal
data line
gate
Prior art date
Application number
KR1020020050321A
Other languages
Korean (ko)
Other versions
KR20040018028A (en
Inventor
정진열
홍형기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020050321A priority Critical patent/KR100853780B1/en
Publication of KR20040018028A publication Critical patent/KR20040018028A/en
Application granted granted Critical
Publication of KR100853780B1 publication Critical patent/KR100853780B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

공정성, 가격 경쟁력 및 개구율을 향상시키기에 알맞은 횡전계 방식(IPS)의 액정표시장치를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명의 IPS의 액정표시장치는 하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부위에 형성되는 박막 트랜지스터; 상기 게이트 라인과 평행한 방향으로 형성된 복수개의 제 1 공통전극; 상기 제 1 공통전극과 일정간격 이격되어 상기 화소 영역 중앙부분에서 수평방향으로 이웃하는 화소 영역과 연결된 제 2 공통전극; 상기 데이터 라인과 평행한 방향으로 일정간격 이격되며 상기 제 1 및 제 2 공통 전극들을 서로 연결시키도록 형성된 제 3 공통전극; 상기 게이트 라인과 평행한 방향으로 상기 제 1 및 제 2 공통전극들 사이에 형성된 제 1 화소전극; 상기 제 1 화소전극의 양끝단에 상기 제 1 화소전극들을 연결시키도록 형성된 제 2 화소전극; 상부기판상에 형성된 칼라필터층; 상기 게이트 라인 및 상기 박막 트랜지스터와, 상기 데이터 라인 및 제 2 공통전극과의 교차부에 대응되도록 상기 상부기판에 형성된 블랙 매트릭스; 상기 상,하부기판 사이에 형성된 액정층과, 배향막을 구비하는 것을 특징으로 한다.

Figure 112002027410606-pat00001

블랙 매트릭스, IPS, 러빙, 전기장

To provide a liquid crystal display device having a transverse electric field system (IPS) suitable for improving fairness, price competitiveness and aperture ratio, the liquid crystal display device of the IPS of the present invention for achieving the above object is arranged on the lower substrate A plurality of gate lines and data lines defining a pixel area; A thin film transistor formed at an intersection of the gate line and the data line; A plurality of first common electrodes formed in a direction parallel to the gate line; A second common electrode spaced apart from the first common electrode by a predetermined distance and connected to a pixel area adjacent to the horizontal area in a central portion of the pixel area; A third common electrode spaced apart from each other in a direction parallel to the data line and formed to connect the first and second common electrodes to each other; A first pixel electrode formed between the first and second common electrodes in a direction parallel to the gate line; Second pixel electrodes formed to connect the first pixel electrodes to both ends of the first pixel electrode; A color filter layer formed on the upper substrate; A black matrix formed on the upper substrate so as to correspond to an intersection of the gate line, the thin film transistor, and the data line and the second common electrode; And a liquid crystal layer formed between the upper and lower substrates, and an alignment layer.

Figure 112002027410606-pat00001

Black Matrix, IPS, Loving, Electric Field

Description

횡전계 방식의 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING}Transverse electric field type liquid crystal display device {LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING}

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도1 is an exploded perspective view showing a part of a typical TN liquid crystal display device

도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도Figure 2 is a schematic cross-sectional view showing a liquid crystal display of a general IPS

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltage on / off is performed in IPS mode.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도4A and 4B are perspective views showing the operation of the IPS mode LCD in the off and on states, respectively.

도 5는 종래의 IPS의 액정표시장치를 나타낸 평면도 5 is a plan view showing a liquid crystal display of a conventional IPS

도 6은 종래의 상부기판에 형성된 블랙 매트릭스층을 나타낸 평면도 6 is a plan view showing a black matrix layer formed on a conventional upper substrate

도 7a, 도 7b, 도 8은 본 발명의 제1실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도7A, 7B, and 8 are plan views of a liquid crystal display of IPS and a black matrix according to the first embodiment of the present invention.

도 9와 도 10은 본 발명의 제2실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도 9 and 10 are plan views of a liquid crystal display of IPS and a black matrix according to the second embodiment of the present invention.

도 11은 도 9와 도 10의 'A'부분의 확대 평면도 11 is an enlarged plan view of a portion 'A' of FIGS. 9 and 10.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

71, 81 : 게이트라인 72, 82 : 데이타라인 71 and 81: gate lines 72 and 82: data lines                 

72a, 82a : 소오스전극 72b, 82b : 드레인전극72a, 82a: source electrode 72b, 82b: drain electrode

73, 83 : 액티브층 74a, 84a : 제1공통전극 73 and 83: active layers 74a and 84a: first common electrode

74b, 84b : 제2공통전극 74c, 84c : 제3공통전극74b, 84b: second common electrode 74c, 84c: third common electrode

75a, 85a : 제1화소전극 75b, 85b : 제2화소전극 75a, 85a: first pixel electrode 75b, 85b: second pixel electrode

75c : 제3화소전극 76, 86 : 블랙 매트릭스75c: third pixel electrode 76, 86: black matrix

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히 공정성을 향상시키고 가격 경쟁력을 확보하며 개구율을 향상시켜 휘도를 상승시키기에 적당한 횡전계 방식(In-Plane Switching : 이하, IPS라고 한다)의 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and in particular, an in-plane switching (hereinafter referred to as IPS) suitable for improving fairness, securing price competitiveness, and improving aperture ratio to increase luminance. The present invention relates to a liquid crystal display device.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다. As the information society develops, the demand for display devices is increasing in various forms.In recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent display (VFD) have been developed. Various flat panel display devices have been studied, and some are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방 송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다. Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption, and mobile type such as monitor of notebook computer. In addition, it has been variously developed such as a television for receiving and displaying a room transmission call and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical advances have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.Therefore, in order to use a liquid crystal display device in various parts as a general screen display device, the key to development is how much high definition images such as high definition, high brightness, and large area can be realized while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.Such a liquid crystal display device may be broadly divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates having a space and are bonded to each other; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.The first glass substrate (TFT array substrate) may include a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each gate line and data line, and a plurality of thin films that transmit signals of the data line to each pixel electrode by being switched by signals of the gate line The transistor is formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분 의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.In addition, the second glass substrate (color filter substrate) includes a black matrix layer for blocking light except for the pixel region, an R, G, and B color filter layer for expressing color colors, and a common electrode for implementing an image. Is formed. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by an actual material having a predetermined space and a liquid crystal injection hole by a spacer, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다. In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.On the other hand, the driving principle of the liquid crystal display device as described above uses the optical anisotropy and polarization of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal is thin and long in structure, the liquid crystal has a direction in the arrangement of molecules, and the liquid crystal may be artificially applied to control the direction of the molecular arrangement.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Such liquid crystals may be classified into positive liquid crystals having a positive dielectric anisotropy and negative liquid crystals having a negative dielectric anisotropy according to an electrical specific classification, and liquid crystal molecules having a positive dielectric anisotropy are long axes of liquid crystal molecules in a direction in which an electric field is applied. The liquid crystal molecules arranged in parallel and having negative dielectric anisotropy are arranged perpendicularly to the direction in which the electric field is applied and the major axis of the liquid crystal molecules.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.1 is an exploded perspective view illustrating a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, the lower substrate 1 and the upper substrate 2 bonded to each other with a predetermined space, and the liquid crystal layer 3 injected between the lower substrate 1 and the upper substrate 2 are composed of. It is.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals, and a pixel electrode 6 is formed in each pixel region P where the gate line 4 and the data line 5 intersect, and each gate line The thin film transistor T is formed at the portion where (4) and the data line 5 intersect.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 includes a black matrix layer 7 for blocking light in portions other than the pixel region P, an R, G, and B color filter layer 8 for expressing color colors, and an image. The common electrode 9 is formed to implement the.

여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다. The thin film transistor T may include a gate electrode protruding from the gate line 4, a gate insulating film (not shown) formed on the front surface, an active layer formed on the gate insulating film above the gate electrode, and the data. And a source electrode protruding from the line 5 and a drain electrode to face the source electrode.                         

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다. The pixel electrode 6 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 3 positioned on the pixel electrode 6 is aligned by a signal applied from the thin film transistor T, and the liquid crystal layer 3 is aligned with the alignment degree of the liquid crystal layer 3. Accordingly, the image can be expressed by controlling the amount of light passing through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. As described above, the liquid crystal panel drives the liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode 9 of the upper substrate 2 serves as a ground to discharge static electricity. It is possible to prevent the destruction of the liquid crystal cell.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent.

따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다.Accordingly, in order to overcome the above disadvantages, a new technology, namely, a liquid crystal display device of IPS, has been proposed.

도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다.2 is a schematic cross-sectional view showing a liquid crystal display of a general IPS.

도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다. As shown in FIG. 2, the pixel electrode 12 and the common electrode 13 are formed on the lower substrate 11 on the same plane.

그리고 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.In addition, the liquid crystal layer 14 formed between the lower substrate 11 and the upper substrate 15 bonded to the lower substrate 11 may be disposed between the pixel electrode 12 and the common electrode 13 on the lower substrate 11. It works by electric field.

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltages are turned on and off in the IPS mode.

즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다. That is, FIG. 3A shows an off state in which no transverse electric field is applied to the pixel electrode 12 or the common electrode 13, so that the phase change of the liquid crystal layer 14 does not occur. For example, the pixel electrode 12 and the common electrode 13 are basically shifted by 45 ° in the horizontal direction.

도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.FIG. 3B is an on state in which a transverse electric field is applied to the pixel electrode 12 and the common electrode 13, and a phase shift of the liquid crystal layer 14 occurs, and is about 45 ° compared to the off state of FIG. 3A. It can be seen that the horizontal direction of the pixel electrode 12 and the common electrode 13 and the twist direction of the liquid crystal have a twist angle.

상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다. As described above, in the liquid crystal display of the IPS, both the pixel electrode 12 and the common electrode 13 exist on the same plane.

상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. An advantage of the transverse electric field method is that a wide viewing angle is possible. That is, when the liquid crystal display device is viewed from the front, the liquid crystal display device may be visible in the about 70 ° direction in the up / down / left / right directions.

그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.In addition, there is an advantage that the manufacturing process is simpler and the color shift according to the viewing angle is smaller than that of the liquid crystal display device.

그러나, 공통전극(13)과 화소전극(12)이 동일 평면상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다. However, since the common electrode 13 and the pixel electrode 12 exist on the same plane, there is a disadvantage in that transmittance and aperture ratio due to light are reduced.

또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다. In addition, there is a disadvantage in that the response time due to the driving voltage must be improved and the cell gap is made uniform because the misalign margin of the cell gap is small.                         

즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.That is, the transverse electric field type liquid crystal display device has the advantages and disadvantages as described above can be selected according to the user's use.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.4A and 4B are perspective views showing the operation of the liquid crystal display of the IPS in the off state and the on state, respectively.

도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.As shown in FIG. 4A, when no voltage is applied to the pixel electrode 12 or the common electrode 13, the liquid crystal molecules array direction 16 is arranged in the same direction as that of the initial alignment layer (not shown). do.

그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.As shown in FIG. 4B, when the voltage is applied to the pixel electrode 12 and the common electrode 13, the alignment direction 16 of the liquid crystal molecules is arranged in the direction 17 in which the electric field is applied. .

이하, 첨부된 도면을 참고하여 종래의 IPS의 액정표시장치를 설명하면 다음과 같다.Hereinafter, a liquid crystal display of a conventional IPS will be described with reference to the accompanying drawings.

도 5는 종래의 IPS의 액정표시장치를 나타낸 평면도이고, 도 6은 종래의 상부기판에 형성된 블랙 매트릭스층을 나타낸 평면도이다. FIG. 5 is a plan view showing a liquid crystal display of a conventional IPS, and FIG. 6 is a plan view showing a black matrix layer formed on a conventional upper substrate.

종래에 따른 IPS의 액정표시장치는 도 5와 도 6에 도시한 바와 같이 하부기판(TFT 기판)은 게이트라인, 데이터라인, 박막트랜지스터, 공통전극 및 화소전극으로 구성되고, 상부기판(칼라필터 기판)은 R,G,B의 칼라필터층과, 블랙 매트릭스(Black Matrix)로 구성되는데, 좀 더 자세한 구성은 다음과 같다. In the conventional liquid crystal display of the IPS, as shown in FIGS. 5 and 6, the lower substrate (TFT substrate) includes a gate line, a data line, a thin film transistor, a common electrode, and a pixel electrode, and an upper substrate (color filter substrate). ) Is composed of R, G and B color filter layers and a black matrix. More detailed configuration is as follows.

투명한 하부기판상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(51)이 배열되고, 상기 게이트 라인(51)에 수직한 방 향으로 일정한 간격을 갖고 복수개의 데이터 라인(52)이 배열된다. In order to define a pixel area on the transparent lower substrate, a plurality of gate lines 51 are arranged in one direction at regular intervals, and a plurality of data lines 52 at regular intervals in a direction perpendicular to the gate line 51. ) Is arranged.

그리고 상기 게이트 라인(51)과 데이터 라인(52)이 교차되어 정의된 각 화소영역에는 복수개의 박막 트랜지스터(TFT)가 형성된다. A plurality of thin film transistors TFT is formed in each pixel area defined by the gate line 51 and the data line 52 crossing each other.

여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(51)의 일영역에 정의된 게이트전극과, 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극 상측의 게이트 절연막위에 형성되는 액티브층(53)과, 상기 데이터 라인(52)으로부터 돌출되어 상기 액티브층(53)상에 형성된 소오스 전극(52a)과 상기 소오스 전극(52a)과 일정한 간격을 갖고 화소전극과 연결되어 연장 형성된 드레인 전극(52b)으로 구성된다. The thin film transistor TFT may include a gate electrode defined in one region of the gate line 51, a gate insulating film (not shown) formed on an entire surface thereof, and an active layer 53 formed on the gate insulating film above the gate electrode. ) And a drain electrode 52b protruding from the data line 52 and extending from the source electrode 52a formed on the active layer 53 and connected to the pixel electrode at regular intervals from the source electrode 52a. It consists of.

그리고 공통전극은 상기 게이트 라인(51)과 데이터 라인(52)이 교차하여 정의되는 화소영역 및 이웃하는 화소영역에 형성되는데, 상기 게이트라인(51)과 평행한 방향으로 이웃하는 화소영역으로 연장 형성된 제1공통전극(54a)들과, 제1공통전극(54a)들 사이에 서로 일정간격 이격되어 형성된 복수개의 제2공통전극(54b)들과, 상기 데이터라인(52)과 인접하여 평행한 방향으로 상기 제1, 제2공통전극(54a,54b)들을 서로 연결시키며 상기 데이터라인(52)과 일정간격 이격되어 형성된 복수개의 제3공통전극(54c)들로 구성된다. The common electrode is formed in the pixel region and the neighboring pixel region defined by the gate line 51 and the data line 52 intersecting, and extends to the neighboring pixel region in a direction parallel to the gate line 51. A plurality of second common electrodes 54b formed to be spaced apart from each other between the first common electrodes 54a, the first common electrodes 54a, and a direction parallel to and adjacent to the data line 52 The first and second common electrodes 54a and 54b are connected to each other, and the plurality of third common electrodes 54c are formed to be spaced apart from the data line 52 by a predetermined distance.

이때 제2공통전극(54b)들은 'V'자 모양을 하고 있다.At this time, the second common electrodes 54b have a 'V' shape.

그리고 화소전극은 상기 게이트 라인(51)과 데이터 라인(52)이 교차하여 정의되는 화소영역에 데이터라인(52)과 동일층상에 형성되고, 게이트라인(51)에 인접하여 게이트라인(51)과 평행한 방향으로 형성된 제1화소전극(55a)들과, 상기 제2공 통전극들(54b)과 동일한 형상 즉, 'V'자 모양으로 평행하게 형성된 제2화소전극(55b)과, 상기 제1, 제2화소전극(55a,55b)을 서로 연결시키며 상기 데이터라인(52)과 일정간격 이격되어 형성된 제3화소전극(55c)들로 구성된다. The pixel electrode is formed on the same layer as the data line 52 in the pixel area defined by the gate line 51 and the data line 52 intersecting, and is adjacent to the gate line 51. The first pixel electrodes 55a formed in parallel directions, the second pixel electrodes 55b formed in parallel with the second common electrodes 54b in a 'V' shape, and the first pixel electrodes 55a formed in parallel to each other. The first and second pixel electrodes 55a and 55b are connected to each other, and the third pixel electrodes 55c are formed to be spaced apart from the data line 52 by a predetermined distance.

이때 제3화소전극(55c)중 TFT에 인접한 부분은 드레인전극(52b)과 연결되도록 연장 형성되어 있다.At this time, the portion adjacent to the TFT of the third pixel electrode 55c is extended to be connected to the drain electrode 52b.

상기 공통전극과 상기 화소전극의 사이에는 제1절연막이 개재되어 있다.(미도시) A first insulating film is interposed between the common electrode and the pixel electrode. (Not shown)

상기와 같이 구성된 하부기판에 대응되는 상부기판은 도 6에 도시한 바와 같이 색상을 구현하기 위해 화소영역에 대응되는 부분에 형성된 칼라필터층(미도시)과, 칼라필터층 사이의 구분과 광차단 역할을 하기 위해 형성된 블랙 매트릭스(56)로 구성된다. As shown in FIG. 6, the upper substrate corresponding to the lower substrate configured as described above serves to distinguish between the color filter layer (not shown) and the color filter layer formed in a portion corresponding to the pixel region to realize color, and to block light. It consists of a black matrix 56 formed to

이때 블랙 매트릭스(56)는 도 6에 도시한 바와 같이 게이트라인(51)과 데이터라인(52)을 포함한 주변영역 및 TFT영역에 대응되는 부분에 형성되어 있다. In this case, as illustrated in FIG. 6, the black matrix 56 is formed in a portion corresponding to the peripheral region including the gate line 51 and the data line 52 and the TFT region.

상기에서와 같이 블랙 매트릭스(56)를 형성하면 공정시 하부기판 합착 마진을 고려하여 설계하여야 하므로 공정이 복잡하다. If the black matrix 56 is formed as described above, the process is complicated because the lower substrate bonding margin must be designed in the process.

또한 종래 블랙 매트릭스(56)는 데이터라인-블랙 매트릭스-화소전극간의 수직 크로스토크 문제를 감안하여 수지를 사용하여 형성하는데, 이것은 금속을 사용하여 블랙 매트릭스를 형성할 때보다 공정성 및 비용 측면에서 불리하다. In addition, the conventional black matrix 56 is formed using a resin in consideration of the problem of vertical crosstalk between the data line, the black matrix, and the pixel electrode, which is disadvantageous in terms of fairness and cost than when forming a black matrix using metal. .

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 공정성, 가격 경쟁력 및 개구율을 향상시키기에 알맞은 횡전계 방식(IPS)의 액정표시장치를 제공하는데 있다. The present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device of a transverse electric field system (IPS) suitable for improving the fairness, price competitiveness and aperture ratio.

상기와 같은 목적을 달성하기 위한 본 발명의 IPS의 액정표시장치는 하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부위에 형성되는 박막 트랜지스터; 상기 게이트 라인과 평행한 방향으로 형성된 복수개의 제 1 공통전극; 상기 제 1 공통전극과 일정간격 이격되어 상기 화소 영역 중앙부분에서 수평방향으로 이웃하는 화소 영역과 연결된 제 2 공통전극; 상기 데이터 라인과 평행한 방향으로 일정간격 이격되며 상기 제 1 및 제 2 공통 전극들을 서로 연결시키도록 형성된 제 3 공통전극; 상기 게이트 라인과 평행한 방향으로 상기 제 1 및 제 2 공통전극들 사이에 형성된 제 1 화소전극; 상기 제 1 화소전극의 양끝단에 상기 제 1 화소전극들을 연결시키도록 형성된 제 2 화소전극; 상부기판상에 형성된 칼라필터층; 상기 게이트 라인 및 상기 박막 트랜지스터와, 상기 데이터 라인 및 제 2 공통전극과의 교차부에 대응되도록 상기 상부기판에 형성된 블랙 매트릭스; 상기 상,하부기판 사이에 형성된 액정층과, 배향막을 구비하는 것을 특징으로 한다. The liquid crystal display of the IPS of the present invention for achieving the above object comprises a plurality of gate lines and data lines arranged on the lower substrate to define a pixel region; A thin film transistor formed at an intersection of the gate line and the data line; A plurality of first common electrodes formed in a direction parallel to the gate line; A second common electrode spaced apart from the first common electrode by a predetermined distance and connected to a pixel area adjacent to the horizontal area in the center of the pixel area; A third common electrode spaced apart from each other in a direction parallel to the data line and formed to connect the first and second common electrodes to each other; A first pixel electrode formed between the first and second common electrodes in a direction parallel to the gate line; Second pixel electrodes formed to connect the first pixel electrodes to both ends of the first pixel electrode; A color filter layer formed on the upper substrate; A black matrix formed on the upper substrate so as to correspond to an intersection of the gate line, the thin film transistor, and the data line and the second common electrode; And a liquid crystal layer formed between the upper and lower substrates, and an alignment layer.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 제 1 내지 제 3 공통전극은 상기 화소영역 및 이웃하는 화소영역에 상기 게이트라인과 동일층상에 형성된다. The first to third common electrodes are formed on the same layer as the gate line in the pixel region and the neighboring pixel region.

상기 제 1 및 제 2 화소전극은 상기 게이트 라인과 데이터 라인이 교차하여 정의되는 화소영역에 상기 데이터라인과 동일층상에 형성된다. The first and second pixel electrodes are formed on the same layer as the data line in a pixel area defined by the gate line and the data line crossing each other.

상기 블랙 매트릭스는 수지 또는 금속으로 형성할 수 있다. The black matrix may be formed of a resin or a metal.

삭제delete

상기 블랙 매트릭스는 상기 게이트라인과 상기 박막 트랜지스터외에 상기 제2공통전극들과 상기 데이터라인이 교차되는 부분에 형성된다. The black matrix is formed at a portion where the second common electrodes and the data line cross the gate line and the thin film transistor.

삭제delete

삭제delete

상기 박막 트랜지스터는 상기 게이트 라인의 일영역에 정의된 게이트전극과, 상기 하부기판 전면에 형성된 게이트 절연막과, 상기 게이트전극 상측의 상기 게이트 절연막상에 형성된 액티브층과, 상기 데이터 라인으로부터 돌출되어 상기 액티브층상에 오버랩된 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖고 상기 제 2 화소전극과 연결되어 연장 형성된 드레인 전극으로 구성된다.The thin film transistor may include a gate electrode defined in one region of the gate line, a gate insulating film formed on an entire surface of the lower substrate, an active layer formed on the gate insulating film above the gate electrode, and protrude from the data line. A source electrode overlapped with the layer, and a drain electrode extending and connected to the second pixel electrode at regular intervals from the source electrode.

상기 제 1 내지 제 3 공통전극과 상기 제 1 및 제 2 화소전극의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 절연막이 개재되어 있다. An insulating film formed of any one of acryl, polyimide, BCB, oxide film, and nitride film is interposed between the first to third common electrode and the first and second pixel electrodes.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 IPS의 액정표시장치에 대하여 설명하면 다음과 같다. Hereinafter, a liquid crystal display of an IPS according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명은 러빙이 수평방향으로 되어있는 IPS의 액정표시장치에 대한 것으로, 전기장 방향과 러빙 방향이 평행할 때 공통전극과 데이터라인 사이 영역에서의 블랙 매트릭스(BM) 구조를 변경한 것이다. The present invention relates to an IPS liquid crystal display device in which rubbing is in a horizontal direction, and changes the black matrix (BM) structure in the region between the common electrode and the data line when the electric field direction and the rubbing direction are parallel.

이하, 실시예 별로 설명하기로 한다. Hereinafter, description will be given for each embodiment.

제1실시예First embodiment

도 7a, 도 7b, 도 8은 본 발명의 제1실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도이다. 7A, 7B, and 8 are plan views of a liquid crystal display of IPS and a black matrix according to the first embodiment of the present invention.

본 발명의 제1실시예는 러빙이 수평방향으로 되어있는 IPS의 액정표시장치에서, 하부기판의 게이트라인에 인접한 공통전극(화소영역내의 상부와 하부에 구성된 공통전극)이 이웃하는 화소영역으로 연장 형성되어 있을 때, 이에 대응되는 상부기판의 블랙 매트릭스의 구조에 대한 것이다. In the first embodiment of the present invention, in a liquid crystal display of an IPS in which rubbing is in a horizontal direction, a common electrode (a common electrode formed at an upper side and a lower side in a pixel region) adjacent to a gate line of a lower substrate extends to a neighboring pixel region. When formed, it corresponds to the structure of the black matrix of the upper substrate corresponding thereto.

본 발명의 제1실시예에 따른 IPS의 액정표시장치는 도 7a와 도 8에 도시한 바와 같이 투명한 하부기판(TFT 기판)은 게이트라인, 데이터라인, 박막트랜지스터, 공통전극 및 화소전극으로 구성되고, 상부기판(칼라필터 기판)은 R,G,B의 칼라필터층과, 블랙 매트릭스(Black Matrix)로 구성되는데, 좀 더 자세한 구성은 다음과 같다. In the liquid crystal display of the IPS according to the first embodiment of the present invention, as shown in FIGS. 7A and 8, the transparent lower substrate (TFT substrate) includes a gate line, a data line, a thin film transistor, a common electrode, and a pixel electrode. The upper substrate (color filter substrate) is composed of color filter layers of R, G, and B, and a black matrix. More detailed configuration is as follows.

투명한 하부기판상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(71)이 배열되고, 상기 게이트 라인(71)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(72)이 배열된다. In order to define a pixel area on the transparent lower substrate, a plurality of gate lines 71 are arranged in one direction at regular intervals, and a plurality of data lines 72 at regular intervals in a direction perpendicular to the gate line 71. Is arranged.

그리고 상기 게이트 라인(71)과 데이터 라인(72)이 교차되어 정의된 각 화소영역에는 복수개의 박막 트랜지스터(TFT)가 형성된다. A plurality of TFTs are formed in each pixel area defined by the gate line 71 and the data line 72 crossing each other.

여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(71)의 일영역에 정의된 게이트전극과, 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극 상측의 게이트 절연막위에 형성되는 액티브층(73)과, 상기 데이터 라인(72)으로부터 돌출되어 상기 액티브층(73)상에 형성된 소오스 전극(72a)과, 상기 소오스 전극(72a)과 일정한 간격을 갖고 화소전극과 연결되어 연장 형성된 드레인 전극(72b)으로 구성된다. The thin film transistor TFT may include a gate electrode defined in one region of the gate line 71, a gate insulating film (not shown) formed on an entire surface thereof, and an active layer 73 formed on the gate insulating film above the gate electrode. ), A source electrode 72a protruding from the data line 72 and formed on the active layer 73, and a drain electrode 72b extending and connected to the pixel electrode at regular intervals from the source electrode 72a. It is composed of

이때 박막 트랜지스터(TFT)는 도 7b에 도시한 바와 같이 일반적인 TFT구조를 갖도록 구성할 수도 있다. In this case, the TFT may be configured to have a general TFT structure as shown in FIG. 7B.                     

즉, 일방향을 갖는 게이트 라인의 일측에 돌출 형성된 게이트 전극과, 하부기판의 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극 상측의 게이트 절연막 상에 형성된 액티브층(73)과, 게이트전극 일측 상부에 오버랩되도록 상기 데이터 라인으로 부터 돌출되어 형성된 소오스 전극(72a)과, 상기 게이트전극의 타측 상부에 오버랩되도록 상기 소오스 전극(72a)과 일정 간격 격리되며 상기 화소전극과 연결되어 연장 형성된 드레인 전극(72b)으로 구성할 수도 있다. That is, a gate electrode protruding on one side of the gate line having one direction, a gate insulating film (not shown) formed on the front surface of the lower substrate, an active layer 73 formed on the gate insulating film above the gate electrode, and a gate electrode A source electrode 72a formed to protrude from the data line so as to overlap the upper portion of one side, and a drain electrode that is separated from the source electrode 72a at a predetermined interval so as to overlap the upper portion of the gate electrode and is connected to the pixel electrode and extends It can also be configured as 72b.

그리고 공통전극은 상기 게이트 라인(71)과 데이터 라인(72)이 교차하여 정의되는 화소영역 및 이웃하는 화소영역에 상기 게이트라인(71)과 동일층상에 형성되고, 상기 게이트라인(71)과 인접하여 평행한 방향으로 이웃하는 화소영역으로 연장 형성된 제1공통전극(74a)들과, 제1공통전극(74a)들 사이에 서로 일정간격 이격되어 형성된 복수개의 제2공통전극(74b)들과, 상기 데이터라인(72)과 인접하여 평행한 방향으로 상기 제1, 제2공통전극(74a,74b)들을 서로 연결시키며 상기 데이터라인(72)과 일정간격 이격되어 형성된 복수개의 제3공통전극(74c)들로 구성된다. The common electrode is formed on the same layer as the gate line 71 in a pixel region where the gate line 71 and the data line 72 cross and a neighboring pixel region, and is adjacent to the gate line 71. First common electrodes 74a formed to extend to neighboring pixel regions in parallel directions, a plurality of second common electrodes 74b formed to be spaced apart from each other between the first common electrodes 74a, and A plurality of third common electrodes 74c formed to connect the first and second common electrodes 74a and 74b to each other in a parallel direction adjacent to the data line 72 and to be spaced apart from the data line 72 by a predetermined distance. )

이때 제2공통전극(74b)들은 'V'자 모양을 하고 있다.At this time, the second common electrodes 74b have a 'V' shape.

그리고 화소전극은 상기 게이트 라인(71)과 데이터 라인(72)이 교차하여 정의되는 화소영역에 데이터라인(72)과 동일층상에 형성되고, 게이트라인(71)에 인접하여 게이트라인(71)과 평행한 방향으로 형성된 제1화소전극(75a)들과, 상기 제2공통전극들(74b)과 동일한 형상 즉, 'V'자 모양으로 평행하게 형성된 제2화소전극(75b)과, 상기 제1, 제2화소전극(75a,75b)을 서로 연결시키며 상기 데이터라인(72)과 일정간격 이격되어 형성된 제3화소전극(75c)들로 구성된다. The pixel electrode is formed on the same layer as the data line 72 in the pixel area defined by the gate line 71 and the data line 72 intersecting, and is adjacent to the gate line 71. The first pixel electrodes 75a formed in parallel directions, the second pixel electrodes 75b formed in parallel with the second common electrodes 74b in a 'V' shape, and the first pixels The second pixel electrodes 75a and 75b are connected to each other, and the third pixel electrodes 75c are formed to be spaced apart from the data line 72 by a predetermined distance.                     

이때 제3화소전극(75c)중 TFT에 인접한 부분은 드레인전극(72b)과 연결되도록 연장 형성되어 있다.At this time, the portion adjacent to the TFT of the third pixel electrode 75c is extended to be connected to the drain electrode 72b.

상기 공통전극과 상기 화소전극의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 제1절연막이 개재되어 있다.(미도시) A first insulating film made of any one of acryl, polyimide, BCB, oxide film, and nitride film is interposed between the common electrode and the pixel electrode.

상기에서 제2공통전극(74b)들과 제2화소전극(75b)은 역'V'자 모양으로 구성될 수도 있고, 기울기를 갖는 사선 형상으로 형성될 수도 있다. In the above description, the second common electrodes 74b and the second pixel electrode 75b may be formed in an inverted 'V' shape or may have an inclined diagonal shape.

상기와 같이 구성된 하부기판에 대응되는 상부기판은 도 8에 도시한 바와 같이 색상을 구현하기 위해 화소영역에 대응되는 부분에 형성된 칼라필터층(미도시)과, 칼라필터층 사이의 구분과 광차단 역할을 하기 위해 형성된 블랙 매트릭스(76)로 구성된다. As illustrated in FIG. 8, the upper substrate corresponding to the lower substrate configured as described above serves to distinguish between the color filter layer (not shown) and the color filter layer formed in a portion corresponding to the pixel region to realize color. It consists of a black matrix 76 formed to

이때 블랙 매트릭스(76)는 통상적으로는 게이트라인과 데이터라인 및 TFT영역에 대응되는 부분에 형성하여 빛샘 현상이 발생하는 것을 방지하였으나, 본 발명에서와 같이 수평방향으로 러빙되어 있는 IPS의 액정표시장치에서는 데이터라인(72)과 최외각 공통전극 즉, 제3공통전극(74c)들 사이에서 전기장 방향이 러빙 방향과 평행한 방향을 가지므로 빛샘 현상이 없어서 블랙 매트릭스(76)를 형성할 필요가 없다. In this case, the black matrix 76 is typically formed in a portion corresponding to the gate line, the data line, and the TFT region to prevent light leakage. However, as in the present invention, the liquid crystal display of the IPS is rubbed in the horizontal direction. Since the electric field direction has a direction parallel to the rubbing direction between the data line 72 and the outermost common electrode, that is, the third common electrode 74c, there is no light leakage phenomenon and thus it is not necessary to form the black matrix 76. .

즉, 데이터라인(72)과 제3공통전극(74c)들 사이에서는 전기장이 아무리 강해도 액정회전이 더 이상 없기 때문에 블랙 매트릭스(76)를 이용하여 빛의 누출을 막을 필요가 없기 때문에, 데이터라인(72)의 대부분을 블랙 매트릭스(76)로 덮을 필요가 없다. 이와 같이 블랙 매트릭스로 덮을 필요가 없는 영역을 블랙 매트릭스 프 리(free)영역이라고 한다. That is, since the liquid crystal rotation is no longer between the data line 72 and the third common electrode 74c, no matter how strong the electric field is, there is no need to prevent leakage of light using the black matrix 76. Most of 72) need not be covered with black matrix 76. The region which does not need to be covered with the black matrix is called a black matrix free region.

한편, 상기 블랙 매트릭스(76)는 게이트라인과 TFT영역외에, 이웃하는 화소영역으로 연장 형성된 제1공통전극(74a)과 교차되는 데이터라인(72)에 대응되는 영역에는 형성되는데, 이유는 이웃하는 화소영역으로 연장 형성된 제1공통전극(74a)과 데이터라인(72)간에 수평하지 않게 걸리는 전기장에 의한 빛샘을 방지하기 위해서이다. Meanwhile, the black matrix 76 is formed in a region corresponding to the data line 72 that intersects the first common electrode 74a that extends to the neighboring pixel region in addition to the gate line and the TFT region. This is to prevent light leakage caused by an electric field that is not horizontally interposed between the first common electrode 74a and the data line 72 extending in the pixel region.

다시말해서, 화소영역에 대응되는 영역에서 이웃하는 화소영역으로 연장된 공통전극의 상, 하부에 대응되는 영역에도 블랙 매트릭스(76)가 더 구비된다. In other words, the black matrix 76 is further provided in regions corresponding to the upper and lower portions of the common electrode extending from the region corresponding to the pixel region to the neighboring pixel region.

일반적으로 IPS의 액정표시장치에서, 상부기판에 블랙 매트릭스(76)는 수지를 사용하여 형성하는데, 그 이유는 블랙 매트릭스를 금속으로 형성할 경우 데이터라인-블랙 매트릭스-화소전극 사이의 커플링에 의해 수직 크로스토크가 발생하기 때문이다. In general, in the IPS liquid crystal display device, the black matrix 76 is formed on the upper substrate by using a resin, because when the black matrix is formed of a metal, the coupling between the data line, the black matrix, and the pixel electrode is performed. This is because vertical crosstalk occurs.

본 발명은 상기에서와 같이 수지를 사용하여 형성할 수 있다. The present invention can be formed using a resin as described above.

또한, 본 발명에서의 블랙 매트릭스 프리영역에서는 수직 크로스토크가 발생하지 않기 때문에, 게이트라인과 TFT영역의 블랙 매트릭스(76)를 수지 대신에 금속을 사용하여 형성할 수 있다. In addition, since vertical crosstalk does not occur in the black matrix free region in the present invention, the black matrix 76 in the gate line and the TFT region can be formed using metal instead of resin.

이와 같이 금속을 이용하여 블랙 매트릭스(76)를 형성하면 수지를 사용할 때보다 패턴이 용이하여서 생산성이나 비용면에서 유리하다. Thus, when the black matrix 76 is formed using a metal, the pattern is easier than when using a resin, which is advantageous in terms of productivity and cost.

상기 수지 또는 금속으로 형성할 경우, 상,하부기판 합착 마진이 데이터라인쪽으로는 고려할 필요가 없기 때문에 개구율을 개선할 수 있는 잇점이 있다. In the case of forming the resin or the metal, the upper and lower substrate bonding margins do not need to be considered toward the data line, thereby improving the aperture ratio.                     

이외에, 게이트라인(게이트전극 포함)의 빛샘 차단을 블랙 매트릭스외에 R,G,B의 칼라 필터층을 겹치게 구성하여 달성할 수도 있다. In addition, light leakage blocking of the gate line (including the gate electrode) may be achieved by forming a color filter layer of R, G, and B in addition to the black matrix.

상기에서와 같이 구성된 IPS의 액정표시장치는 상기 공통전극(29)과 화소전극(28) 사이에 위치한 액정이 상기 공통전극(29)과 화소전극(28) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다. In the liquid crystal display of the IPS configured as described above, the liquid crystal positioned between the common electrode 29 and the pixel electrode 28 is disposed in the same direction by a transverse electric field in which the liquid crystal is distributed between the common electrode 29 and the pixel electrode 28. Arranged in a single domain, and in the transverse electric field system, a plurality of multi-domains can be configured in a single pixel area, and thus a liquid crystal display having a wider viewing angle can be manufactured.

본 발명의 제1실시예는 데이터라인과 공통전극이 오버랩되는 구조에도 적용할 수 있는 것으로, 이웃하는 화소영역으로 연장된 공통전극과 데이터라인이 교차되는 부분을 제외한 데이터라인에 블랙 매트릭스를 형성하지 않아도 된다. The first embodiment of the present invention is applicable to a structure in which the data line and the common electrode overlap, and do not form a black matrix on the data line except for a portion where the common electrode extending to the neighboring pixel region and the data line intersect. You don't have to.

제2실시예Second embodiment

도 9와 도 10은 본 발명의 제2실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도이고, 도 11은 'A'부분의 확대 평면도이다. 9 and 10 are plan views of an IPS liquid crystal display and a black matrix according to a second embodiment of the present invention, and FIG. 11 is an enlarged plan view of a portion 'A'.

본 발명의 제2실시예는 러빙이 수평방향으로 되어있는 IPS의 액정표시장치에서, 하부기판의 화소영역내의 중간부분에 구성된 공통전극이 이웃하는 화소영역으로 연장 형성되어 있을 때, 이에 대응되는 상부기판의 블랙 매트릭스의 구조에 대한 것이다. According to the second embodiment of the present invention, in the IPS liquid crystal display device in which rubbing is in a horizontal direction, an upper portion corresponding to a common electrode formed at an intermediate portion of a pixel region of the lower substrate is extended to a neighboring pixel region. It is about the structure of the black matrix of the substrate.

본 발명의 제2실시예에 따른 IPS의 액정표시장치는 도 9와 도 10, 도 11에 도시한 바와 같이 투명한 하부기판(TFT 기판)은 게이트라인, 데이터라인, 박막트랜지스터, 공통전극 및 화소전극으로 구성되고, 상부기판(칼라필터 기판)은 R,G,B의 칼라필터층과, 블랙 매트릭스(Black Matrix)로 구성되는데, 좀 더 자세한 구성은 다음과 같다. In the liquid crystal display of the IPS according to the second embodiment of the present invention, as shown in FIGS. 9, 10, and 11, the transparent lower substrate (TFT substrate) includes a gate line, a data line, a thin film transistor, a common electrode, and a pixel electrode. The upper substrate (color filter substrate) is composed of R, G, B color filter layers, and a black matrix (Black Matrix), a more detailed configuration is as follows.

투명한 하부기판상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(81)이 배열되고, 상기 게이트 라인(81)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(82)이 배열된다. In order to define a pixel area on the transparent lower substrate, a plurality of gate lines 81 are arranged in one direction at regular intervals, and a plurality of data lines 82 at regular intervals in a direction perpendicular to the gate line 81. Is arranged.

그리고 상기 게이트 라인(81)과 데이터 라인(82)이 교차되어 정의된 각 화소영역에는 복수개의 박막 트랜지스터(TFT)가 형성된다. A plurality of thin film transistors TFT is formed in each pixel area defined by the gate line 81 and the data line 82 crossing each other.

여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(81)의 일영역에 정의된 게이트전극과, 전면에 형성된 게이트 절연막(미도시)과, 상기 게이트 전극 상측의 게이트 절연막위에 형성되는 액티브층(83)과, 상기 데이터 라인(82)으로부터 돌출되어 상기 액티브층(83)상에 형성된 소오스 전극(82a)과 상기 소오스 전극(82a)과 일정한 간격을 갖고 화소전극과 연결되어 연장 형성된 드레인 전극(82b)으로 구성된다. The thin film transistor TFT may include a gate electrode defined in one region of the gate line 81, a gate insulating film (not shown) formed on an entire surface thereof, and an active layer 83 formed on the gate insulating film above the gate electrode. And a source electrode 82a protruding from the data line 82 and a drain electrode 82b formed to be connected to the pixel electrode at regular intervals from the source electrode 82a formed on the active layer 83 and connected to the pixel electrode. It is composed.

이때 박막 트랜지스터(TFT)는 도 7b의 박막트랜지스터와 같이 일반적인 TFT구조를 갖도록 구성할 수도 있다. In this case, the TFT may be configured to have a general TFT structure as in the TFT of FIG. 7B.

즉, 일방향을 갖는 게이트 라인의 일측에 돌출 형성된 게이트 전극과, 하부기판의 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상측의 게이트 절연막 상에 형성된 액티브층과, 게이트전극 일측 상부에 오버랩되도록 상기 데이터 라인으로 부터 돌출되어 형성된 소오스 전극과, 상기 게이트전극의 타측 상부에 오버랩되도록 상기 소오스 전극과 일정 간격 격리되며 상기 화소전극과 연결되어 연장 형 성된 드레인 전극으로 구성할 수도 있다. That is, a gate electrode protruding on one side of the gate line having one direction, a gate insulating film formed on the front surface of the lower substrate, an active layer formed on the gate insulating film on the upper side of the gate electrode, and the data line so as to overlap the upper side of the gate electrode A source electrode may be formed to protrude from the source electrode, and a drain electrode separated from the source electrode at a predetermined interval so as to overlap the upper portion of the gate electrode and connected to the pixel electrode.

그리고 공통전극은 상기 게이트 라인(81)과 데이터 라인(82)이 교차하여 정의되는 화소영역 및 이웃하는 화소영역에 상기 게이트라인(81)과 동일층상에 형성된다. The common electrode is formed on the same layer as the gate line 81 in the pixel region defined by the gate line 81 and the data line 82 intersecting and in the neighboring pixel region.

상기 공통전극은 상기 게이트라인(81)과 평행한 방향으로 형성된 복수개의 제1공통전극(84a)들과, 제1공통전극(84a)과 일정간격 이격되어 화소영역 중앙부분에 이웃하는 화소영역으로 연장 형성된 제2공통전극(84b)과, 상기 데이터라인(82)과 인접하여 평행한 방향으로 상기 제1, 제2공통전극(84a,84b)들을 서로 연결시키며 상기 데이터라인(82)과 일정간격 이격되어 형성된 복수개의 제3공통전극(84c)들로 구성된다. The common electrode is a plurality of first common electrodes 84a formed in a direction parallel to the gate line 81 and a pixel region adjacent to a central portion of the pixel region spaced apart from the first common electrode 84a by a predetermined distance. The extended second common electrode 84b and the first and second common electrodes 84a and 84b are connected to each other in a direction parallel to the data line 82 and are spaced apart from the data line 82 at a predetermined interval. It is composed of a plurality of third common electrodes 84c spaced apart.

이때 제1, 제2공통전극(84a,84b)은 일방향으로 평행하게 형성된다.At this time, the first and second common electrodes 84a and 84b are formed in parallel in one direction.

그리고 화소전극은 상기 게이트 라인(81)과 데이터 라인(82)이 교차하여 정의되는 화소영역에 데이터라인(82)과 동일층상에 형성된다. The pixel electrode is formed on the same layer as the data line 82 in a pixel area defined by the gate line 81 and the data line 82 intersecting each other.

상기 화소전극은 게이트라인(81)과 평행한 방향으로 상기 제1, 제2공통전극(84a,84b)들 사이에 형성된 제1화소전극(85a)들과, 상기 제1화소전극(85a)들을 연결시킬수 있도록 제1화소전극(85a)의 양끝단에 상기 데이터라인(82)과 일정간격 이격되어 형성된 제2화소전극(85b)들로 구성된다. The pixel electrode may include the first pixel electrodes 85a and the first pixel electrodes 85a formed between the first and second common electrodes 84a and 84b in a direction parallel to the gate line 81. The second pixel electrodes 85b are formed at both ends of the first pixel electrode 85a to be spaced apart from the data line 82 so as to be connected to each other.

이때 제2화소전극(85b)중 TFT에 인접한 부분은 드레인전극(82b)과 연결되도록 연장 형성되어 있다. At this time, a portion of the second pixel electrode 85b adjacent to the TFT extends to be connected to the drain electrode 82b.

상기 공통전극과 상기 화소전극의 사이에는 아크릴, 폴리 이미드, BCB, 산화 막, 질화막 중에서 어느 하나로 구성된 제1절연막이 개재되어 있다.(미도시) A first insulating film made of any one of acryl, polyimide, BCB, oxide film, and nitride film is interposed between the common electrode and the pixel electrode.

상기에서 제1, 제2공통전극(84a,84b)들과 제1화소전극(85a)은 역'V'자 모양으로 구성될 수도 있고, 기울기를 갖는 사선 형상으로 형성될 수도 있다. In the above description, the first and second common electrodes 84a and 84b and the first pixel electrode 85a may be formed in an inverted 'V' shape or may be formed in a diagonal shape having a slope.

상기와 같이 구성된 하부기판에 대응되는 상부기판은 도 10, 도 11에 도시한 바와 같이 색상을 구현하기 위해 화소영역에 대응되는 부분에 형성된 칼라필터층(미도시)과, 칼라필터층 사이의 구분과 광차단 역할을 하기 위해 형성된 블랙 매트릭스(86)로 구성된다. The upper substrate corresponding to the lower substrate configured as described above has a color filter layer (not shown) formed in a portion corresponding to the pixel region to realize color as shown in FIGS. 10 and 11, and separation and light between the color filter layers. It consists of a black matrix 86 formed to serve as a blocking role.

이때 블랙 매트릭스(86)는 통상적으로는 게이트라인과 데이터라인 및 TFT영역에 대응되는 부분에 형성하여 빛샘 현상이 발생하는 것을 방지하였으나, 본 발명에서와 같이 수평방향으로 러빙되어 있는 IPS의 액정표시장치에서는 데이터라인(82)과 최외각 공통전극 즉, 제3공통전극(84c)들 사이에서 전기장 방향이 러빙 방향과 평행한 방향을 가지므로 블랙 매트릭스(86)를 형성할 필요가 없다. In this case, the black matrix 86 is generally formed in a portion corresponding to the gate line, the data line, and the TFT region to prevent light leakage. However, as in the present invention, the IPS liquid crystal display device is rubbed in the horizontal direction. In the embodiment, since the electric field direction has a direction parallel to the rubbing direction between the data line 82 and the outermost common electrode, that is, the third common electrode 84c, the black matrix 86 does not need to be formed.

즉, 데이터라인(82)과 제3공통전극(84c)들 사이에서는 전기장이 아무리 강해도 액정회전이 더 이상 없기 때문에 블랙 매트릭스(86)를 이용하여 빛의 누출을 막을 필요가 없기 때문에, 데이터라인(82)의 대부분을 블랙 매트릭스(86)로 덮을 필요가 없다. 이와 같이 블랙 매트릭스로 덮을 필요가 없는 영역을 블랙 매트릭스 프리(free)영역이라고 한다. That is, since the liquid crystal rotation is no longer between the data line 82 and the third common electrode 84c, no matter how strong the electric field is, there is no need to prevent the leakage of light using the black matrix 86. It is not necessary to cover most of 82 with the black matrix 86. Thus, the area | region which does not need to cover with a black matrix is called a black matrix free area | region.

한편, 상기 블랙 매트릭스(86)는 도 9의 'A'영역을 확대하여 나타낸 도 11에 도시된 바와 같이 게이트라인과 TFT영역외에, 데이터라인(82) 하부를 가로질러 이웃하는 화소영역으로 연장된 제2공통전극(84b)중, 교차되는 데이터라인(82) 및 그 양측에 대응되는 영역에는 형성되는데, 그 이유는 이웃하는 화소영역으로 연장된 제2공통전극(84b)과 데이터라인(82)간에 수평하지 않게 걸리는 전기장에 의한 빛샘을 방지하기 위해서이다. Meanwhile, the black matrix 86 extends to the neighboring pixel region across the lower portion of the data line 82 in addition to the gate line and the TFT region, as shown in FIG. The second common electrode 84b is formed in the intersecting data line 82 and regions corresponding to both sides of the second common electrode 84b, because the second common electrode 84b and the data line 82 extend to neighboring pixel regions. This is to prevent light leakage caused by an electric field that is not horizontally applied to the liver.

다시말해서, 화소영역에 대응되는 영역에서 이웃하는 화소영역으로 연장된 제2공통전극(84b)과 데이터라인(82)이 교차하는 부분에 대응되는 영역에도 블랙 매트릭스(86)가 더 구비된다. In other words, the black matrix 86 is further provided in the region corresponding to the intersection of the second common electrode 84b and the data line 82 extending from the region corresponding to the pixel region to the neighboring pixel region.

또한 본 발명의 제2실시예에 따른 IPS의 액정표시장치에서도 블랙 매트릭스(86)는 제1실시예에서와 같이 수지 또는 금속을 사용하여 형성할 수 있고, 그 효과도 동일하다. Also, in the liquid crystal display of the IPS according to the second embodiment of the present invention, the black matrix 86 can be formed using resin or metal as in the first embodiment, and the effect is the same.

또한, 게이트라인(게이트전극 포함)의 빛샘 차단을 블랙 매트릭스외에 R,G,B의 칼라 필터층을 겹치게 구성하여 달성할 수도 있다. In addition, light leakage blocking of the gate line (including the gate electrode) may be achieved by forming a color filter layer of R, G, and B in addition to the black matrix.

상술한 바와같이 본 발명의 제2실시예에서 블랙 매트릭스(86)는 게이트라인, TFT영역, 그리고 이웃하는 화소영역으로 연장되는 공통전극과 데이터라인이 교차하는 부분 및 그에 인접한 영역에만 형성하고, 그 외의 데이터라인에는 형성하지 않아도 된다. As described above, in the second embodiment of the present invention, the black matrix 86 is formed only at the portion where the common electrode and the data line intersect the gate line, the TFT region, and the neighboring pixel region, and the region adjacent thereto. It does not need to be formed in other data lines.

본 발명의 제2실시예는 데이터라인과 공통전극이 오버랩되는 구조에도 적용할 수 있는 것으로, 이때도 이웃하는 화소영역으로 연장되는 공통전극과 데이터라인이 교차하는 부분 및 그에 인접한 영역을 제외한 나머지 데이터라인에는 블랙 매트릭스를 형성하지 않아도 된다. The second embodiment of the present invention can also be applied to a structure in which the data line and the common electrode overlap, and in this case, the remaining data except for a portion where the common electrode extending to the neighboring pixel area and the data line intersect and an area adjacent thereto are crossed. It is not necessary to form a black matrix in the line.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 횡전계 방식(IPS)의 액정표시장치는 다음과 같은 효과가 있다. The liquid crystal display of the transverse electric field system (IPS) of the present invention as described above has the following effects.

첫째, 수지 대신에 금속을 이용하여 블랙 매트릭스를 형성할 수 있으므로, 수지를 사용할 때보다 패턴이 용이하여서 생산성이나 비용면에서 유리하다. First, since a black matrix can be formed using a metal instead of a resin, the pattern is easier than using a resin, which is advantageous in terms of productivity and cost.

둘째, 상,하부기판 합착 마진이 데이터라인쪽으로는 고려할 필요가 없기 때문에 개구율을 향상시키고 휘도를 상승시킬 수 있다. Second, since the upper and lower substrate bonding margins need not be considered toward the data line, the aperture ratio can be improved and the luminance can be increased.

Claims (16)

하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;A plurality of gate lines and data lines intersecting the lower substrate to define a pixel area; 상기 게이트 라인과 데이터 라인의 교차부위에 형성되는 박막 트랜지스터; A thin film transistor formed at an intersection of the gate line and the data line; 상기 게이트 라인과 평행한 방향으로 형성된 복수개의 제 1 공통전극;A plurality of first common electrodes formed in a direction parallel to the gate line; 상기 제 1 공통전극과 일정간격 이격되어 상기 화소 영역 중앙부분에서 수평방향으로 이웃하는 화소 영역과 연결된 제 2 공통전극;A second common electrode spaced apart from the first common electrode by a predetermined distance and connected to a pixel area adjacent to the horizontal area in the center of the pixel area; 상기 데이터 라인과 평행한 방향으로 일정간격 이격되며 상기 제 1 및 제 2 공통 전극들을 서로 연결시키도록 형성된 제 3 공통전극;A third common electrode spaced apart from each other in a direction parallel to the data line and formed to connect the first and second common electrodes to each other; 상기 게이트 라인과 평행한 방향으로 상기 제 1 및 제 2 공통전극들 사이에 형성된 제 1 화소전극;A first pixel electrode formed between the first and second common electrodes in a direction parallel to the gate line; 상기 제 1 화소전극의 양끝단에 상기 제 1 화소전극들을 연결시키도록 형성된 제 2 화소전극;Second pixel electrodes formed to connect the first pixel electrodes to both ends of the first pixel electrode; 상부기판상에 형성된 칼라필터층; A color filter layer formed on the upper substrate; 상기 게이트 라인 및 상기 박막 트랜지스터와, 상기 데이터 라인 및 상기 제 2 공통전극과의 교차부에 대응되도록 상기 상부기판에 형성된 블랙 매트릭스;A black matrix formed on the upper substrate to correspond to an intersection of the gate line and the thin film transistor and the data line and the second common electrode; 상기 상, 하부기판 사이에 형성된 액정층과, 배향막을 구비하는 것을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치. And a liquid crystal layer formed between the upper and lower substrates, and an alignment layer. 제1항에 있어서, The method of claim 1, 상기 액정층의 배향방향은 수평방향으로 형성되며, 상기 데이터 라인과 상기 제 3 공통전극들 사이에서 전기장 방향이 상기 배향막의 러빙방향과 평행한 방향을 갖는 것을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치. An orientation direction of the liquid crystal layer is formed in a horizontal direction, and the electric field direction between the data line and the third common electrodes has a direction parallel to the rubbing direction of the alignment layer. LCD display device. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, The method of claim 1, 상기 제 1 내지 제 3 공통전극은 상기 게이트라인과 동일층상에 형성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치. And the first to third common electrodes are formed on the same layer as the gate line. 제1항에 있어서, The method of claim 1, 상기 제 1 및 제 2 화소전극은 상기 데이터라인과 동일층상에 형성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.And the first and second pixel electrodes are formed on the same layer as the data line. 제1항에 있어서, The method of claim 1, 상기 블랙 매트릭스는 수지 또는 금속으로 형성함을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.And wherein the black matrix is formed of a resin or a metal. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, The method of claim 1, 상기 박막 트랜지스터는 상기 게이트 라인의 일영역에 정의된 게이트전극과, The thin film transistor may include a gate electrode defined in one region of the gate line; 상기 하부기판 전면에 형성된 게이트 절연막과, A gate insulating film formed on the entire lower substrate; 상기 게이트전극 상측의 상기 게이트 절연막상에 형성된 액티브층과, An active layer formed on the gate insulating film above the gate electrode; 상기 데이터 라인으로부터 돌출되어 상기 액티브층상에 오버랩된 소오스 전극과, A source electrode protruding from the data line and overlapping the active layer; 상기 소오스 전극과 일정한 간격을 갖고 상기 제 2 화소전극과 연결되어 연장 형성된 드레인 전극으로 구성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치. And a drain electrode connected to the second pixel electrode at a predetermined distance from the source electrode to extend the drain electrode. 삭제delete 제1항에 있어서, The method of claim 1, 상기 제 1 내지 제 3 공통전극들과 상기 제 1 및 제 2 화소전극들의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 절연막이 더 개재되어 있음을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치. An insulating film made of any one of acrylic, polyimide, BCB, oxide film, and nitride film is further interposed between the first to third common electrodes and the first and second pixel electrodes. IPS) liquid crystal display device.
KR1020020050321A 2002-08-24 2002-08-24 Liquid crystal display device of in-plane switching KR100853780B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020050321A KR100853780B1 (en) 2002-08-24 2002-08-24 Liquid crystal display device of in-plane switching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020050321A KR100853780B1 (en) 2002-08-24 2002-08-24 Liquid crystal display device of in-plane switching

Publications (2)

Publication Number Publication Date
KR20040018028A KR20040018028A (en) 2004-03-02
KR100853780B1 true KR100853780B1 (en) 2008-08-25

Family

ID=37323693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020050321A KR100853780B1 (en) 2002-08-24 2002-08-24 Liquid crystal display device of in-plane switching

Country Status (1)

Country Link
KR (1) KR100853780B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (en) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk Liquid crystal display device
KR19980033012A (en) * 1996-10-21 1998-07-25 윤종용 Flat Drive Liquid Crystal Display
KR19990026637A (en) * 1997-09-25 1999-04-15 구자홍 Transverse electric field liquid crystal display device
KR19990067995A (en) * 1998-01-19 1999-08-25 가네꼬 히사시 Liquid crystal display device and method its production
KR20000047826A (en) * 1998-12-03 2000-07-25 가나이 쓰토무 Liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (en) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk Liquid crystal display device
KR19980033012A (en) * 1996-10-21 1998-07-25 윤종용 Flat Drive Liquid Crystal Display
KR19990026637A (en) * 1997-09-25 1999-04-15 구자홍 Transverse electric field liquid crystal display device
KR19990067995A (en) * 1998-01-19 1999-08-25 가네꼬 히사시 Liquid crystal display device and method its production
KR20000047826A (en) * 1998-12-03 2000-07-25 가나이 쓰토무 Liquid crystal display device

Also Published As

Publication number Publication date
KR20040018028A (en) 2004-03-02

Similar Documents

Publication Publication Date Title
KR100741890B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
US7113243B2 (en) In-plane switching mode liquid crystal display device comprising common electrodes and pixel electrodes on both substrates and method of manufacturing the same
JP3099816B2 (en) Active matrix type liquid crystal display
CN112987350B (en) Display panel with switchable wide and narrow viewing angles and display device
KR100760940B1 (en) Liquid crystal display device and method for fabricating the same
KR20010054989A (en) TFT array panel and a Liquid crystal display device
US6734939B2 (en) Array substrate for liquid crystal display device
KR100617038B1 (en) Liquid Crystal Display Device
KR100875188B1 (en) Transverse electric field type liquid crystal display device and its manufacturing method
US7414688B2 (en) In-plane switching LCD panel
JP2002303888A (en) Liquid crystal display device and driving method therefor
KR100577299B1 (en) Liquid Crystal Display Device
JP2001166322A (en) Liquid crystal device and electronic equipment
KR101085150B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20100066220A (en) Liquid crystal display device controllable viewing angle and method of fabricating the same
KR100853780B1 (en) Liquid crystal display device of in-plane switching
KR20050115633A (en) In-plane switching mode liquid crystal display device
KR20040061594A (en) Liquid crystal display device of in-plane switching
KR20050025446A (en) Liquid crystal display device
KR20050067908A (en) Color filter array substrate
KR101023731B1 (en) Liquid Crystal Display Device
KR20050001952A (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR20050069105A (en) Liquid crystal display device and method for fabricating the same
KR101429902B1 (en) Liquid Crystal Display Device
KR101137857B1 (en) Liquid Crystal Display Device Having Variable Viewing Angle

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 12