JP2000171774A - Electrooptical device and electronic equipment - Google Patents

Electrooptical device and electronic equipment

Info

Publication number
JP2000171774A
JP2000171774A JP10345538A JP34553898A JP2000171774A JP 2000171774 A JP2000171774 A JP 2000171774A JP 10345538 A JP10345538 A JP 10345538A JP 34553898 A JP34553898 A JP 34553898A JP 2000171774 A JP2000171774 A JP 2000171774A
Authority
JP
Japan
Prior art keywords
data lines
lines
dummy data
liquid crystal
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10345538A
Other languages
Japanese (ja)
Other versions
JP3663943B2 (en
Inventor
Toru Aoki
青木  透
Nobuyuki Shimotomai
信行 下斗米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP34553898A priority Critical patent/JP3663943B2/en
Publication of JP2000171774A publication Critical patent/JP2000171774A/en
Application granted granted Critical
Publication of JP3663943B2 publication Critical patent/JP3663943B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of block ghost normally generated in the frame portion of a screen. SOLUTION: A liquid crystal panel 100 is provided with switching elements such as TFTs 116 and pixel electrodes 118 at the crossing points of plural scanning lines 112 and plural data lines 114. Same number of dummy data lines 115a to 115f are provided on the left and the right sides of the region, where the lines 114 are provided. During a period in which the lines 112 are selected, a shift register 140 successively selects the lines 115a to 115f and blocks B1 to Bn, in each of which six lines 114 are made into a group.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス型の電気光学装置等に用いられる駆動回路の構成に
関する。詳しくは、複数の画像信号線からの画像信号を
同時にサンプリングして複数のデータ線に書き込む場合
に、画面の左右両端で発生し得るゴーストを防いで高品
質の表示が可能な電気光学装置、および、この電気光学
装置を表示部に適用した電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit used for an active matrix type electro-optical device or the like. More specifically, when simultaneously sampling image signals from a plurality of image signal lines and writing the data signals to a plurality of data lines, an electro-optical device capable of preventing a ghost that may occur at both right and left ends of a screen and performing high-quality display, and The present invention relates to an electronic apparatus in which the electro-optical device is applied to a display unit.

【0002】[0002]

【従来の技術】従来の電気光学装置について、アクティ
ブマトリクス型の液晶装置を例にとって説明する。図1
0は、この液晶装置の要部構成を示すブロック図であ
る。この図に示されるように、液晶装置には、複数の走
査線112と、複数のデータ線114と、各走査線11
2と各データ線114に接続された薄膜トランジスタ
(Thin Film Transistor:以下、「TFT」と称する)
116と、TFTに接続された画素電極118とからな
る画素とが備えられる。ここで、1本の走査線112に
複数接続されたTFT116を介して、各画素の液晶層
に画像信号を書き込む動作を、点順次駆動により実施し
ている。なお、TFT116は、スイッチング素子の一
例であり、これに限られるわけではない。また、各デー
タ線114は6本を単位としてブロック化されている。
ここで、説明の便宜上、これらをブロックB1〜Bnと
する。
2. Description of the Related Art A conventional electro-optical device will be described by taking an active matrix type liquid crystal device as an example. FIG.
Reference numeral 0 is a block diagram showing a main configuration of the liquid crystal device. As shown in the figure, the liquid crystal device includes a plurality of scanning lines 112, a plurality of data lines 114, and each scanning line 11
2 and a thin film transistor (Thin Film Transistor: hereinafter, referred to as “TFT”) connected to each data line 114
And a pixel including a pixel electrode 118 connected to the TFT. Here, an operation of writing an image signal to a liquid crystal layer of each pixel via a plurality of TFTs 116 connected to one scanning line 112 is performed by dot sequential driving. Note that the TFT 116 is an example of a switching element, and is not limited to this. Each data line 114 is divided into blocks of six data lines.
Here, these are referred to as blocks B1 to Bn for convenience of description.

【0003】さて、このようなアクティブマトリクス型
の液晶装置では、上述の点順次駆動のために、データ線
114ごとに設けられたサンプリングスイッチ131を
点順次駆動の速度で順次スイッチングさせ、画像信号を
サンプリングする必要がある。このとき、サンプリング
スイッチ131のスイッチング特性が入力画像信号の周
波数に対して十分に追従できない、という問題が生ず
る。一般にドライバ回路を、画素の構成要素たるTFT
116と同時に作り込むドライバ内蔵の表示装置では、
外付けドライバを用いた表示装置と比べて、サンプリン
グスイッチとしての薄膜トランジスタの駆動能力が低い
ので、その問題がより顕著となる。また、多数の画素を
有する高精細な表示装置でも、入力画像信号の周波数が
高くなることから、上記問題がより顕著となる。
In such an active matrix type liquid crystal device, the sampling switches 131 provided for the respective data lines 114 are sequentially switched at a dot-sequential driving speed for the above-described dot-sequential driving, and image signals are transmitted. Need to sample. At this time, there occurs a problem that the switching characteristics of the sampling switch 131 cannot sufficiently follow the frequency of the input image signal. Generally, a driver circuit is replaced by a TFT which is a component of a pixel.
With a display device with a built-in driver that is built simultaneously with 116,
Since the driving capability of the thin film transistor as a sampling switch is lower than that of a display device using an external driver, the problem becomes more prominent. Further, even in a high-definition display device having a large number of pixels, the above problem becomes more remarkable because the frequency of the input image signal increases.

【0004】このため、画像信号を例えば6つのシリア
ル−パラレル信号に変換し、1画素あたりのデータ長を
長くして、液晶装置に入力される信号周波数を低くする
技術が開示されている。このシリアル−パラレル変換に
より、例えばサンプリングスイッチとしての薄膜トラン
ジスタの周波数特性が十分でなくても、1画素あたりの
データ長を長くして、解像度を高くできる。そのため、
図10に示されるように、データ線を6本毎にブロック
化して、1つのブロックに相当する6つのサンプリング
スイッチ131を同時に切替可能に構成されている。そ
して、6つずつサンプリングスイッチ131を同時にオ
ンさせることにより、シリアル−パラレル変換された画
像信号VID1〜VID6を、1つのブロックに相当す
る6本のデータ線114に同時に出力するようにしてい
る。このような構成を採ることにより、サンプリングス
イッチ131によるサンプリングの間隔を長くすること
ができ、薄膜トランジスタをサンプリングスイッチとし
て使用することも容易となる。
For this reason, a technique has been disclosed in which an image signal is converted into, for example, six serial-parallel signals, the data length per pixel is lengthened, and the signal frequency input to the liquid crystal device is lowered. By this serial-parallel conversion, for example, even if the frequency characteristics of a thin film transistor as a sampling switch are not sufficient, the data length per pixel can be lengthened to increase the resolution. for that reason,
As shown in FIG. 10, the data lines are divided into six blocks, and six sampling switches 131 corresponding to one block can be simultaneously switched. By turning on the sampling switches 131 at a time, the image signals VID1 to VID6 subjected to serial-parallel conversion are simultaneously output to six data lines 114 corresponding to one block. With such a configuration, the sampling interval by the sampling switch 131 can be lengthened, and the thin film transistor can be easily used as the sampling switch.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、各ブロ
ックに属する6本のデータ線毎に画像信号VID1〜V
ID6をサンプリングして、これらの画像信号VID1
〜VID6をその時点において選択された走査線の6個
の画素に、TFT116を介してそれぞれ同時に書き込
む構成においては、いわゆるゴーストが発生するという
問題があった。このゴーストは2種類に大別され、1つ
は、画像信号VID1〜VID6の波形鈍化に起因して
発生するゴーストであり、他の1つは、あるブロックへ
の画像信号が隣接するブロックにおいて現れることによ
り発生するゴーストである。
However, the image signals VID1 to VID1 are applied to every six data lines belonging to each block.
ID6 is sampled and these image signals VID1
In a configuration in which .about.VID6 is simultaneously written to six pixels of the scanning line selected at that time via the TFT 116, there is a problem that a so-called ghost occurs. These ghosts are roughly classified into two types. One is a ghost generated due to the waveform blunting of the image signals VID1 to VID6, and the other is a ghost in which an image signal for a certain block appears in an adjacent block. A ghost caused by the

【0006】このうち、前者のゴーストについては、サ
ンプリング信号S1〜Snの出力期間が互いに重ならな
いように排他的に出力する構成によって、ある程度、解
消することが可能である。
Among them, the former ghost can be eliminated to some extent by a configuration in which the output periods of the sampling signals S1 to Sn are exclusively output so as not to overlap each other.

【0007】一方、後者のゴースト(以下、ブロックゴ
ーストという)については、その原因については不明な
点もあるが、あるブロック、例えばブロックB5に対し
てサンプリング信号S5が出力されると、そのサンプリ
ング信号S5の出力によって、隣接するサンプリング信
号S4、S6(場合によってはさらにブロックB3、B
2、……、および、ブロックB7、B8、……)を供給
する信号線の電位に影響を与えること、すなわち、容量
的に結合している当該信号線の電位を上昇させることが
原因の1つとして考えられている。これにより、ブロッ
クB5に属するスイッチ131がオンになるほか、隣接
するブロックB4、B6に属する各データ線114に接
続されたスイッチ131もオン気味となるので、ブロッ
クB5に属する6本のデータ線114に本来書き込まれ
るべき画像信号VID1〜VID6が、隣接するブロッ
クB4、B6に属する各6本のデータ線114にも書き
込まれるので、ブロックB5の画素において表示される
画像が隣接するブロックB4、B6の画素においても現
れることなる。
On the other hand, the cause of the latter ghost (hereinafter referred to as a block ghost) is unknown, but when the sampling signal S5 is output to a certain block, for example, the block B5, the sampling signal is output. According to the output of S5, the adjacent sampling signals S4 and S6 (and possibly further blocks B3 and
2,... And the potential of the signal line supplying the blocks B7, B8,...), That is, the potential of the signal line coupled capacitively is increased. Is considered as one. As a result, the switch 131 belonging to the block B5 is turned on, and the switches 131 connected to the respective data lines 114 belonging to the adjacent blocks B4 and B6 are also likely to be turned on, so that the six data lines 114 belonging to the block B5 are turned on. Are written to the six data lines 114 belonging to the adjacent blocks B4 and B6, so that the image displayed by the pixel of the block B5 is written to the adjacent blocks B4 and B6. It will also appear in pixels.

【0008】したがって、このようなブロックゴースト
は、画素間の濃度差が小さいビデオ映像表示の場合には
目立たないが、画素間の濃度差が大きいキャラクタ表示
の場合には明確に現れることとなる。ただし、液晶装置
の用途がビデオ映像の表示であれば、キャラクタ表示は
一時的であるので、問題の程度は比較的小さいと言え
る。
Therefore, such a block ghost is inconspicuous when displaying a video image having a small density difference between pixels, but clearly appears when displaying a character having a large density difference between pixels. However, if the application of the liquid crystal device is to display a video image, the degree of the problem is relatively small because the character display is temporary.

【0009】しかし、液晶装置にあっては、ある走査線
の選択が終了してから次の走査線が選択されるまでの水
平帰線期間において、画像信号VID1〜VID6の電
圧が黒色に相当する電圧とされる場合があるので、画面
の縁取部分で黒表示が行われる場合も発生し得る。この
場合、その縁取部分に隣接するブロックでは、本来の画
像信号のほかに黒の画像信号も重畳されて書き込まれる
結果、黒帯状のブロックゴーストが、画面の縁取部分で
常に発生することになるので、問題の程度は大きい。
However, in the liquid crystal device, the voltages of the image signals VID1 to VID6 correspond to black during a horizontal retrace period from the end of selection of a certain scanning line to the selection of the next scanning line. Since the voltage may be used, black display may be performed at the border of the screen. In this case, in the block adjacent to the border portion, a black image signal is superimposed and written in addition to the original image signal, and as a result, a black band-like block ghost always occurs at the border portion of the screen. , The extent of the problem is great.

【0010】本発明は、上述した事情に鑑みてなされた
ものであり、画面の縁部分で常に発生し得るブロックゴ
ーストを防いで、高い品質の表示が可能な電気光学装置
および電子機器を提供することを目的としている。
The present invention has been made in view of the above-described circumstances, and provides an electro-optical device and an electronic apparatus capable of preventing a block ghost which always occurs at an edge portion of a screen and displaying a high quality image. It is intended to be.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、複数の走査線と、複数のデータ線
と、前記走査線とデータ線に接続されたスイッチング素
子と、前記スイッチング素子に接続された画素電極とを
有する電気光学装置であって、前記走査線を選択する走
査線駆動回路と、前記複数のデータ線が設けられた領域
外側に配列する複数のダミーデータ線と、前記走査線が
選択された期間において、前記ダミーデータ線と、前記
データ線を複数本毎にまとめたブロックとを、順次選択
するデータ線駆動回路と、選択されたブロックに属する
複数本のデータ線に対して画像信号を供給する画像信号
供給手段とを具備することを特徴としている。
In order to achieve the above object, according to the present invention, there are provided a plurality of scanning lines, a plurality of data lines, a switching element connected to the scanning lines and the data lines, An electro-optical device having a pixel electrode connected to a switching element, a scanning line driving circuit for selecting the scanning line, and a plurality of dummy data lines arranged outside a region where the plurality of data lines are provided. A data line driving circuit for sequentially selecting the dummy data line and a block in which the data lines are grouped into a plurality of data lines during a period in which the scanning line is selected; and a plurality of data lines belonging to the selected block. Image signal supply means for supplying an image signal to the line.

【0012】この構成によれば、ダミーデータ線とデー
タ線を複数本毎にまとめたブロックとの選択が完全に行
われずに、一部重複して選択される場合であって、か
つ、前記複数のダミーデータ線の一部に黒色に相当する
電圧が供給された場合であっても、その黒色に相当する
電圧の影響をダミーデータ線が設けられた範囲に抑える
ことができる。このため、画面の縁部分で常に発生し得
るゴーストを防いで、高品質の表示が可能となる。
According to this structure, the dummy data line and the block in which the data lines are grouped into a plurality of data lines are not completely selected, but are partially overlapped with each other. Even if a voltage corresponding to black is supplied to a part of the dummy data line, the effect of the voltage corresponding to black can be suppressed to a range where the dummy data line is provided. For this reason, a ghost that can always occur at the edge of the screen is prevented, and high-quality display is possible.

【0013】ここで、本発明におけるダミーデータ線
は、前記複数のデータ線が設けられた領域の両端におい
てそれぞれ同一本数配列することが望ましい。これによ
り、両端に位置するダミーデータ線は、いずれの方向か
ら見ても同一番目となるので、データ線駆動回路におけ
る選択が双方向に対応して左右反転像を表示する場合で
あっても、有効画像表示領域の中心が、左右いずれかの
方向にずれることがなくなる。
Here, it is preferable that the same number of dummy data lines are arranged at both ends of the region where the plurality of data lines are provided. As a result, the dummy data lines located at both ends are the same in both directions, so that even when the selection in the data line driving circuit corresponds to the bidirectional display of the left-right inverted image, The center of the effective image display area does not shift in either direction.

【0014】また、本発明にあっては、前記データ線駆
動回路において、前記ダミーデータ線の選択期間を、前
記ブロックの選択期間よりも短くすることが望ましい。
ダミーデータ線の選択は、画像表示に寄与しない無駄な
時間であるため、この選択を素早く済ますためある。
Further, in the present invention, in the data line driving circuit, it is preferable that a selection period of the dummy data line is shorter than a selection period of the block.
The selection of the dummy data line is a wasteful time that does not contribute to the image display, and therefore, the selection is performed quickly.

【0015】加えて、本発明にあっては、複数の走査線
と、複数のデータ線と、前記走査線とデータ線に接続さ
れたスイッチング素子と、前記スイッチング素子に接続
された画素電極とを有する電気光学装置であって、前記
走査線を順次選択する走査線駆動回路と、前記複数のデ
ータ線が設けられた領域外側に配列する複数のダミーデ
ータ線と、前記走査線が選択された期間において、前記
ダミーデータ線と、前記データ線を複数本毎にまとめた
ブロックとを、順次選択するシフトレジスタ回路と、選
択されたブロックに属する複数本のデータ線に対して、
画像信号をサンプリングして供給するサンプリング回路
とを具備することを特徴としている。
In addition, according to the present invention, a plurality of scanning lines, a plurality of data lines, a switching element connected to the scanning line and the data line, and a pixel electrode connected to the switching element are provided. An electro-optical device comprising: a scanning line driving circuit for sequentially selecting the scanning lines; a plurality of dummy data lines arranged outside an area where the plurality of data lines are provided; and a period during which the scanning lines are selected. A shift register circuit for sequentially selecting the dummy data line and a block in which the data lines are grouped into a plurality of data lines; and a plurality of data lines belonging to the selected block.
A sampling circuit for sampling and supplying an image signal.

【0016】この構成によれば、ダミーデータ線とデー
タ線を複数本毎にまとめたブロックとの選択が完全に行
われずに、一部重複して選択される場合であって、か
つ、前記複数のダミーデータ線の一部に黒色に相当する
電圧が供給された場合であっても、その黒色に相当する
電圧の影響をダミーデータ線が設けられた範囲に抑える
ことができる。このため、画面の縁部分で常に発生し得
るゴーストを防いで、高品質の表示が可能となる。
According to this configuration, the dummy data line and the block in which the data lines are grouped into a plurality of lines are not completely selected, but are partially overlapped and selected. Even if a voltage corresponding to black is supplied to a part of the dummy data line, the effect of the voltage corresponding to black can be suppressed to a range where the dummy data line is provided. For this reason, a ghost that can always occur at the edge of the screen is prevented, and high-quality display is possible.

【0017】さらに、本発明にかかる電子機器は、上記
電気光学装置を表示部に用いたことを特徴としている。
Further, an electronic apparatus according to the present invention is characterized in that the above-described electro-optical device is used for a display unit.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、実施形態では、電気
光学装置の一例として液晶装置を用いて説明する。図1
は、本実施形態の液晶装置の全体構成を示す図である。
Embodiments of the present invention will be described below with reference to the drawings. In the embodiment, a liquid crystal device will be described as an example of the electro-optical device. FIG.
FIG. 1 is a diagram illustrating an overall configuration of a liquid crystal device of the present embodiment.

【0019】この図に示されるように、液晶装置は、液
晶パネル100と、タイミング回路200と、画像信号
処理回路300とから構成される。このうち、タイミン
グ回路200は、各部で使用されるタイミング信号(必
要に応じて後述する)を出力するものである。また、画
像信号処理回路300内部における変換回路302は、
一系統の画像信号VIDを入力すると、これをN相(図
においてはN=6)の画像信号にシリアル−パラレル変
換して出力するものである。ここで、画像信号をN相に
シリアル−パラレル変換する理由は、前述のようにサン
プリング回路において、TFTのソース領域への画像信
号の印加時間を長くして、サンプル&ホールド時間およ
び充放電時間を十分に確保するためである。
As shown in FIG. 1, the liquid crystal device includes a liquid crystal panel 100, a timing circuit 200, and an image signal processing circuit 300. Among these, the timing circuit 200 outputs a timing signal (to be described later as necessary) used in each unit. The conversion circuit 302 inside the image signal processing circuit 300
When an image signal VID of one system is input, the image signal is serial-parallel converted to an N-phase (N = 6 in the figure) image signal and output. Here, the reason why the image signal is serial-parallel-converted to N-phase is that, as described above, in the sampling circuit, the application time of the image signal to the source region of the TFT is extended, and the sample & hold time and the charge / discharge time are reduced. This is to secure enough.

【0020】一方、増幅・反転回路304は、シリアル
−パラレル変換された画像信号のうち、反転が必要とな
るものを反転させ、この後、適宜、増幅して画像信号V
ID1〜VID6として液晶パネル100に供給するも
のである。なお、反転するか否かについては、データ信
号の印加方式が走査線単位の極性反転であるか、デ
ータ信号線単位の極性反転であるか、画素単位の極性
反転であるかに応じて定められ、その反転周期は、1水
平走査期間またはドットクロック周期に設定される。た
だし、この実施形態にあっては説明の便宜上、走査線
単位の極性反転である場合を例にとって説明するが、本
発明をこれに限定する趣旨ではない。また、相展開され
た画像信号VID1〜VID6の液晶パネル100への
供給タイミングは、本実施形態では同時とするが、ドッ
トクロックに同期して順次ずらしてもよく、この場合は
後述するサンプリング回路にてN相の画像信号を順次サ
ンプリングする構成となる。なお、本実施形態における
極性反転とは、所定の直流電位(画像信号の振幅中心電
位)を基準として正極性と負極性とに交互に電圧レベル
を反転させることをいう。
On the other hand, the amplifying / inverting circuit 304 inverts the serial-parallel-converted image signal that needs to be inverted, and thereafter amplifies the image signal V as appropriate.
These are supplied to the liquid crystal panel 100 as ID1 to VID6. Whether or not to invert is determined depending on whether the application method of the data signal is a polarity inversion in scanning line units, a polarity inversion in data signal lines units, or a polarity inversion in pixel units. The inversion cycle is set to one horizontal scanning period or dot clock cycle. However, in this embodiment, for convenience of explanation, a case where the polarity is inverted in units of scanning lines will be described as an example, but the present invention is not limited to this. In this embodiment, the supply timings of the phase-developed image signals VID1 to VID6 to the liquid crystal panel 100 are the same, but they may be sequentially shifted in synchronization with the dot clock. And sequentially sample the N-phase image signals. The polarity inversion in the present embodiment means to alternately invert the voltage level between positive polarity and negative polarity based on a predetermined DC potential (the amplitude center potential of the image signal).

【0021】次に、液晶パネル100について図2を参
照して説明する。この液晶パネル100は、素子基板と
対向基板とが間隙をもって対向し、この間隙に液晶が封
入された構成となっている。ここで、素子基板とは、石
英基板、ハードガラス、シリコン基板等にスイッチング
素子が形成された基板からなる。
Next, the liquid crystal panel 100 will be described with reference to FIG. The liquid crystal panel 100 has a structure in which an element substrate and a counter substrate face each other with a gap, and liquid crystal is sealed in the gap. Here, the element substrate is a substrate in which switching elements are formed on a quartz substrate, hard glass, a silicon substrate, or the like.

【0022】このうち、素子基板にあっては、図2にお
いてX方向に沿って平行に複数本の走査線112が配列
して形成され、また、これと交差するY方向に沿って平
行に複数本のデータ線114が形成されて、各データ線
114は6本を単位とするブロックB1〜Bnでまとめ
られている。加えて、各ブロックB1〜Bnの左端に位
置するブロックB1のさらに左側に、3本のダミーデー
タ線115a、115b、115cが設けられる一方、
各ブロックB1〜Bnの右端に位置するブロックBnの
さらに右側に、3本のダミーデータ線115d、115
e、115fが設けられている。
In the element substrate, a plurality of scanning lines 112 are arranged in parallel along the X direction in FIG. 2 and a plurality of scanning lines 112 are arranged in parallel in the Y direction intersecting with the scanning lines 112. The data lines 114 are formed, and each data line 114 is grouped into blocks B1 to Bn in units of six. In addition, three dummy data lines 115a, 115b, and 115c are provided on the left side of the block B1 located at the left end of each of the blocks B1 to Bn.
On the further right side of the block Bn located at the right end of each of the blocks B1 to Bn, three dummy data lines 115d, 115
e, 115f are provided.

【0023】また、走査線112とデータ線114とに
接続されたスイッチング素子として、例えば、TFT1
16のゲート電極が走査線112に接続される一方、T
FT116のソース領域がデータ線114に接続される
とともに、TFT116のドレイン領域が画素電極11
8に接続されている。そして、各画素は、画素電極11
8と、対向基板に形成された共通電極と、これら両電極
間に挟持された電気光学物質の一例としての液晶とによ
って構成される結果、走査線112とデータ線114と
の各交点において、マトリクス状に配列することとな
る。なお、このほかに蓄積容量(図示省略)が各画素電
極118に接続された状態で形成されている。
As switching elements connected to the scanning lines 112 and the data lines 114, for example, TFT1
While 16 gate electrodes are connected to the scanning line 112, T
The source region of the FT 116 is connected to the data line 114 and the drain region of the TFT 116 is connected to the pixel electrode 11.
8 is connected. Each pixel has a pixel electrode 11
8, a common electrode formed on the opposing substrate, and a liquid crystal as an example of an electro-optical material sandwiched between these electrodes. As a result, at each intersection of the scanning line 112 and the data line 114, the matrix It will be arranged in a shape. In addition, a storage capacitor (not shown) is formed in a state connected to each pixel electrode 118.

【0024】さて、走査線駆動回路120は、素子基板
上に形成された複数段のシフトレジスタからなり、タイ
ミング回路200からのクロック信号CLYや、その反
転クロック信号CLYINV、転送開始パルスDY等に基
づいて、パルス的な走査信号を出力して、各走査線11
2を順次選択するものである。詳細には、走査線駆動回
路120は、垂直走査期間の最初に供給される転送開始
パルスDYを、クロック信号CLYおよびその反転クロ
ック信号CLYINVにしたがって、各段のシフトレジス
タにより順次シフトして走査線信号として出力し、これ
により各走査線112を順次選択するものである。
The scanning line drive circuit 120 is composed of a plurality of stages of shift registers formed on an element substrate, and is based on a clock signal CLY from the timing circuit 200, its inverted clock signal CLYINV, a transfer start pulse DY, and the like. And outputs a pulse-like scanning signal to each scanning line 11.
2 is sequentially selected. More specifically, the scanning line driving circuit 120 sequentially shifts the transfer start pulse DY supplied at the beginning of the vertical scanning period by the shift register of each stage in accordance with the clock signal CLY and its inverted clock signal CLYINV. The signal is output as a signal, whereby each scanning line 112 is sequentially selected.

【0025】一方、サンプリング回路130は、ダミー
データ線115a〜115c、各ブロックB1〜Bnに
属する各データ線114、ダミーデータ線115d〜1
15fに対し、サンプリング信号Sa〜Sb、S1〜S
n、Sd〜Sfにしたがって画像信号VID1〜VID
6をぞれぞれサンプリングして供給するものである。詳
細には、サンプリング回路130は、各データ線114
およびダミーデータ線115a〜115fの一端にそれ
ぞれ設けられたサンプリング用のスイッチ131からな
る。各スイッチ131は、画素を構成するTFT116
と同プロセスで作り込まれたTFTからなり、各スイッ
チ131のソース領域は、画像信号VID1〜VID6
のいずれかが供給される信号線に接続され、また、各ス
イッチ131のドレイン領域は、各データ線114また
はダミーデータ線115a〜115fのいずれか1本に
接続されている。さらに、各ブロックB1〜Bnに属す
るデータ線114に接続された各スイッチ131のゲー
ト電極は、そのブロックに対応してサンプリング信号S
1〜Snが供給される信号線のいずれかに接続されてい
る。加えて、左側に位置するダミーデータ線115a、
115b、115cの一端に接続された各スイッチ13
1のゲート電極は、それぞれサンプリング信号Sa、S
b、Scが供給される信号線に接続される一方、右側に
位置するダミーデータ線115d、115e、115f
の一端に接続された各スイッチ131のゲート電極は、
それぞれサンプリング信号Sd、Se、Sfが供給され
る信号線に接続されている。
On the other hand, the sampling circuit 130 includes dummy data lines 115a to 115c, data lines 114 belonging to the blocks B1 to Bn, and dummy data lines 115d to 115d.
15f, the sampling signals Sa to Sb, S1 to S
n, image signals VID1 to VID according to Sd to Sf
6 is sampled and supplied. Specifically, the sampling circuit 130 is connected to each data line 114
And a sampling switch 131 provided at one end of each of the dummy data lines 115a to 115f. Each switch 131 is connected to a TFT 116 constituting a pixel.
The source region of each switch 131 has image signals VID1 to VID6.
Is connected to a signal line to which one of the switches is supplied, and the drain region of each switch 131 is connected to one of the data lines 114 or one of the dummy data lines 115a to 115f. Further, the gate electrode of each switch 131 connected to the data line 114 belonging to each of the blocks B1 to Bn has a sampling signal S corresponding to the block.
1 to Sn are connected to any of the signal lines to which the signals are supplied. In addition, the dummy data line 115a located on the left side,
Each switch 13 connected to one end of 115b, 115c
1 gate electrodes are respectively connected to the sampling signals Sa and S
b, Sc are connected to the signal lines to be supplied, while the dummy data lines 115d, 115e, 115f located on the right side are connected.
The gate electrode of each switch 131 connected to one end of
Each is connected to a signal line to which the sampling signals Sd, Se, and Sf are supplied.

【0026】また、シフトレジスタ回路140は、走査
線駆動回路120と同様に、素子基板上に形成された複
数段のシフトレジスタからなり、タイミング回路200
からのクロック信号CLXや、その反転クロック信号C
LXINV、転送開始パルスDX等に基づいて、サンプリ
ング信号Sa、Sb、Sc、S1、S2、……、Sn、
Sd、Se、Sfを順次出力するものである。詳細に
は、シフトレジスタ回路140は、水平走査期間の最初
に供給される転送開始パルスDXを、クロック信号CL
Xおよびその反転クロック信号CLXINVにしたがっ
て、各段のシフトレジスタにより順次シフトする。これ
により、例えば、図3に示されるように、サンプリング
信号Sa、Sb、Sc、S1、S2、……、Sn、S
d、Se、Sfが順次出力されることとなる。
The shift register circuit 140 comprises a plurality of stages of shift registers formed on an element substrate, like the scanning line driving circuit 120, and includes a timing circuit 200.
From the clock signal CLX and its inverted clock signal C
Based on LXINV, transfer start pulse DX, etc., sampling signals Sa, Sb, Sc, S1, S2,.
Sd, Se, and Sf are sequentially output. Specifically, the shift register circuit 140 outputs the transfer start pulse DX supplied at the beginning of the horizontal scanning period to the clock signal CL.
The shift register sequentially shifts according to X and its inverted clock signal CLXINV. Thereby, for example, as shown in FIG. 3, the sampling signals Sa, Sb, Sc, S1, S2,.
d, Se, and Sf are sequentially output.

【0027】次に、本実施形態にかかる液晶装置の動作
について説明する。ここでは、まず、図3に示されるよ
うに、水平帰線期間においてサンプリング信号Saが出
力され、水平帰線期間終了直後の水平表示有効期間にお
いてサンプリング信号Sbが出力される場合を想定して
説明する。この場合、図に示されるように、水平帰線期
間では、画像信号VID1〜VID6は黒色に相当する
電圧となる。したがって、この水平走査期間において、
サンプリング信号Saが出力されると、ダミーデータ線
115aに接続されるスイッチ131がオンとなるの
で、当該ダミーデータ線115aには、黒色に相当する
電圧の画像信号VID4が印加される。この際、サンプ
リング信号Saの出力によって、サンプリング信号Sb
が供給される信号線の電圧も容量結合によって上昇し、
これにより、ダミーデータ線115bに接続されるスイ
ッチ131がオン気味となって、当該ダミーデータ線1
15bの電圧も、現時点において黒色に相当する電圧の
画像信号VID5に近づく。しかし、ダミーデータ線1
15bの電圧が黒色に相当する電圧に近づいたとして
も、当該ダミーデータ線115bには、画素が接続され
てはいないので、実際の表示として現れることはない。
また、ダミーデータ線115cの電圧についても、程度
はかなり低いが、同様な理由によって、現時点において
黒色に相当する電圧の画像信号VID6に近づくが、当
該ダミーデータ線115cには、画素が接続されてはい
ないので、実際の表示として現れることはない。このた
め、水平帰線期間においてサンプリング信号Saが出力
されたとしても、表示画面の左端部においてブロックゴ
ーストの発生が抑えられることとなる。
Next, the operation of the liquid crystal device according to this embodiment will be described. Here, first, as shown in FIG. 3, a description will be given on the assumption that the sampling signal Sa is output during the horizontal retrace period and the sampling signal Sb is output during the horizontal display effective period immediately after the end of the horizontal retrace period. I do. In this case, as shown in the figure, in the horizontal flyback period, the image signals VID1 to VID6 have a voltage corresponding to black. Therefore, during this horizontal scanning period,
When the sampling signal Sa is output, the switch 131 connected to the dummy data line 115a is turned on, so that the image signal VID4 having a voltage corresponding to black is applied to the dummy data line 115a. At this time, the sampling signal Sb is output by the output of the sampling signal Sa.
Is also increased by the capacitive coupling,
As a result, the switch 131 connected to the dummy data line 115b tends to be on, and the dummy data line 1
The voltage of 15b also approaches the image signal VID5 of the voltage corresponding to black at the present time. However, the dummy data line 1
Even if the voltage of 15b approaches the voltage corresponding to black, the dummy data line 115b does not appear as an actual display because no pixels are connected to the dummy data line 115b.
Also, the voltage of the dummy data line 115c is considerably low, but approaches the image signal VID6 of the voltage corresponding to black at the present time for the same reason, but a pixel is connected to the dummy data line 115c. It does not appear as an actual display. For this reason, even if the sampling signal Sa is output during the horizontal flyback period, the occurrence of block ghost is suppressed at the left end of the display screen.

【0028】また、水平帰線期間終了直後においてサン
プリング信号Sb、Scが順番に出力されても、画像信
号VID1〜VID6としてダミーデータが供給される
ので、また、ダミーデータ線115b、115cには、
画素が接続されてはいないので、実際の表示として現れ
ることはない。
Even if the sampling signals Sb and Sc are output in sequence immediately after the end of the horizontal retrace period, dummy data is supplied as the image signals VID1 to VID6, so that the dummy data lines 115b and 115c
Since the pixels are not connected, they do not appear as actual displays.

【0029】次に、サンプリング信号S1が出力される
と同時に、実際に表示すべき画像信号VID1〜VID
6が供給される。このため、ブロックB1に属する6本
のデータ線114には、それぞれ画像信号VID1〜V
ID6がサンプリングされる。そして、サンプリングさ
れた画像信号VID1〜VID6が、現時点の選択走査
線における6個の画素にTFT116によってそれぞれ
書き込まれることとなる。
Next, simultaneously with the output of the sampling signal S1, the image signals VID1 to VID to be actually displayed are displayed.
6 are supplied. For this reason, the image signals VID1 to VID1 are respectively applied to the six data lines 114 belonging to the block B1.
ID6 is sampled. Then, the sampled image signals VID <b> 1 to VID <b> 6 are respectively written into the six pixels on the currently selected scanning line by the TFT 116.

【0030】この後、サンプリング信号S2が出力され
ると同時に、実際に表示すべき画像信号VID1〜VI
D6が供給される。このため、今度は、ブロックB2に
属する6本のデータ線114には、それぞれ画像信号V
ID1〜VID6がサンプリングされる。そして、サン
プリングされた画像信号VID1〜VID6がその時点
の選択走査線における6個の画素に、TFT116によ
ってそれぞれ書き込まれることとなる。
Thereafter, at the same time as the sampling signal S2 is output, the image signals VID1 to VI to be actually displayed are displayed.
D6 is supplied. Therefore, this time, the image signals V are respectively applied to the six data lines 114 belonging to the block B2.
ID1 to VID6 are sampled. Then, the sampled image signals VID1 to VID6 are written into the six pixels on the selected scanning line at that time by the TFT 116, respectively.

【0031】以下同様にして、サンプリング信号S3、
S4、……、Snが順次出力されると、ブロックB3、
B4、……、Bnに属する6本のデータ線114には、
それぞれ画像信号VID1〜VID6がサンプリングさ
れ、これらの画像信号VID1〜VID6がその時点の
選択走査線における6個の画素にそれぞれ書き込まれる
こととなる。
Similarly, the sampling signals S3,
When S4,..., Sn are sequentially output, block B3,.
The six data lines 114 belonging to B4,.
Each of the image signals VID1 to VID6 is sampled, and these image signals VID1 to VID6 are respectively written to six pixels on the selected scanning line at that time.

【0032】なお、最終的にサンプリング信号Sd、S
e、Sfが出力されると、ダミーデータ線115d、1
15e、115fには、それぞれ画像信号VID1、V
ID2、VID3としてダミーデータが印加されること
になるが、これらダミーデータ線115d、115e、
115fには、画素が接続されてはいないので、実際の
表示として現れることはない。そして、この後、次の走
査線が選択されて、同様な動作が繰り返し実行されるこ
ととなる。
Incidentally, finally, the sampling signals Sd, S
e and Sf are output, the dummy data lines 115d, 1d
15e and 115f have image signals VID1 and VID, respectively.
Although dummy data is applied as ID2 and VID3, these dummy data lines 115d, 115e,
Since no pixel is connected to 115f, it does not appear as an actual display. Then, after that, the next scanning line is selected, and the same operation is repeatedly performed.

【0033】次に、図4に示されるように、水平帰線期
間においてサンプリング信号Sa、Sbが出力され、水
平帰線期間終了直後の水平表示有効期間においてサンプ
リング信号Scが出力される場合には、同様にして、サ
ンプリング信号Sbによってダミーデータ線115bに
は黒色に相当する電圧の画像信号VID5が印加され
る。この際、サンプリング信号Sbの出力によって、サ
ンプリング信号Scが供給される信号線の電圧も容量結
合によって上昇し、これにより、ダミーデータ線115
cに接続されるスイッチ131がオン気味となって、当
該ダミーデータ線115cの電圧も、現時点において黒
色に相当する電圧の画像信号VID6に近づく。しか
し、ダミーデータ線115cの電圧が黒色に相当する電
圧に近づいたとしても、ダミーデータ線115b、11
5cには、画素が接続されてはいないので、実際の表示
として現れることはない。このため、水平帰線期間にお
いてサンプリング信号Sa、Sbが出力されたとして
も、表示画面の左端部においてブロックゴーストの発生
が抑えられることとなる。
Next, as shown in FIG. 4, when the sampling signals Sa and Sb are output during the horizontal retrace period and the sampling signal Sc is output during the horizontal display effective period immediately after the end of the horizontal retrace period, Similarly, an image signal VID5 having a voltage corresponding to black is applied to the dummy data line 115b by the sampling signal Sb. At this time, due to the output of the sampling signal Sb, the voltage of the signal line to which the sampling signal Sc is supplied also rises due to capacitive coupling.
The switch 131 connected to the switch c is turned on, and the voltage of the dummy data line 115c also approaches the image signal VID6 of the voltage corresponding to black at the present time. However, even if the voltage of the dummy data line 115c approaches the voltage corresponding to black, the dummy data lines 115b, 11b
Since no pixel is connected to 5c, it does not appear as an actual display. For this reason, even if the sampling signals Sa and Sb are output during the horizontal flyback period, the occurrence of block ghost is suppressed at the left end of the display screen.

【0034】一方、図5に示されるように、水平表示有
効期間においてサンプリング信号Sdが出力され、次の
走査線を選択するための水平帰線期間においてサンプリ
ング信号Se、Sfが出力される場合、サンプリング信
号Seによって、ダミーデータ線115eに接続される
スイッチ131がオンとなるので、当該ダミーデータ線
115eには、黒色に相当する電圧の画像信号VID2
が印加される。この際、サンプリング信号Seの出力に
よって、サンプリング信号Sdが供給される信号線の電
圧も容量結合によって上昇し、これにより、ダミーデー
タ線115dに接続されるスイッチ131がオン気味と
なって、当該ダミーデータ線115dの電圧も、現時点
において黒色に相当する電圧の画像信号VID1に近づ
く。しかし、ダミーデータ線115dの電圧が黒色に相
当する電圧に近づいたとしても、ダミーデータ線115
d、115e、115fには、画素が接続されてはいな
いので、実際の表示として現れることはない。このた
め、次の走査線を選択するための水平帰線期間において
サンプリング信号Seが出力されたとしても、表示画面
の右端部においてブロックゴーストの発生が抑えられる
こととなる。
On the other hand, as shown in FIG. 5, when the sampling signal Sd is output during the horizontal display effective period and the sampling signals Se and Sf are output during the horizontal retrace period for selecting the next scanning line, Since the switch 131 connected to the dummy data line 115e is turned on by the sampling signal Se, the image signal VID2 having a voltage corresponding to black is applied to the dummy data line 115e.
Is applied. At this time, due to the output of the sampling signal Se, the voltage of the signal line to which the sampling signal Sd is supplied also rises due to capacitive coupling, whereby the switch 131 connected to the dummy data line 115d is turned on, and the dummy The voltage of the data line 115d also approaches the image signal VID1 of the voltage corresponding to black at the present time. However, even if the voltage of the dummy data line 115d approaches the voltage corresponding to black, the dummy data line 115d
Since no pixels are connected to d, 115e and 115f, they do not appear as actual displays. For this reason, even if the sampling signal Se is output during the horizontal retrace period for selecting the next scanning line, the occurrence of block ghost is suppressed at the right end of the display screen.

【0035】同様に、図6に示されるように、水平表示
有効期間においてサンプリング信号Sd、Seが出力さ
れ、次の走査線を選択するための水平帰線期間において
サンプリング信号Sfが出力される場合には、サンプリ
ング信号Sfによってダミーデータ線115fには黒色
に相当する電圧の画像信号VID3が印加される。この
際、サンプリング信号Sfの出力によって、サンプリン
グ信号Seが供給される信号線の電圧も容量結合によっ
て上昇し、これにより、ダミーデータ線115eに接続
されるスイッチ131がオン気味となって、当該ダミー
データ線115eの電圧も、現時点において黒色に相当
する電圧の画像信号VID2に近づく。しかし、ダミー
データ線115eの電圧が黒色に相当する電圧に近づい
たとしても、ダミーデータ線115e、115fには、
画素が接続されてはいないので、実際の表示として現れ
ることはない。このため、次の走査線を選択するための
水平帰線期間においてサンプリング信号Sfが出力され
たとしても、表示画面の右端部においてブロックゴース
トの発生が抑えられることとなる。
Similarly, as shown in FIG. 6, when the sampling signals Sd and Se are output in the horizontal display effective period, and the sampling signal Sf is output in the horizontal retrace period for selecting the next scanning line. , An image signal VID3 having a voltage corresponding to black is applied to the dummy data line 115f by the sampling signal Sf. At this time, due to the output of the sampling signal Sf, the voltage of the signal line to which the sampling signal Se is supplied also rises due to capacitive coupling, whereby the switch 131 connected to the dummy data line 115e is turned on, and the dummy The voltage of the data line 115e also approaches the image signal VID2 of the voltage corresponding to black at the present time. However, even if the voltage of the dummy data line 115e approaches the voltage corresponding to black, the dummy data lines 115e and 115f
Since the pixels are not connected, they do not appear as actual displays. For this reason, even if the sampling signal Sf is output during the horizontal flyback period for selecting the next scanning line, the occurrence of block ghost is suppressed at the right end of the display screen.

【0036】このように本実施形態によれば、サンプリ
ング信号Sa、Sb、SeまたはSfが出力されること
によって、それに隣接するサンプリング信号Sb、S
c、SdまたはSeを供給する信号線の電圧が容量結合
によって振られたとしても、その影響は、ダミーデータ
線が設けられた範囲に抑えられるので、画面の左右端部
で発生するブロックゴーストを抑止することができる。
As described above, according to the present embodiment, the sampling signals Sa, Sb, Se or Sf are output, so that the adjacent sampling signals Sb and Sf are output.
Even if the voltage of the signal line supplying c, Sd, or Se is fluctuated by capacitive coupling, the effect is suppressed to the range where the dummy data line is provided, so that the block ghost generated at the left and right ends of the screen is prevented. Can be deterred.

【0037】なお、実施形態にあっては、各データ線1
14およびダミーデータ線115a〜115fの他端
に、画素を構成するTFT116と同プロセスで作り込
んだTFTからなるスイッチをそれぞれ設けるととも
に、サンプリング信号Sa、Sb、Sc、S1〜Sn、
Sd、Se、Sfを供給する前に、当該スイッチをオン
させて、各データ線114およびダミーデータ線115
a〜115fをそれぞれ所定の電位にプリチャージする
構成としても良い。このような構成において、プリチャ
ージによる極性と、その直後に印加する画像信号の極性
とを同一極性とすると、画像信号VID1〜VID6自
体によるデータ線114の充放電量が小さくなる結果、
TFT116による書き込みに要する時間が短縮化され
ることとなる。
In the embodiment, each data line 1
At the other end of the dummy data lines 115a to 115f, switches composed of TFTs formed by the same process as the TFTs 116 constituting the pixels are provided, and sampling signals Sa, Sb, Sc, S1 to Sn,
Before supplying Sd, Se, and Sf, the switch is turned on, and each data line 114 and dummy data line 115 are turned on.
a to 115f may be precharged to a predetermined potential. In such a configuration, if the polarity of the precharge and the polarity of the image signal applied immediately thereafter are the same, the amount of charge / discharge of the data line 114 by the image signals VID1 to VID6 itself is reduced.
The time required for writing by the TFT 116 is reduced.

【0038】また、実施形態におけるシフトレジスタ回
路140は、転送開始パルスDXを図において左から右
方向へ順次シフトして、サンプリング信号をSa、S
b、Sc、S1〜Sn、Sd、Se、Sfという順番で
出力する構成としたが、これとは、逆方向に、転送開始
パルスDXを図において右から左方向へ順次シフトし
て、サンプリング信号をSf、Se、Sd、Sn〜S
1、Sc、Sb、Saという順番で出力することが可能
な場合であっても、同様に、ブロックゴーストの発生を
抑止することができる。このように、シフトレジスタ回
路140が転送開始パルスを双方向に転送可能な構成と
する場合には、各ブロックB1〜Bnの左右両端に設け
られるダミーデータ線の本数を左右おいて同数とする構
成が望ましい。これにより、各ブロックの両端に位置す
るダミーデータ線は、いずれの方向から見ても同一番目
となるので、シフトレジスタ回路140が転送開始パル
スDXを左から右方向に転送することによって正立像が
表示される場合も、シフトレジスタ回路140が転送開
始パルスDXを右から左方向に転送することによって左
右反転像が表示される場合も、有効画像表示領域の中心
が、左右いずれかの方向にずれることもない。
Further, the shift register circuit 140 in the embodiment sequentially shifts the transfer start pulse DX from left to right in the figure to change the sampling signals Sa, S
b, Sc, S1 to Sn, Sd, Se, and Sf are output in this order. However, in the reverse direction, the transfer start pulse DX is sequentially shifted from right to left in the figure, and the sampling signal is output. To Sf, Se, Sd, Sn to S
Even if the output can be performed in the order of 1, Sc, Sb, and Sa, the occurrence of block ghost can be similarly suppressed. As described above, when the shift register circuit 140 has a configuration in which the transfer start pulse can be transferred bidirectionally, the number of dummy data lines provided on the left and right ends of each of the blocks B1 to Bn is the same on the left and right. Is desirable. As a result, the dummy data lines located at both ends of each block are the same in both directions, so that the shift register circuit 140 transfers the transfer start pulse DX from left to right to form an erect image. The center of the effective image display area is displaced in one of the left and right directions both when the image is displayed and when the shift register circuit 140 transfers the transfer start pulse DX from right to left to display a horizontally inverted image. Not even.

【0039】また、上述した実施形態にあっては、各ブ
ロックB1〜Bnの両端に設けられるダミーデータ線の
本数を左右においてそれぞれ3本としたが、本発明にこ
れに限れない。例えば、2本であっても良いし、4本以
上であっても良い。本数が多いと、その分、ゴーストが
抑えられやすくなる反面、表示に寄与しない領域が多く
必要となるし、それらのダミーデータ線を駆動する分だ
け無駄が発生することになる。
In the above-described embodiment, the number of dummy data lines provided at both ends of each of the blocks B1 to Bn is three on each of the left and right sides. However, the present invention is not limited to this. For example, the number may be two or four or more. When the number is large, the ghost is easily suppressed, but on the other hand, a large area that does not contribute to the display is required, and waste is generated by driving the dummy data lines.

【0040】加えて、上述した実施形態におけるシフト
レジスタ140は、ダミーデータ線115a〜115f
を選択するためのサンプリング信号Sa〜Sfを、各ブ
ロックB1〜Bnに属する6本のデータ線114を選択
するためのサンプリング信号S1〜Snと同様なパルス
幅およびピッチで出力する構成としたが、上述のように
ダミーデータ線115a〜115fを駆動するのは表示
に寄与しない無駄であるので、例えば、図7に示される
ように、サンプリング信号Sa〜Sfのパルス幅を、サ
ンプリング信号S1〜Snのパルス幅よりも短くすると
ともに、その出力ピッチを短くする構成が望ましい。こ
のような構成は、例えば、クロック信号CLXおよび反
転クロック信号CLXINVの周期を制御する構成や、ま
た、例えば、複数段縦続接続されたシフトレジスタから
なるシフトレジスタ回路140の出力を、サンプリング
信号Sa〜Sfについては1段毎に、サンプリング信号
S1〜Snについては複数段毎にそれぞれ取り出すなど
の構成により、容易に可能である。
In addition, the shift register 140 according to the above-described embodiment includes the dummy data lines 115a to 115f.
Are output with the same pulse widths and pitches as the sampling signals S1 to Sn for selecting the six data lines 114 belonging to each of the blocks B1 to Bn. Driving the dummy data lines 115a to 115f as described above is wasteful and does not contribute to the display. For example, as shown in FIG. 7, the pulse width of the sampling signals Sa to Sf is changed by changing the pulse width of the sampling signals S1 to Sn. It is desirable that the output pitch be shorter than the pulse width. Such a configuration includes, for example, a configuration that controls the cycle of the clock signal CLX and the inverted clock signal CLXINV, and also outputs, for example, the output of the shift register circuit 140 including a plurality of cascaded shift registers to the sampling signals Sa to Sf can be easily obtained by a configuration in which the sampling signal S1 is extracted for each stage and the sampling signals S1 to Sn are extracted for a plurality of stages.

【0041】さらに、上述の説明では、各ブロックを順
次選択するとともに、選択された1つのブロックに属す
る6本のデータ線114に対し、6相にシリアル−パラ
レル変換展開された画像信号VID1〜VID6を同時
にサンプリングしてデータ線に供給する構成したが、こ
のシリアル−パラレル変換相展開の数および同時にサン
プリングして供給するデータ線の数(すなわち、1つの
ブロックを構成するデータ線の数)は、「6」に限られ
るものではない。シリアル−パラレル変換相展開の数お
よび同時にサンプリングして供給する印加するデータ線
の数としては、カラーの画像信号が3つの原色に係る信
号からなることとの関係から、3の倍数であることが制
御や回路を簡易化する上で好ましい。このため、1つの
ブロックを構成するデータ線数を、3本や、12本、2
4本、……、等として、データ線に対して3相シリアル
−パラレル変換展開や、12相シリアル−パラレル変換
展開、24相シリアル−パラレル変換展開等されて並列
供給された画像信号を同時に供給するように構成しても
良い。
Further, in the above description, each block is sequentially selected, and the image signals VID1 to VID6 which are serial-parallel converted into six phases are applied to the six data lines 114 belonging to one selected block. Are simultaneously sampled and supplied to the data lines. However, the number of serial-parallel conversion phase expansions and the number of data lines simultaneously sampled and supplied (ie, the number of data lines forming one block) are It is not limited to “6”. The number of serial-to-parallel conversion phases and the number of data lines to be sampled and supplied at the same time should be a multiple of 3 in view of the fact that a color image signal is composed of signals related to three primary colors. This is preferable for simplifying control and circuits. Therefore, the number of data lines constituting one block is three, twelve, two,
Four,..., Etc. are simultaneously supplied to the data lines and are supplied in parallel with image signals that have been subjected to three-phase serial-parallel conversion development, twelve-phase serial-parallel conversion development, 24-phase serial-parallel conversion development, etc. May be configured.

【0042】<電子機器>次に、上述した液晶パネル1
00を電子機器に用いた例のいくつかについて説明す
る。
<Electronic Equipment> Next, the above-described liquid crystal panel 1
Some examples in which 00 is used in electronic devices will be described.

【0043】<その1:プロジェクタ>まず、この液晶
パネルをライトバルブとして用いたプロジェクタについ
て説明する。図8は、プロジェクタの構成例を示す平面
図である。
<Part 1: Projector> First, a projector using this liquid crystal panel as a light valve will be described. FIG. 8 is a plan view showing a configuration example of the projector.

【0044】この図に示すように、プロジェクタ110
0内部には、ハロゲンランプ等の白色光源からなるラン
プユニット1102が設けられている。このランプユニ
ット1102から射出された投射光は、ライトガイド1
104内に配置された4枚のミラー1106および2枚
のダイクロイックミラー1108によってRGBの3原
色に分離され、各原色に対応するライトバルブとしての
液晶パネル1110R、1110Bおよび1110Gに
入射される。
As shown in FIG.
Inside 0, a lamp unit 1102 composed of a white light source such as a halogen lamp is provided. The projection light emitted from the lamp unit 1102 is
The light is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light 104, and is incident on liquid crystal panels 1110R, 1110B and 1110G as light valves corresponding to the respective primary colors.

【0045】液晶パネル1110R、1110Bおよび
1110Gの構成は、上述した液晶パネル100と同等
であり、図示しない画像信号処理回路から供給される
R、G、Bの原色信号でそれぞれ駆動される。さて、こ
れらの液晶パネルによって変調された光は、ダイクロイ
ックプリズム1112に3方向から入射される。このダ
イクロイックプリズム1112においては、RおよびB
の光が90度に屈折する一方、Gの光が直進する。した
がって、各色の画像が合成される結果、投射レンズ11
14を介して、スクリーン等にカラー画像が投写される
こととなる。
The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the above-described liquid crystal panel 100, and are driven by R, G, and B primary color signals supplied from an image signal processing circuit (not shown). Now, the light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B
Is refracted at 90 degrees, while the G light goes straight. Therefore, as a result of combining the images of each color, the projection lens 11
A color image is projected on a screen or the like via the display 14.

【0046】ここで、各液晶パネル1110R、111
0Bおよび1110Gによる表示像について着目する
と、液晶パネル1110Gによる表示像は、液晶パネル
1110R、1110Bによる表示像に対して左右反転
することが必要となる。すなわち、液晶パネル1110
Gにおけるダミーデータ線およびブロックの選択方向
は、液晶パネル1110R、1110Bにおけるダミー
データ線およびブロックの選択方向とは逆とする必要が
ある。
Here, each of the liquid crystal panels 1110R, 111
Focusing on the display images by 0B and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally inverted with respect to the display image by the liquid crystal panels 1110R and 1110B. That is, the liquid crystal panel 1110
The selection direction of the dummy data line and the block in G needs to be opposite to the selection direction of the dummy data line and the block in the liquid crystal panels 1110R and 1110B.

【0047】なお、液晶パネル1110R、1110B
および1110Gには、ダイクロイックミラー1108
によって、R、G、Bの各原色に対応する光が入射する
ので、対向基板にカラーフィルタを設ける必要はない。
The liquid crystal panels 1110R, 1110B
And 1110G have a dichroic mirror 1108
Accordingly, light corresponding to each of the primary colors of R, G, and B enters, so that it is not necessary to provide a color filter on the opposite substrate.

【0048】<その2:モバイル型コンピュータ>次
に、この液晶パネルを、モバイル型のコンピュータに適
用した例について説明する。図9は、このコンピュータ
の構成を示す正面図である。図において、コンピュータ
1200は、キーボード1202を備えた本体部120
4と、液晶ディスプレイ1206とから構成されてい
る。この液晶ディスプレイ1206は、先に述べた液晶
パネル100の背面にバックライトを付加することによ
り構成されている。
<Part 2: Mobile Computer> Next, an example in which the liquid crystal panel is applied to a mobile computer will be described. FIG. 9 is a front view showing the configuration of the computer. In the figure, a computer 1200 includes a main body 120 having a keyboard 1202.
4 and a liquid crystal display 1206. The liquid crystal display 1206 is configured by adding a backlight to the back surface of the liquid crystal panel 100 described above.

【0049】なお、図8および図9を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、携帯電話、テレビ電話、
POS端末、タッチパネルを備えた装置等などが挙げられ
る。そして、本発明にかかるこれらの各種電子機器に適
用可能なのは言うまでもない。
Note that, in addition to the electronic devices described with reference to FIGS. 8 and 9, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, Word processors, workstations, mobile phones, video phones,
Examples include a POS terminal, a device equipped with a touch panel, and the like. It goes without saying that the present invention can be applied to these various electronic devices.

【0050】さらに、本発明は、アクティブマトリクス
型の液晶装置としてTFTを用いたもの例にとって説明
したが、これに限られず、スイッチング素子としてTF
D(Thin Film Diode:薄膜ダイオード)を用いたもの
や、STN液晶を用いたパッシブ型の液晶装置などにも
適用可能であり、またシリコン基板にスイッチング素子
を作り込む場合にも適用可能である。さらに、液晶表示
装置に限られず、エレクトロルミネッセンス素子など、
各種の電気光学効果を用いて表示を行う表示装置にも適
用可能である。
Further, the present invention has been described by taking an example in which a TFT is used as an active matrix type liquid crystal device. However, the present invention is not limited to this.
The present invention can be applied to a device using D (Thin Film Diode), a passive liquid crystal device using STN liquid crystal, and the like, and also to a case where a switching element is formed on a silicon substrate. Furthermore, it is not limited to a liquid crystal display device, and an electroluminescent element, etc.
The present invention can also be applied to a display device that performs display using various electro-optical effects.

【0051】[0051]

【発明の効果】以上説明したように本発明によれば、ダ
ミーデータ線とデータ線を複数本毎にまとめたブロック
との選択が完全に行われずに、一部重複して選択される
場合であって、かつ、複数のダミーデータ線の一部に黒
色に相当する電圧が供給された場合であっても、その黒
色に相当する電圧の影響は、ダミーデータ線が設けられ
た範囲に抑えられるので、画面の縁取部分で常に発生し
得るゴーストが防止される結果、高品質の表示が可能と
なる。
As described above, according to the present invention, it is not possible to completely select a dummy data line and a block in which a plurality of data lines are grouped, but to select a block partially overlapping. Even when a voltage corresponding to black is supplied to some of the plurality of dummy data lines, the effect of the voltage corresponding to black is suppressed to a range where the dummy data lines are provided. As a result, ghost that can always occur at the border of the screen is prevented, and as a result, high quality display is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施形態にかかる液晶装置の全
体構成を示すブロック図である。
FIG. 1 is a block diagram illustrating an overall configuration of a liquid crystal device according to a first embodiment of the present invention.

【図2】 同液晶装置の液晶パネルの電気的構成を示す
ブロック図である。
FIG. 2 is a block diagram showing an electrical configuration of a liquid crystal panel of the liquid crystal device.

【図3】 同液晶装置の動作を説明するためのタイミン
グチャートである。
FIG. 3 is a timing chart for explaining the operation of the liquid crystal device.

【図4】 同液晶装置の動作を説明するためのタイミン
グチャートである。
FIG. 4 is a timing chart for explaining the operation of the liquid crystal device.

【図5】 同液晶装置の動作を説明するためのタイミン
グチャートである。
FIG. 5 is a timing chart for explaining the operation of the liquid crystal device.

【図6】 同液晶装置の動作を説明するためのタイミン
グチャートである。
FIG. 6 is a timing chart for explaining the operation of the liquid crystal device.

【図7】 本発明の応用にかかる液晶装置の動作を説明
するためのタイミングチャートである。
FIG. 7 is a timing chart illustrating an operation of a liquid crystal device according to an application of the present invention.

【図8】 同液晶装置を適用した電子機器の一例たる液
晶プロジェクタの構成を示す断面図である。
FIG. 8 is a cross-sectional view illustrating a configuration of a liquid crystal projector as an example of an electronic apparatus to which the liquid crystal device is applied.

【図9】 同液晶装置を適用した電子機器の一例たるパ
ーソナルコンピュータの構成を示す正面図である。
FIG. 9 is a front view illustrating a configuration of a personal computer as an example of an electronic apparatus to which the liquid crystal device is applied.

【図10】 従来の液晶装置における要部構成を示すブ
ロック図である。
FIG. 10 is a block diagram illustrating a main configuration of a conventional liquid crystal device.

【符号の説明】[Explanation of symbols]

100……液晶パネル 112……走査線 114……データ線 115a〜115f……ダミーデータ線 116……TFT 118……画素電極 120……走査線駆動回路 130……サンプリング回路 140……シフトレジスタ回路 100 liquid crystal panel 112 scanning line 114 data line 115a to 115f dummy data line 116 TFT 118 pixel electrode 120 scanning line driving circuit 130 sampling circuit 140 shift register circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数の走査線と、複数のデータ線と、前
記走査線とデータ線に接続されたスイッチング素子と、
前記スイッチング素子に接続された画素電極とを有する
電気光学装置であって、 前記走査線を選択する走査線駆動回路と、 前記複数のデータ線が設けられた領域外側に配列する複
数のダミーデータ線と、 前記走査線が選択された期間において、前記ダミーデー
タ線と、前記データ線を複数本毎にまとめたブロックと
を、順次選択するデータ線駆動回路と、 選択されたブロックに属する複数本のデータ線に対して
画像信号を供給する画像信号供給手段とを具備すること
を特徴とする電気光学装置。
A plurality of scanning lines, a plurality of data lines, a switching element connected to the scanning lines and the data lines,
An electro-optical device comprising: a pixel electrode connected to the switching element; a scan line driving circuit for selecting the scan line; and a plurality of dummy data lines arranged outside a region where the plurality of data lines are provided. And a data line driving circuit for sequentially selecting the dummy data lines and the blocks in which the data lines are grouped in a plurality during a period in which the scanning lines are selected; and a plurality of data lines belonging to the selected block. An electro-optical device comprising: an image signal supply unit that supplies an image signal to a data line.
【請求項2】 前記ダミーデータ線は、前記複数のデー
タ線が設けられた領域の両端においてそれぞれ同一本数
配列することを特徴とする請求項1記載の電気光学装
置。
2. The electro-optical device according to claim 1, wherein the same number of the dummy data lines are arranged at both ends of a region where the plurality of data lines are provided.
【請求項3】 前記データ線駆動回路において、 前記ダミーデータ線の選択期間を、前記ブロックの選択
期間よりも短くすることを特徴とする請求項1記載の電
気光学装置。
3. The electro-optical device according to claim 1, wherein in the data line driving circuit, a selection period of the dummy data line is shorter than a selection period of the block.
【請求項4】 複数の走査線と、複数のデータ線と、前
記走査線とデータ線に接続されたスイッチング素子と、
前記スイッチング素子に接続された画素電極とを有する
電気光学装置であって、 前記走査線を順次選択する走査線駆動回路と、 前記複数のデータ線が設けられた領域外側に配列する複
数のダミーデータ線と、 前記走査線が選択された期間において、前記ダミーデー
タ線と、前記データ線を複数本毎にまとめたブロックと
を、順次選択するシフトレジスタ回路と、 選択されたブロックに属する複数本のデータ線に対し
て、画像信号をサンプリングして供給するサンプリング
回路とを具備することを特徴とする電気光学装置。
4. A plurality of scanning lines, a plurality of data lines, a switching element connected to the scanning lines and the data lines,
An electro-optical device comprising: a pixel electrode connected to the switching element; a scan line driving circuit for sequentially selecting the scan line; and a plurality of dummy data arranged outside an area provided with the plurality of data lines. A shift register circuit that sequentially selects the dummy data line and a block in which the plurality of data lines are grouped in a period in which the scanning line is selected; and a plurality of shift registers that belong to the selected block. An electro-optical device, comprising: a sampling circuit that samples an image signal and supplies the image signal to a data line.
【請求項5】 請求項1〜4いずれか記載の電気光学装
置を表示部に用いたことを特徴とする電子機器。
5. An electronic apparatus using the electro-optical device according to claim 1 for a display unit.
JP34553898A 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus Expired - Fee Related JP3663943B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34553898A JP3663943B2 (en) 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34553898A JP3663943B2 (en) 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2000171774A true JP2000171774A (en) 2000-06-23
JP3663943B2 JP3663943B2 (en) 2005-06-22

Family

ID=18377275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34553898A Expired - Fee Related JP3663943B2 (en) 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3663943B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052137A (en) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 Liquid crystal display
WO2005076256A1 (en) * 2004-02-10 2005-08-18 Seiko Epson Corporation Photoelectric device, photoelectric device drive method, drive circuit, and electronic device
JP2005266577A (en) * 2004-03-19 2005-09-29 Seiko Epson Corp Electro-optical apparatus and electronic equipment
JP2005266578A (en) * 2004-03-19 2005-09-29 Seiko Epson Corp Electro-optical apparatus and electronic equipment
KR100598740B1 (en) 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 Liquid crystal display device
WO2007046166A1 (en) * 2005-10-17 2007-04-26 Sharp Kabushiki Kaisha Display device and its driving method
KR100760946B1 (en) * 2002-08-17 2007-09-21 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching and method for fabricating the same
US7362301B2 (en) 2003-10-01 2008-04-22 Seiko Epson Corporation Liquid crystal display device and liquid crystal panel
US7439589B2 (en) 2005-08-08 2008-10-21 Au Optronics Corporation Active matrix substrate and repairing method thereof
US7649579B2 (en) 2005-06-28 2010-01-19 Lg Display Co., Ltd. Liquid crystal display of line on glass type

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052137A (en) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 Liquid crystal display
KR100760946B1 (en) * 2002-08-17 2007-09-21 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching and method for fabricating the same
US7362301B2 (en) 2003-10-01 2008-04-22 Seiko Epson Corporation Liquid crystal display device and liquid crystal panel
KR100598740B1 (en) 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 Liquid crystal display device
WO2005076256A1 (en) * 2004-02-10 2005-08-18 Seiko Epson Corporation Photoelectric device, photoelectric device drive method, drive circuit, and electronic device
JP2005266578A (en) * 2004-03-19 2005-09-29 Seiko Epson Corp Electro-optical apparatus and electronic equipment
JP2005266577A (en) * 2004-03-19 2005-09-29 Seiko Epson Corp Electro-optical apparatus and electronic equipment
CN100432760C (en) * 2004-03-19 2008-11-12 精工爱普生株式会社 Electro-optical display device and electronic apparatus comprising such a device
US7495650B2 (en) 2004-03-19 2009-02-24 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7932885B2 (en) 2004-03-19 2011-04-26 Seiko Epson Corporation Electro-optical device and electronic apparatus with dummy data lines operated substantially simultaneously
JP4691890B2 (en) * 2004-03-19 2011-06-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US7649579B2 (en) 2005-06-28 2010-01-19 Lg Display Co., Ltd. Liquid crystal display of line on glass type
DE102006026935B4 (en) * 2005-06-28 2010-12-02 Lg Display Co., Ltd. Liquid crystal display of a line-on-glass type
US7439589B2 (en) 2005-08-08 2008-10-21 Au Optronics Corporation Active matrix substrate and repairing method thereof
WO2007046166A1 (en) * 2005-10-17 2007-04-26 Sharp Kabushiki Kaisha Display device and its driving method

Also Published As

Publication number Publication date
JP3663943B2 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US7224341B2 (en) Driving circuit system for use in electro-optical device and electro-optical device
JP3498570B2 (en) Driving circuit and driving method for electro-optical device and electronic apparatus
JP3846057B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP2000163003A (en) Shift register circuit, driving circuit for electrooptical device, electrooptical device and electronic instrument
JP2000310963A (en) Driving circuit of electrooptical device, electrooptical device and electronic equipment
KR100367538B1 (en) Electro-optical device, method for driving the same, scanning line driving circuit, and electronic equipment
KR100317823B1 (en) A plane display device, an array substrate, and a method for driving the plane display device
JP2001075534A (en) Liquid crystal display device
JP3663943B2 (en) Electro-optical device and electronic apparatus
JP4691890B2 (en) Electro-optical device and electronic apparatus
JP3755323B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JPH1165536A (en) Image display device, image display method and electronic equipment using the same, and projection type display device
JPH10143106A (en) Device and method for displaying image
JP3056631B2 (en) Liquid crystal display
JP4846133B2 (en) Drive circuit, electrode substrate, and liquid crystal display device
JP2001215928A (en) Driving circuit for electrooptical device, electrooptical device and electronic equipment
JP3893819B2 (en) Electro-optical device drive circuit, data line drive circuit, scanning line drive circuit, electro-optical device, and electronic apparatus
JP4120306B2 (en) Electro-optical device, flexible printed circuit board, and electronic device
JP2685079B2 (en) Matrix display device
KR20040010360A (en) Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment
JP2001188520A (en) Opto-electric device, drive circuit of the device and electronic equipment
JP2000137205A (en) Driving circuit for electrooptical device and electrooptical device
JP2000235372A (en) Shift register circuit, drive circuit of electrooptical device, electrooptical device, and electronic equipment
JP2001228831A (en) Optoelectronic device
JP2000310964A (en) Driving circuit of electro-optical device, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees