JP3663943B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP3663943B2
JP3663943B2 JP34553898A JP34553898A JP3663943B2 JP 3663943 B2 JP3663943 B2 JP 3663943B2 JP 34553898 A JP34553898 A JP 34553898A JP 34553898 A JP34553898 A JP 34553898A JP 3663943 B2 JP3663943 B2 JP 3663943B2
Authority
JP
Japan
Prior art keywords
data lines
dummy data
liquid crystal
sampling
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34553898A
Other languages
Japanese (ja)
Other versions
JP2000171774A (en
Inventor
青木  透
信行 下斗米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP34553898A priority Critical patent/JP3663943B2/en
Publication of JP2000171774A publication Critical patent/JP2000171774A/en
Application granted granted Critical
Publication of JP3663943B2 publication Critical patent/JP3663943B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の電気光学装置等に用いられる駆動回路の構成に関する。詳しくは、複数の画像信号線からの画像信号を同時にサンプリングして複数のデータ線に書き込む場合に、画面の左右両端で発生し得るゴーストを防いで高品質の表示が可能な電気光学装置、および、この電気光学装置を表示部に適用した電子機器に関する。
【0002】
【従来の技術】
従来の電気光学装置について、アクティブマトリクス型の液晶装置を例にとって説明する。図10は、この液晶装置の要部構成を示すブロック図である。この図に示されるように、液晶装置には、複数の走査線112と、複数のデータ線114と、各走査線112と各データ線114に接続された薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)116と、TFTに接続された画素電極118とからなる画素とが備えられる。ここで、1本の走査線112に複数接続されたTFT116を介して、各画素の液晶層に画像信号を書き込む動作を、点順次駆動により実施している。なお、TFT116は、スイッチング素子の一例であり、これに限られるわけではない。また、各データ線114は6本を単位としてブロック化されている。ここで、説明の便宜上、これらをブロックB1〜Bnとする。
【0003】
さて、このようなアクティブマトリクス型の液晶装置では、上述の点順次駆動のために、データ線114ごとに設けられたサンプリングスイッチ131を点順次駆動の速度で順次スイッチングさせ、画像信号をサンプリングする必要がある。このとき、サンプリングスイッチ131のスイッチング特性が入力画像信号の周波数に対して十分に追従できない、という問題が生ずる。一般にドライバ回路を、画素の構成要素たるTFT116と同時に作り込むドライバ内蔵の表示装置では、外付けドライバを用いた表示装置と比べて、サンプリングスイッチとしての薄膜トランジスタの駆動能力が低いので、その問題がより顕著となる。また、多数の画素を有する高精細な表示装置でも、入力画像信号の周波数が高くなることから、上記問題がより顕著となる。
【0004】
このため、画像信号を例えば6つのシリアル−パラレル信号に変換し、1画素あたりのデータ長を長くして、液晶装置に入力される信号周波数を低くする技術が開示されている。このシリアル−パラレル変換により、例えばサンプリングスイッチとしての薄膜トランジスタの周波数特性が十分でなくても、1画素あたりのデータ長を長くして、解像度を高くできる。そのため、図10に示されるように、データ線を6本毎にブロック化して、1つのブロックに相当する6つのサンプリングスイッチ131を同時に切替可能に構成されている。そして、6つずつサンプリングスイッチ131を同時にオンさせることにより、シリアル−パラレル変換された画像信号VID1〜VID6を、1つのブロックに相当する6本のデータ線114に同時に出力するようにしている。このような構成を採ることにより、サンプリングスイッチ131によるサンプリングの間隔を長くすることができ、薄膜トランジスタをサンプリングスイッチとして使用することも容易となる。
【0005】
【発明が解決しようとする課題】
しかしながら、各ブロックに属する6本のデータ線毎に画像信号VID1〜VID6をサンプリングして、これらの画像信号VID1〜VID6をその時点において選択された走査線の6個の画素に、TFT116を介してそれぞれ同時に書き込む構成においては、いわゆるゴーストが発生するという問題があった。このゴーストは2種類に大別され、1つは、画像信号VID1〜VID6の波形鈍化に起因して発生するゴーストであり、他の1つは、あるブロックへの画像信号が隣接するブロックにおいて現れることにより発生するゴーストである。
【0006】
このうち、前者のゴーストについては、サンプリング信号S1〜Snの出力期間が互いに重ならないように排他的に出力する構成によって、ある程度、解消することが可能である。
【0007】
一方、後者のゴースト(以下、ブロックゴーストという)については、その原因については不明な点もあるが、あるブロック、例えばブロックB5に対してサンプリング信号S5が出力されると、そのサンプリング信号S5の出力によって、隣接するサンプリング信号S4、S6(場合によってはさらにブロックB3、B2、……、および、ブロックB7、B8、……)を供給する信号線の電位に影響を与えること、すなわち、容量的に結合している当該信号線の電位を上昇させることが原因の1つとして考えられている。これにより、ブロックB5に属するスイッチ131がオンになるほか、隣接するブロックB4、B6に属する各データ線114に接続されたスイッチ131もオン気味となるので、ブロックB5に属する6本のデータ線114に本来書き込まれるべき画像信号VID1〜VID6が、隣接するブロックB4、B6に属する各6本のデータ線114にも書き込まれるので、ブロックB5の画素において表示される画像が隣接するブロックB4、B6の画素においても現れることなる。
【0008】
したがって、このようなブロックゴーストは、画素間の濃度差が小さいビデオ映像表示の場合には目立たないが、画素間の濃度差が大きいキャラクタ表示の場合には明確に現れることとなる。ただし、液晶装置の用途がビデオ映像の表示であれば、キャラクタ表示は一時的であるので、問題の程度は比較的小さいと言える。
【0009】
しかし、液晶装置にあっては、ある走査線の選択が終了してから次の走査線が選択されるまでの水平帰線期間において、画像信号VID1〜VID6の電圧が黒色に相当する電圧とされる場合があるので、画面の縁取部分で黒表示が行われる場合も発生し得る。この場合、その縁取部分に隣接するブロックでは、本来の画像信号のほかに黒の画像信号も重畳されて書き込まれる結果、黒帯状のブロックゴーストが、画面の縁取部分で常に発生することになるので、問題の程度は大きい。
【0010】
本発明は、上述した事情に鑑みてなされたものであり、画面の縁部分で常に発生し得るブロックゴーストを防いで、高い品質の表示が可能な電気光学装置および電子機器を提供することを目的としている。
【0011】
【課題を解決するための手段】
上記目的を達成するために本発明にあっては、複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを有する電気光学装置であって、前記走査線を選択する走査線駆動回路と、前記複数のデータ線が設けられた領域外側に配列する複数のダミーデータ線と、前記ダミーデータ線と、前記データ線を複数本毎にまとめたブロックとを、順次選択するデータ線駆動回路と、前記有効水平表示期間では選択されたブロックに属する複数本のデータ線に対して画像信号を供給するとともに、前記複数のダミーデータ線のうち前記複数のデータ線が設けられた領域側のダミーデータ線に対してダミーデータを供給し、水平帰線期間内では前記複数のダミーデータ線のうち他のダミーデータ線に黒色に相当する電圧の画像信号を供給する画像信号供給手段とを具備することを特徴とする。
【0012】
この構成によれば、ダミーデータ線とデータ線を複数本毎にまとめたブロックとの選択が完全に行われずに、一部重複して選択される場合であって、かつ、前記複数のダミーデータ線の一部に黒色に相当する電圧が供給された場合であっても、その黒色に相当する電圧の影響をダミーデータ線が設けられた範囲に抑えることができる。このため、画面の縁部分で常に発生し得るゴーストを防いで、高品質の表示が可能となる。
【0013】
ここで、本発明におけるダミーデータ線は、前記複数のデータ線が設けられた領域の両端においてそれぞれ同一本数配列することが望ましい。これにより、両端に位置するダミーデータ線は、いずれの方向から見ても同一番目となるので、データ線駆動回路における選択が双方向に対応して左右反転像を表示する場合であっても、有効画像表示領域の中心が、左右いずれかの方向にずれることがなくなる。
【0014】
また、本発明にあっては、前記データ線駆動回路において、前記ダミーデータ線の選択期間を、前記ブロックの選択期間よりも短くすることが望ましい。ダミーデータ線の選択は、画像表示に寄与しない無駄な時間であるため、この選択を素早く済ますためある。
【0015】
加えて、本発明にあっては、複数の走査線と、複数のデータ線と、前記走査線とデータ線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学装置であって、前記走査線を順次選択する走査線駆動回路と、前記複数のデータ線が設けられた領域外側に配列する複数のダミーデータ線と、前記走査線が選択された期間において、前記ダミーデータ線と、前記データ線を複数本毎にまとめたブロックとを、順次選択するシフトレジスタ回路と、選択されたブロックに属する複数本のデータ線に対して、画像信号をサンプリングして供給するサンプリング回路とを具備することを特徴としている。
【0016】
この構成によれば、ダミーデータ線とデータ線を複数本毎にまとめたブロックとの選択が完全に行われずに、一部重複して選択される場合であって、かつ、前記複数のダミーデータ線の一部に黒色に相当する電圧が供給された場合であっても、その黒色に相当する電圧の影響をダミーデータ線が設けられた範囲に抑えることができる。このため、画面の縁部分で常に発生し得るゴーストを防いで、高品質の表示が可能となる。
【0017】
さらに、本発明にかかる電子機器は、上記電気光学装置を表示部に用いたことを特徴としている。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、実施形態では、電気光学装置の一例として液晶装置を用いて説明する。図1は、本実施形態の液晶装置の全体構成を示す図である。
【0019】
この図に示されるように、液晶装置は、液晶パネル100と、タイミング回路200と、画像信号処理回路300とから構成される。このうち、タイミング回路200は、各部で使用されるタイミング信号(必要に応じて後述する)を出力するものである。また、画像信号処理回路300内部における変換回路302は、一系統の画像信号VIDを入力すると、これをN相(図においてはN=6)の画像信号にシリアル−パラレル変換して出力するものである。ここで、画像信号をN相にシリアル−パラレル変換する理由は、前述のようにサンプリング回路において、TFTのソース領域への画像信号の印加時間を長くして、サンプル&ホールド時間および充放電時間を十分に確保するためである。
【0020】
一方、増幅・反転回路304は、シリアル−パラレル変換された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号VID1〜VID6として液晶パネル100に供給するものである。なお、反転するか否かについては、データ信号の印加方式が▲1▼走査線単位の極性反転であるか、▲2▼データ信号線単位の極性反転であるか、▲3▼画素単位の極性反転であるかに応じて定められ、その反転周期は、1水平走査期間またはドットクロック周期に設定される。ただし、この実施形態にあっては説明の便宜上、▲1▼走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。また、相展開された画像信号VID1〜VID6の液晶パネル100への供給タイミングは、本実施形態では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は後述するサンプリング回路にてN相の画像信号を順次サンプリングする構成となる。なお、本実施形態における極性反転とは、所定の直流電位(画像信号の振幅中心電位)を基準として正極性と負極性とに交互に電圧レベルを反転させることをいう。
【0021】
次に、液晶パネル100について図2を参照して説明する。この液晶パネル100は、素子基板と対向基板とが間隙をもって対向し、この間隙に液晶が封入された構成となっている。ここで、素子基板とは、石英基板、ハードガラス、シリコン基板等にスイッチング素子が形成された基板からなる。
【0022】
このうち、素子基板にあっては、図2においてX方向に沿って平行に複数本の走査線112が配列して形成され、また、これと交差するY方向に沿って平行に複数本のデータ線114が形成されて、各データ線114は6本を単位とするブロックB1〜Bnでまとめられている。加えて、各ブロックB1〜Bnの左端に位置するブロックB1のさらに左側に、3本のダミーデータ線115a、115b、115cが設けられる一方、各ブロックB1〜Bnの右端に位置するブロックBnのさらに右側に、3本のダミーデータ線115d、115e、115fが設けられている。
【0023】
また、走査線112とデータ線114とに接続されたスイッチング素子として、例えば、TFT116のゲート電極が走査線112に接続される一方、TFT116のソース領域がデータ線114に接続されるとともに、TFT116のドレイン領域が画素電極118に接続されている。そして、各画素は、画素電極118と、対向基板に形成された共通電極と、これら両電極間に挟持された電気光学物質の一例としての液晶とによって構成される結果、走査線112とデータ線114との各交点において、マトリクス状に配列することとなる。なお、このほかに蓄積容量(図示省略)が各画素電極118に接続された状態で形成されている。
【0024】
さて、走査線駆動回路120は、素子基板上に形成された複数段のシフトレジスタからなり、タイミング回路200からのクロック信号CLYや、その反転クロック信号CLYINV、転送開始パルスDY等に基づいて、パルス的な走査信号を出力して、各走査線112を順次選択するものである。詳細には、走査線駆動回路120は、垂直走査期間の最初に供給される転送開始パルスDYを、クロック信号CLYおよびその反転クロック信号CLYINVにしたがって、各段のシフトレジスタにより順次シフトして走査線信号として出力し、これにより各走査線112を順次選択するものである。
【0025】
一方、サンプリング回路130は、ダミーデータ線115a〜115c、各ブロックB1〜Bnに属する各データ線114、ダミーデータ線115d〜115fに対し、サンプリング信号Sa〜Sb、S1〜Sn、Sd〜Sfにしたがって画像信号VID1〜VID6をぞれぞれサンプリングして供給するものである。詳細には、サンプリング回路130は、各データ線114およびダミーデータ線115a〜115fの一端にそれぞれ設けられたサンプリング用のスイッチ131からなる。各スイッチ131は、画素を構成するTFT116と同プロセスで作り込まれたTFTからなり、各スイッチ131のソース領域は、画像信号VID1〜VID6のいずれかが供給される信号線に接続され、また、各スイッチ131のドレイン領域は、各データ線114またはダミーデータ線115a〜115fのいずれか1本に接続されている。さらに、各ブロックB1〜Bnに属するデータ線114に接続された各スイッチ131のゲート電極は、そのブロックに対応してサンプリング信号S1〜Snが供給される信号線のいずれかに接続されている。加えて、左側に位置するダミーデータ線115a、115b、115cの一端に接続された各スイッチ131のゲート電極は、それぞれサンプリング信号Sa、Sb、Scが供給される信号線に接続される一方、右側に位置するダミーデータ線115d、115e、115fの一端に接続された各スイッチ131のゲート電極は、それぞれサンプリング信号Sd、Se、Sfが供給される信号線に接続されている。
【0026】
また、シフトレジスタ回路140は、走査線駆動回路120と同様に、素子基板上に形成された複数段のシフトレジスタからなり、タイミング回路200からのクロック信号CLXや、その反転クロック信号CLXINV、転送開始パルスDX等に基づいて、サンプリング信号Sa、Sb、Sc、S1、S2、……、Sn、Sd、Se、Sfを順次出力するものである。詳細には、シフトレジスタ回路140は、水平走査期間の最初に供給される転送開始パルスDXを、クロック信号CLXおよびその反転クロック信号CLXINVにしたがって、各段のシフトレジスタにより順次シフトする。これにより、例えば、図3に示されるように、サンプリング信号Sa、Sb、Sc、S1、S2、……、Sn、Sd、Se、Sfが順次出力されることとなる。
【0027】
次に、本実施形態にかかる液晶装置の動作について説明する。ここでは、まず、図3に示されるように、水平帰線期間においてサンプリング信号Saが出力され、水平帰線期間終了直後の水平表示有効期間においてサンプリング信号Sbが出力される場合を想定して説明する。この場合、図に示されるように、水平帰線期間では、画像信号VID1〜VID6は黒色に相当する電圧となる。したがって、この水平走査期間において、サンプリング信号Saが出力されると、ダミーデータ線115aに接続されるスイッチ131がオンとなるので、当該ダミーデータ線115aには、黒色に相当する電圧の画像信号VID4が印加される。この際、サンプリング信号Saの出力によって、サンプリング信号Sbが供給される信号線の電圧も容量結合によって上昇し、これにより、ダミーデータ線115bに接続されるスイッチ131がオン気味となって、当該ダミーデータ線115bの電圧も、現時点において黒色に相当する電圧の画像信号VID5に近づく。しかし、ダミーデータ線115bの電圧が黒色に相当する電圧に近づいたとしても、当該ダミーデータ線115bには、画素が接続されてはいないので、実際の表示として現れることはない。また、ダミーデータ線115cの電圧についても、程度はかなり低いが、同様な理由によって、現時点において黒色に相当する電圧の画像信号VID6に近づくが、当該ダミーデータ線115cには、画素が接続されてはいないので、実際の表示として現れることはない。このため、水平帰線期間においてサンプリング信号Saが出力されたとしても、表示画面の左端部においてブロックゴーストの発生が抑えられることとなる。
【0028】
また、水平帰線期間終了直後においてサンプリング信号Sb、Scが順番に出力されても、画像信号VID1〜VID6としてダミーデータが供給されるので、また、ダミーデータ線115b、115cには、画素が接続されてはいないので、実際の表示として現れることはない。
【0029】
次に、サンプリング信号S1が出力されると同時に、実際に表示すべき画像信号VID1〜VID6が供給される。このため、ブロックB1に属する6本のデータ線114には、それぞれ画像信号VID1〜VID6がサンプリングされる。そして、サンプリングされた画像信号VID1〜VID6が、現時点の選択走査線における6個の画素にTFT116によってそれぞれ書き込まれることとなる。
【0030】
この後、サンプリング信号S2が出力されると同時に、実際に表示すべき画像信号VID1〜VID6が供給される。このため、今度は、ブロックB2に属する6本のデータ線114には、それぞれ画像信号VID1〜VID6がサンプリングされる。そして、サンプリングされた画像信号VID1〜VID6がその時点の選択走査線における6個の画素に、TFT116によってそれぞれ書き込まれることとなる。
【0031】
以下同様にして、サンプリング信号S3、S4、……、Snが順次出力されると、ブロックB3、B4、……、Bnに属する6本のデータ線114には、それぞれ画像信号VID1〜VID6がサンプリングされ、これらの画像信号VID1〜VID6がその時点の選択走査線における6個の画素にそれぞれ書き込まれることとなる。
【0032】
なお、最終的にサンプリング信号Sd、Se、Sfが出力されると、ダミーデータ線115d、115e、115fには、それぞれ画像信号VID1、VID2、VID3としてダミーデータが印加されることになるが、これらダミーデータ線115d、115e、115fには、画素が接続されてはいないので、実際の表示として現れることはない。そして、この後、次の走査線が選択されて、同様な動作が繰り返し実行されることとなる。
【0033】
次に、図4に示されるように、水平帰線期間においてサンプリング信号Sa、Sbが出力され、水平帰線期間終了直後の水平表示有効期間においてサンプリング信号Scが出力される場合には、同様にして、サンプリング信号Sbによってダミーデータ線115bには黒色に相当する電圧の画像信号VID5が印加される。この際、サンプリング信号Sbの出力によって、サンプリング信号Scが供給される信号線の電圧も容量結合によって上昇し、これにより、ダミーデータ線115cに接続されるスイッチ131がオン気味となって、当該ダミーデータ線115cの電圧も、現時点において黒色に相当する電圧の画像信号VID6に近づく。しかし、ダミーデータ線115cの電圧が黒色に相当する電圧に近づいたとしても、ダミーデータ線115b、115cには、画素が接続されてはいないので、実際の表示として現れることはない。このため、水平帰線期間においてサンプリング信号Sa、Sbが出力されたとしても、表示画面の左端部においてブロックゴーストの発生が抑えられることとなる。
【0034】
一方、図5に示されるように、水平表示有効期間においてサンプリング信号Sdが出力され、次の走査線を選択するための水平帰線期間においてサンプリング信号Se、Sfが出力される場合、サンプリング信号Seによって、ダミーデータ線115eに接続されるスイッチ131がオンとなるので、当該ダミーデータ線115eには、黒色に相当する電圧の画像信号VID2が印加される。この際、サンプリング信号Seの出力によって、サンプリング信号Sdが供給される信号線の電圧も容量結合によって上昇し、これにより、ダミーデータ線115dに接続されるスイッチ131がオン気味となって、当該ダミーデータ線115dの電圧も、現時点において黒色に相当する電圧の画像信号VID1に近づく。しかし、ダミーデータ線115dの電圧が黒色に相当する電圧に近づいたとしても、ダミーデータ線115d、115e、115fには、画素が接続されてはいないので、実際の表示として現れることはない。このため、次の走査線を選択するための水平帰線期間においてサンプリング信号Seが出力されたとしても、表示画面の右端部においてブロックゴーストの発生が抑えられることとなる。
【0035】
同様に、図6に示されるように、水平表示有効期間においてサンプリング信号Sd、Seが出力され、次の走査線を選択するための水平帰線期間においてサンプリング信号Sfが出力される場合には、サンプリング信号Sfによってダミーデータ線115fには黒色に相当する電圧の画像信号VID3が印加される。この際、サンプリング信号Sfの出力によって、サンプリング信号Seが供給される信号線の電圧も容量結合によって上昇し、これにより、ダミーデータ線115eに接続されるスイッチ131がオン気味となって、当該ダミーデータ線115eの電圧も、現時点において黒色に相当する電圧の画像信号VID2に近づく。しかし、ダミーデータ線115eの電圧が黒色に相当する電圧に近づいたとしても、ダミーデータ線115e、115fには、画素が接続されてはいないので、実際の表示として現れることはない。このため、次の走査線を選択するための水平帰線期間においてサンプリング信号Sfが出力されたとしても、表示画面の右端部においてブロックゴーストの発生が抑えられることとなる。
【0036】
このように本実施形態によれば、サンプリング信号Sa、Sb、SeまたはSfが出力されることによって、それに隣接するサンプリング信号Sb、Sc、SdまたはSeを供給する信号線の電圧が容量結合によって振られたとしても、その影響は、ダミーデータ線が設けられた範囲に抑えられるので、画面の左右端部で発生するブロックゴーストを抑止することができる。
【0037】
なお、実施形態にあっては、各データ線114およびダミーデータ線115a〜115fの他端に、画素を構成するTFT116と同プロセスで作り込んだTFTからなるスイッチをそれぞれ設けるとともに、サンプリング信号Sa、Sb、Sc、S1〜Sn、Sd、Se、Sfを供給する前に、当該スイッチをオンさせて、各データ線114およびダミーデータ線115a〜115fをそれぞれ所定の電位にプリチャージする構成としても良い。このような構成において、プリチャージによる極性と、その直後に印加する画像信号の極性とを同一極性とすると、画像信号VID1〜VID6自体によるデータ線114の充放電量が小さくなる結果、TFT116による書き込みに要する時間が短縮化されることとなる。
【0038】
また、実施形態におけるシフトレジスタ回路140は、転送開始パルスDXを図において左から右方向へ順次シフトして、サンプリング信号をSa、Sb、Sc、S1〜Sn、Sd、Se、Sfという順番で出力する構成としたが、これとは、逆方向に、転送開始パルスDXを図において右から左方向へ順次シフトして、サンプリング信号をSf、Se、Sd、Sn〜S1、Sc、Sb、Saという順番で出力することが可能な場合であっても、同様に、ブロックゴーストの発生を抑止することができる。このように、シフトレジスタ回路140が転送開始パルスを双方向に転送可能な構成とする場合には、各ブロックB1〜Bnの左右両端に設けられるダミーデータ線の本数を左右おいて同数とする構成が望ましい。これにより、各ブロックの両端に位置するダミーデータ線は、いずれの方向から見ても同一番目となるので、シフトレジスタ回路140が転送開始パルスDXを左から右方向に転送することによって正立像が表示される場合も、シフトレジスタ回路140が転送開始パルスDXを右から左方向に転送することによって左右反転像が表示される場合も、有効画像表示領域の中心が、左右いずれかの方向にずれることもない。
【0039】
また、上述した実施形態にあっては、各ブロックB1〜Bnの両端に設けられるダミーデータ線の本数を左右においてそれぞれ3本としたが、本発明にこれに限れない。例えば、2本であっても良いし、4本以上であっても良い。本数が多いと、その分、ゴーストが抑えられやすくなる反面、表示に寄与しない領域が多く必要となるし、それらのダミーデータ線を駆動する分だけ無駄が発生することになる。
【0040】
加えて、上述した実施形態におけるシフトレジスタ140は、ダミーデータ線115a〜115fを選択するためのサンプリング信号Sa〜Sfを、各ブロックB1〜Bnに属する6本のデータ線114を選択するためのサンプリング信号S1〜Snと同様なパルス幅およびピッチで出力する構成としたが、上述のようにダミーデータ線115a〜115fを駆動するのは表示に寄与しない無駄であるので、例えば、図7に示されるように、サンプリング信号Sa〜Sfのパルス幅を、サンプリング信号S1〜Snのパルス幅よりも短くするとともに、その出力ピッチを短くする構成が望ましい。このような構成は、例えば、クロック信号CLXおよび反転クロック信号CLXINVの周期を制御する構成や、また、例えば、複数段縦続接続されたシフトレジスタからなるシフトレジスタ回路140の出力を、サンプリング信号Sa〜Sfについては1段毎に、サンプリング信号S1〜Snについては複数段毎にそれぞれ取り出すなどの構成により、容易に可能である。
【0041】
さらに、上述の説明では、各ブロックを順次選択するとともに、選択された1つのブロックに属する6本のデータ線114に対し、6相にシリアル−パラレル変換展開された画像信号VID1〜VID6を同時にサンプリングしてデータ線に供給する構成したが、このシリアル−パラレル変換相展開の数および同時にサンプリングして供給するデータ線の数(すなわち、1つのブロックを構成するデータ線の数)は、「6」に限られるものではない。シリアル−パラレル変換相展開の数および同時にサンプリングして供給する印加するデータ線の数としては、カラーの画像信号が3つの原色に係る信号からなることとの関係から、3の倍数であることが制御や回路を簡易化する上で好ましい。このため、1つのブロックを構成するデータ線数を、3本や、12本、24本、……、等として、データ線に対して3相シリアル−パラレル変換展開や、12相シリアル−パラレル変換展開、24相シリアル−パラレル変換展開等されて並列供給された画像信号を同時に供給するように構成しても良い。
【0042】
<電子機器>
次に、上述した液晶パネル100を電子機器に用いた例のいくつかについて説明する。
【0043】
<その1:プロジェクタ>
まず、この液晶パネルをライトバルブとして用いたプロジェクタについて説明する。図8は、プロジェクタの構成例を示す平面図である。
【0044】
この図に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0045】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶パネル100と同等であり、図示しない画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動される。さて、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0046】
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。すなわち、液晶パネル1110Gにおけるダミーデータ線およびブロックの選択方向は、液晶パネル1110R、1110Bにおけるダミーデータ線およびブロックの選択方向とは逆とする必要がある。
【0047】
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、対向基板にカラーフィルタを設ける必要はない。
【0048】
<その2:モバイル型コンピュータ>
次に、この液晶パネルを、モバイル型のコンピュータに適用した例について説明する。図9は、このコンピュータの構成を示す正面図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶ディスプレイ1206とから構成されている。この液晶ディスプレイ1206は、先に述べた液晶パネル100の背面にバックライトを付加することにより構成されている。
【0049】
なお、図8および図9を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、本発明にかかるこれらの各種電子機器に適用可能なのは言うまでもない。
【0050】
さらに、本発明は、アクティブマトリクス型の液晶装置としてTFTを用いたもの例にとって説明したが、これに限られず、スイッチング素子としてTFD(Thin Film Diode:薄膜ダイオード)を用いたものや、STN液晶を用いたパッシブ型の液晶装置などにも適用可能であり、またシリコン基板にスイッチング素子を作り込む場合にも適用可能である。さらに、液晶表示装置に限られず、エレクトロルミネッセンス素子など、各種の電気光学効果を用いて表示を行う表示装置にも適用可能である。
【0051】
【発明の効果】
以上説明したように本発明によれば、ダミーデータ線とデータ線を複数本毎にまとめたブロックとの選択が完全に行われずに、一部重複して選択される場合であって、かつ、複数のダミーデータ線の一部に黒色に相当する電圧が供給された場合であっても、その黒色に相当する電圧の影響は、ダミーデータ線が設けられた範囲に抑えられるので、画面の縁取部分で常に発生し得るゴーストが防止される結果、高品質の表示が可能となる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態にかかる液晶装置の全体構成を示すブロック図である。
【図2】 同液晶装置の液晶パネルの電気的構成を示すブロック図である。
【図3】 同液晶装置の動作を説明するためのタイミングチャートである。
【図4】 同液晶装置の動作を説明するためのタイミングチャートである。
【図5】 同液晶装置の動作を説明するためのタイミングチャートである。
【図6】 同液晶装置の動作を説明するためのタイミングチャートである。
【図7】 本発明の応用にかかる液晶装置の動作を説明するためのタイミングチャートである。
【図8】 同液晶装置を適用した電子機器の一例たる液晶プロジェクタの構成を示す断面図である。
【図9】 同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図10】 従来の液晶装置における要部構成を示すブロック図である。
【符号の説明】
100……液晶パネル
112……走査線
114……データ線
115a〜115f……ダミーデータ線
116……TFT
118……画素電極
120……走査線駆動回路
130……サンプリング回路
140……シフトレジスタ回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a configuration of a drive circuit used in an active matrix type electro-optical device or the like. Specifically, when image signals from a plurality of image signal lines are simultaneously sampled and written to a plurality of data lines, an electro-optical device capable of preventing a ghost that can occur at both the left and right ends of the screen and displaying high quality, and The present invention relates to an electronic apparatus in which the electro-optical device is applied to a display unit.
[0002]
[Prior art]
A conventional electro-optical device will be described taking an active matrix type liquid crystal device as an example. FIG. 10 is a block diagram showing a main configuration of the liquid crystal device. As shown in this figure, the liquid crystal device includes a plurality of scanning lines 112, a plurality of data lines 114, and thin film transistors (hereinafter referred to as "TFTs") connected to the scanning lines 112 and the data lines 114. 116) and a pixel composed of a pixel electrode 118 connected to the TFT. Here, the operation of writing an image signal to the liquid crystal layer of each pixel is performed by dot sequential driving through a plurality of TFTs 116 connected to one scanning line 112. Note that the TFT 116 is an example of a switching element, and is not limited thereto. Each data line 114 is divided into blocks in units of six. Here, for convenience of description, these are referred to as blocks B1 to Bn.
[0003]
In such an active matrix liquid crystal device, it is necessary to sample the image signal by sequentially switching the sampling switch 131 provided for each data line 114 at the speed of the dot sequential drive for the above-described dot sequential drive. There is. At this time, there arises a problem that the switching characteristics of the sampling switch 131 cannot sufficiently follow the frequency of the input image signal. In general, in a display device with a built-in driver in which a driver circuit is formed at the same time as the TFT 116 as a constituent element of a pixel, the driving capability of a thin film transistor as a sampling switch is lower than that of a display device using an external driver. Become prominent. Even in a high-definition display device having a large number of pixels, the frequency of the input image signal becomes high, and thus the above problem becomes more prominent.
[0004]
For this reason, a technique for converting an image signal into, for example, six serial-parallel signals, increasing the data length per pixel, and lowering the signal frequency input to the liquid crystal device is disclosed. By this serial-parallel conversion, for example, even if the frequency characteristics of a thin film transistor as a sampling switch are not sufficient, the data length per pixel can be increased and the resolution can be increased. For this reason, as shown in FIG. 10, the data lines are divided into six blocks, and six sampling switches 131 corresponding to one block can be switched simultaneously. By simultaneously turning on the sampling switches 131 six by six, the serial-parallel converted image signals VID1 to VID6 are simultaneously output to six data lines 114 corresponding to one block. By adopting such a configuration, the sampling interval by the sampling switch 131 can be lengthened, and the thin film transistor can be easily used as the sampling switch.
[0005]
[Problems to be solved by the invention]
However, the image signals VID1 to VID6 are sampled for every six data lines belonging to each block, and these image signals VID1 to VID6 are passed through the TFT 116 to the six pixels of the scanning line selected at that time. In the configuration in which writing is performed simultaneously, there is a problem that a so-called ghost is generated. This ghost is roughly classified into two types. One is a ghost generated due to the waveform blunting of the image signals VID1 to VID6, and the other is an image signal to a certain block that appears in an adjacent block. It is a ghost generated by that.
[0006]
Among these, the former ghost can be eliminated to some extent by a configuration that outputs exclusively so that the output periods of the sampling signals S1 to Sn do not overlap each other.
[0007]
On the other hand, although the cause of the latter ghost (hereinafter referred to as block ghost) is unclear, when the sampling signal S5 is output to a certain block, for example, the block B5, the sampling signal S5 is output. Affects the potential of the signal lines that supply adjacent sampling signals S4, S6 (and in some cases blocks B3, B2,... And blocks B7, B8,...), That is, capacitively. One of the causes is considered to be raising the potential of the signal lines that are coupled. As a result, the switch 131 belonging to the block B5 is turned on, and the switches 131 connected to the data lines 114 belonging to the adjacent blocks B4 and B6 are also turned on, so that the six data lines 114 belonging to the block B5 are turned on. Since the image signals VID1 to VID6 that should be originally written in are also written to each of the six data lines 114 belonging to the adjacent blocks B4 and B6, the image displayed in the pixel of the block B5 is displayed in the adjacent blocks B4 and B6. It also appears in the pixel.
[0008]
Therefore, such a block ghost is not noticeable in the case of video image display with a small density difference between pixels, but appears clearly in a character display with a large density difference between pixels. However, if the application of the liquid crystal device is to display video images, the character display is temporary, so the degree of problem is relatively small.
[0009]
However, in the liquid crystal device, the voltage of the image signals VID1 to VID6 is set to a voltage corresponding to black in a horizontal blanking period from the end of selection of a certain scan line to the selection of the next scan line. In some cases, black display may be performed at the border of the screen. In this case, in the block adjacent to the border portion, in addition to the original image signal, the black image signal is also superimposed and written. As a result, a black belt-like block ghost always occurs in the border portion of the screen. The degree of problem is great.
[0010]
The present invention has been made in view of the circumstances described above, and an object thereof is to provide an electro-optical device and an electronic apparatus capable of preventing high-quality display by preventing a block ghost that can always occur at the edge of the screen. It is said.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a plurality of scanning lines, a plurality of data lines, and the scanning lines and data lines. Provided for the intersection of A switching element and the switching element Correspondingly provided An electro-optical device having a pixel electrode, a scanning line driving circuit for selecting the scanning line, and an area provided with the plurality of data lines of A plurality of dummy data lines arranged on the outside, the dummy data lines, and a data line driving circuit for sequentially selecting a block in which the plurality of data lines are grouped together; and In the effective horizontal display period An image signal is supplied to a plurality of data lines belonging to the selected block. In addition, dummy data is supplied to a dummy data line on a region side where the plurality of data lines are provided among the plurality of dummy data lines, and other dummy data lines among the plurality of dummy data lines are provided within a horizontal blanking period. Supply an image signal with a voltage equivalent to black to the dummy data line And an image signal supply means.
[0012]
According to this configuration, the selection of the dummy data lines and the block in which the data lines are grouped into a plurality of data lines is not completely performed, and a part of the dummy data lines are selected in an overlapping manner, and the plurality of dummy data lines are selected. Even when a voltage corresponding to black is supplied to a part of the line, the influence of the voltage corresponding to black can be suppressed to the range where the dummy data line is provided. For this reason, it is possible to prevent a ghost that can always be generated at the edge of the screen and to display a high quality image.
[0013]
Here, it is preferable that the same number of dummy data lines in the present invention are arranged at both ends of the region where the plurality of data lines are provided. Thereby, since the dummy data lines located at both ends are the same when viewed from any direction, even when the selection in the data line driving circuit displays a horizontally reversed image corresponding to the bidirectional direction, The center of the effective image display area does not shift in either the left or right direction.
[0014]
In the present invention, in the data line driving circuit, it is preferable that the selection period of the dummy data line is shorter than the selection period of the block. The selection of the dummy data line is a wasteful time that does not contribute to the image display, so that this selection can be done quickly.
[0015]
In addition, in the present invention, an electro-optical device having a plurality of scanning lines, a plurality of data lines, a switching element connected to the scanning lines and the data lines, and a pixel electrode connected to the switching element. In the apparatus, a scanning line driving circuit that sequentially selects the scanning lines, a plurality of dummy data lines arranged outside a region where the plurality of data lines are provided, and a period in which the scanning lines are selected, Image signals are sampled and supplied to a shift register circuit that sequentially selects a dummy data line and a block in which the data lines are grouped together, and a plurality of data lines belonging to the selected block. And a sampling circuit.
[0016]
According to this configuration, the selection of the dummy data lines and the block in which the data lines are grouped into a plurality of data lines is not completely performed, and a part of the dummy data lines are selected in an overlapping manner, and the plurality of dummy data lines are selected. Even when a voltage corresponding to black is supplied to a part of the line, the influence of the voltage corresponding to black can be suppressed to the range where the dummy data line is provided. For this reason, it is possible to prevent a ghost that can always be generated at the edge of the screen and to display a high quality image.
[0017]
Furthermore, an electronic apparatus according to the present invention is characterized in that the electro-optical device is used for a display unit.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the embodiment, a liquid crystal device will be described as an example of an electro-optical device. FIG. 1 is a diagram showing the overall configuration of the liquid crystal device of the present embodiment.
[0019]
As shown in this figure, the liquid crystal device includes a liquid crystal panel 100, a timing circuit 200, and an image signal processing circuit 300. Among these, the timing circuit 200 outputs a timing signal (described later if necessary) used in each unit. Further, the conversion circuit 302 in the image signal processing circuit 300 receives a single system image signal VID, converts it into an N-phase (N = 6 in the figure) image signal, and outputs it. is there. Here, the reason for serial-parallel conversion of the image signal to N phase is that, as described above, in the sampling circuit, the application time of the image signal to the TFT source region is lengthened, and the sample & hold time and charge / discharge time are reduced. This is to ensure enough.
[0020]
On the other hand, the amplifying / inverting circuit 304 inverts the serial-parallel converted image signal that needs to be inverted, and then amplifies it appropriately and supplies it to the liquid crystal panel 100 as the image signals VID1 to VID6. Is. Whether to invert the data signal is: (1) polarity inversion in units of scanning lines, (2) polarity inversion in units of data signal lines, or (3) polarity in units of pixels. The inversion period is set to one horizontal scanning period or a dot clock period. However, in this embodiment, for convenience of explanation, (1) the case of polarity reversal in units of scanning lines will be described as an example, but the present invention is not limited to this. Further, the supply timing of the phase-developed image signals VID1 to VID6 to the liquid crystal panel 100 is the same in the present embodiment, but may be sequentially shifted in synchronization with the dot clock. Thus, the N-phase image signal is sequentially sampled. Note that polarity reversal in the present embodiment refers to reversing the voltage level alternately between positive polarity and negative polarity based on a predetermined DC potential (amplitude center potential of an image signal).
[0021]
Next, the liquid crystal panel 100 will be described with reference to FIG. The liquid crystal panel 100 has a configuration in which an element substrate and a counter substrate face each other with a gap, and liquid crystal is sealed in the gap. Here, the element substrate is a substrate in which a switching element is formed on a quartz substrate, a hard glass, a silicon substrate, or the like.
[0022]
Among them, in the element substrate, a plurality of scanning lines 112 are arranged in parallel along the X direction in FIG. 2, and a plurality of data are paralleled along the Y direction intersecting therewith. A line 114 is formed, and each data line 114 is grouped into blocks B1 to Bn each having six units. In addition, three dummy data lines 115a, 115b, and 115c are provided on the left side of the block B1 positioned at the left end of each block B1 to Bn, while the block Bn positioned at the right end of each block B1 to Bn is further provided. Three dummy data lines 115d, 115e, and 115f are provided on the right side.
[0023]
As a switching element connected to the scanning line 112 and the data line 114, for example, the gate electrode of the TFT 116 is connected to the scanning line 112, while the source region of the TFT 116 is connected to the data line 114, and The drain region is connected to the pixel electrode 118. Each pixel includes a pixel electrode 118, a common electrode formed on the counter substrate, and a liquid crystal as an example of an electro-optical material sandwiched between the two electrodes. As a result, the scanning line 112 and the data line In each intersection with 114, it will arrange in a matrix form. In addition, a storage capacitor (not shown) is formed in a state of being connected to each pixel electrode 118.
[0024]
Now, the scanning line driving circuit 120 is composed of a plurality of stages of shift registers formed on the element substrate. Based on the clock signal CLY from the timing circuit 200, its inverted clock signal CLYINV, the transfer start pulse DY, etc. A scanning signal is output and each scanning line 112 is sequentially selected. Specifically, the scanning line driving circuit 120 sequentially shifts the transfer start pulse DY supplied at the beginning of the vertical scanning period by the shift register of each stage according to the clock signal CLY and its inverted clock signal CLYINV. As a signal, the scanning lines 112 are sequentially selected.
[0025]
On the other hand, the sampling circuit 130 applies the dummy data lines 115a to 115c, the data lines 114 belonging to the blocks B1 to Bn, and the dummy data lines 115d to 115f according to the sampling signals Sa to Sb, S1 to Sn, and Sd to Sf. The image signals VID1 to VID6 are sampled and supplied. Specifically, the sampling circuit 130 includes sampling switches 131 provided at one end of each data line 114 and dummy data lines 115a to 115f. Each switch 131 includes a TFT formed in the same process as the TFT 116 that constitutes a pixel, and the source region of each switch 131 is connected to a signal line to which any one of the image signals VID1 to VID6 is supplied. The drain region of each switch 131 is connected to each data line 114 or one of the dummy data lines 115a to 115f. Further, the gate electrode of each switch 131 connected to the data line 114 belonging to each block B1 to Bn is connected to one of the signal lines to which the sampling signals S1 to Sn are supplied corresponding to the block. In addition, the gate electrode of each switch 131 connected to one end of the dummy data lines 115a, 115b, and 115c located on the left side is connected to the signal line to which the sampling signals Sa, Sb, and Sc are supplied, respectively, while the right side The gate electrodes of the respective switches 131 connected to one ends of the dummy data lines 115d, 115e, and 115f located at are connected to signal lines to which sampling signals Sd, Se, and Sf are supplied, respectively.
[0026]
Similarly to the scanning line driving circuit 120, the shift register circuit 140 is composed of a plurality of stages of shift registers formed on the element substrate. The clock signal CLX from the timing circuit 200, its inverted clock signal CLXINV, and transfer start. Based on the pulse DX and the like, the sampling signals Sa, Sb, Sc, S1, S2,..., Sn, Sd, Se, Sf are sequentially output. In detail, the shift register circuit 140 sequentially shifts the transfer start pulse DX supplied at the beginning of the horizontal scanning period by the shift register of each stage according to the clock signal CLX and its inverted clock signal CLXINV. Thus, for example, as shown in FIG. 3, sampling signals Sa, Sb, Sc, S1, S2,..., Sn, Sd, Se, Sf are sequentially output.
[0027]
Next, the operation of the liquid crystal device according to the present embodiment will be described. Here, first, as shown in FIG. 3, it is assumed that the sampling signal Sa is output in the horizontal blanking period and the sampling signal Sb is output in the horizontal display effective period immediately after the end of the horizontal blanking period. To do. In this case, as shown in the figure, in the horizontal blanking period, the image signals VID1 to VID6 are voltages corresponding to black. Therefore, when the sampling signal Sa is output in this horizontal scanning period, the switch 131 connected to the dummy data line 115a is turned on, and therefore the image signal VID4 having a voltage corresponding to black is applied to the dummy data line 115a. Is applied. At this time, due to the output of the sampling signal Sa, the voltage of the signal line to which the sampling signal Sb is supplied also rises due to the capacitive coupling, whereby the switch 131 connected to the dummy data line 115b is turned on, and the dummy signal The voltage of the data line 115b also approaches the image signal VID5 having a voltage corresponding to black at the present time. However, even if the voltage of the dummy data line 115b approaches a voltage corresponding to black, since no pixel is connected to the dummy data line 115b, it does not appear as an actual display. Also, the voltage of the dummy data line 115c is considerably low, but for the same reason, it approaches the image signal VID6 having a voltage corresponding to black at the present time, but a pixel is connected to the dummy data line 115c. It does not appear as an actual display. For this reason, even if the sampling signal Sa is output in the horizontal blanking period, the occurrence of block ghost is suppressed at the left end of the display screen.
[0028]
Even if the sampling signals Sb and Sc are output in sequence immediately after the horizontal blanking period, dummy data is supplied as the image signals VID1 to VID6, and pixels are connected to the dummy data lines 115b and 115c. Since it has not been done, it does not appear as an actual display.
[0029]
Next, simultaneously with the output of the sampling signal S1, image signals VID1 to VID6 to be actually displayed are supplied. Therefore, the image signals VID1 to VID6 are sampled on the six data lines 114 belonging to the block B1, respectively. Then, the sampled image signals VID1 to VID6 are written into the six pixels in the currently selected scanning line by the TFT 116, respectively.
[0030]
Thereafter, simultaneously with the output of the sampling signal S2, the image signals VID1 to VID6 to be actually displayed are supplied. For this reason, the image signals VID1 to VID6 are sampled on the six data lines 114 belonging to the block B2 respectively. Then, the sampled image signals VID <b> 1 to VID <b> 6 are respectively written by the TFTs 116 into the six pixels on the selected scanning line at that time.
[0031]
Similarly, when the sampling signals S3, S4,..., Sn are sequentially output, the image signals VID1 to VID6 are sampled on the six data lines 114 belonging to the blocks B3, B4,. Then, these image signals VID1 to VID6 are respectively written in the six pixels on the selected scanning line at that time.
[0032]
When the sampling signals Sd, Se, and Sf are finally output, dummy data is applied to the dummy data lines 115d, 115e, and 115f as the image signals VID1, VID2, and VID3, respectively. Since the pixels are not connected to the dummy data lines 115d, 115e, and 115f, they do not appear as an actual display. Thereafter, the next scanning line is selected, and the same operation is repeatedly performed.
[0033]
Next, as shown in FIG. 4, when the sampling signals Sa and Sb are output in the horizontal blanking period and the sampling signal Sc is output in the horizontal display effective period immediately after the horizontal blanking period, the same applies. Thus, the image signal VID5 having a voltage corresponding to black is applied to the dummy data line 115b by the sampling signal Sb. At this time, due to the output of the sampling signal Sb, the voltage of the signal line to which the sampling signal Sc is supplied also rises due to the capacitive coupling, whereby the switch 131 connected to the dummy data line 115c is turned on, and the dummy The voltage of the data line 115c also approaches the image signal VID6 having a voltage corresponding to black at the present time. However, even if the voltage of the dummy data line 115c approaches a voltage corresponding to black, no pixel is connected to the dummy data lines 115b and 115c, so that it does not appear as an actual display. For this reason, even if the sampling signals Sa and Sb are output in the horizontal blanking period, the occurrence of block ghost is suppressed at the left end of the display screen.
[0034]
On the other hand, as shown in FIG. 5, when the sampling signal Sd is output in the horizontal display effective period and the sampling signals Se and Sf are output in the horizontal blanking period for selecting the next scanning line, the sampling signal Se. As a result, the switch 131 connected to the dummy data line 115e is turned on, and the image signal VID2 having a voltage corresponding to black is applied to the dummy data line 115e. At this time, due to the output of the sampling signal Se, the voltage of the signal line to which the sampling signal Sd is supplied also rises due to the capacitive coupling, whereby the switch 131 connected to the dummy data line 115d is turned on, and the dummy signal The voltage of the data line 115d also approaches the image signal VID1 having a voltage corresponding to black at the present time. However, even if the voltage of the dummy data line 115d approaches the voltage corresponding to black, no pixel is connected to the dummy data lines 115d, 115e, and 115f, so that it does not appear as an actual display. For this reason, even if the sampling signal Se is output during the horizontal blanking period for selecting the next scanning line, the occurrence of block ghost is suppressed at the right end of the display screen.
[0035]
Similarly, as shown in FIG. 6, when the sampling signals Sd and Se are output in the horizontal display effective period and the sampling signal Sf is output in the horizontal blanking period for selecting the next scanning line, The image signal VID3 having a voltage corresponding to black is applied to the dummy data line 115f by the sampling signal Sf. At this time, due to the output of the sampling signal Sf, the voltage of the signal line to which the sampling signal Se is supplied also rises due to the capacitive coupling, so that the switch 131 connected to the dummy data line 115e is turned on, and the dummy The voltage of the data line 115e also approaches the image signal VID2 having a voltage corresponding to black at the present time. However, even if the voltage of the dummy data line 115e approaches a voltage corresponding to black, no pixel is connected to the dummy data lines 115e and 115f, so that it does not appear as an actual display. For this reason, even if the sampling signal Sf is output in the horizontal blanking period for selecting the next scanning line, the occurrence of block ghost at the right end of the display screen is suppressed.
[0036]
As described above, according to this embodiment, when the sampling signal Sa, Sb, Se, or Sf is output, the voltage of the signal line that supplies the sampling signal Sb, Sc, Sd, or Se adjacent thereto is modulated by capacitive coupling. Even if it is performed, the influence is limited to the range in which the dummy data lines are provided, so that block ghosts generated at the left and right ends of the screen can be suppressed.
[0037]
In the embodiment, each of the data lines 114 and the dummy data lines 115a to 115f is provided with a switch made of a TFT made in the same process as the TFT 116 constituting the pixel, and the sampling signal Sa, Before supplying Sb, Sc, S1 to Sn, Sd, Se, and Sf, the switch may be turned on to precharge each data line 114 and dummy data lines 115a to 115f to a predetermined potential. . In such a configuration, if the polarity due to precharge and the polarity of the image signal applied immediately thereafter are the same polarity, the charge / discharge amount of the data line 114 by the image signals VID1 to VID6 itself is reduced, so that writing by the TFT 116 is performed. The time required for this will be shortened.
[0038]
Further, the shift register circuit 140 in the embodiment sequentially shifts the transfer start pulse DX from the left to the right in the drawing, and outputs the sampling signals in the order of Sa, Sb, Sc, S1 to Sn, Sd, Se, and Sf. However, in contrast to this, the transfer start pulse DX is sequentially shifted from the right to the left in the figure, and the sampling signals are called Sf, Se, Sd, Sn to S1, Sc, Sb, Sa. Even if it is possible to output in order, the occurrence of block ghost can be similarly suppressed. As described above, when the shift register circuit 140 is configured to be able to transfer the transfer start pulse bidirectionally, the number of dummy data lines provided at the left and right ends of each of the blocks B1 to Bn is set to be the same on the left and right. Is desirable. As a result, the dummy data lines located at both ends of each block are the same in any direction, and the shift register circuit 140 transfers the transfer start pulse DX from the left to the right so that an erect image is formed. Even in the case where the shift register circuit 140 transfers the transfer start pulse DX from the right to the left to display a horizontally reversed image, the center of the effective image display area is shifted in either the left or right direction. There is nothing.
[0039]
In the embodiment described above, the number of dummy data lines provided at both ends of each of the blocks B1 to Bn is three on the left and right, but the present invention is not limited to this. For example, the number may be two, or four or more. If the number is large, ghosts are easily suppressed correspondingly, but a large area that does not contribute to display is required, and waste is generated by driving those dummy data lines.
[0040]
In addition, the shift register 140 in the above-described embodiment uses the sampling signals Sa to Sf for selecting the dummy data lines 115a to 115f and the sampling for selecting the six data lines 114 belonging to the blocks B1 to Bn. Although the output is performed with the same pulse width and pitch as the signals S1 to Sn, driving the dummy data lines 115a to 115f as described above is useless that does not contribute to display. As described above, it is desirable that the pulse widths of the sampling signals Sa to Sf are shorter than the pulse widths of the sampling signals S1 to Sn and the output pitch is shortened. Such a configuration is, for example, a configuration for controlling the period of the clock signal CLX and the inverted clock signal CLXINV, or, for example, the output of the shift register circuit 140 composed of a shift register connected in a plurality of stages, and the sampling signal Sa˜ Sf can be easily obtained by taking out the sampling signals for each stage and sampling signals S1 to Sn for each of a plurality of stages.
[0041]
Further, in the above description, each block is selected sequentially, and the image signals VID1 to VID6 that have been subjected to serial-parallel conversion development in six phases are simultaneously sampled on the six data lines 114 belonging to the selected block. The number of serial-parallel conversion phase expansions and the number of data lines sampled and supplied simultaneously (that is, the number of data lines constituting one block) are “6”. It is not limited to. The number of serial-parallel conversion phase expansions and the number of data lines to be sampled and supplied simultaneously are multiples of 3 in view of the fact that a color image signal is composed of signals related to three primary colors. This is preferable for simplifying the control and the circuit. For this reason, the number of data lines constituting one block is set to 3, 12, 24,..., Etc., and three-phase serial-parallel conversion expansion or 12-phase serial-parallel conversion expansion is performed on the data lines. Alternatively, it may be configured to simultaneously supply image signals supplied in parallel after being developed by 24-phase serial-parallel conversion.
[0042]
<Electronic equipment>
Next, some examples in which the above-described liquid crystal panel 100 is used in an electronic device will be described.
[0043]
<Part 1: Projector>
First, a projector using this liquid crystal panel as a light valve will be described. FIG. 8 is a plan view showing a configuration example of the projector.
[0044]
As shown in the figure, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.
[0045]
The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal panel 100 described above, and are driven by R, G, and B primary color signals supplied from an image signal processing circuit (not shown). Now, the light modulated by these liquid crystal panels is incident on the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.
[0046]
Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B. That is, the selection direction of the dummy data lines and blocks in the liquid crystal panel 1110G needs to be opposite to the selection direction of the dummy data lines and blocks in the liquid crystal panels 1110R and 1110B.
[0047]
Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter on the counter substrate.
[0048]
<Part 2: Mobile computer>
Next, an example in which the liquid crystal panel is applied to a mobile computer will be described. FIG. 9 is a front view showing the configuration of the computer. In the figure, a computer 1200 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display 1206. The liquid crystal display 1206 is configured by adding a backlight to the back surface of the liquid crystal panel 100 described above.
[0049]
In addition to the electronic devices described with reference to FIGS. 8 and 9, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Stations, mobile phones, videophones, POS terminals, devices equipped with touch panels, and the like. Needless to say, the present invention is applicable to these various electronic devices.
[0050]
Furthermore, the present invention has been described with respect to an example in which a TFT is used as an active matrix liquid crystal device. However, the present invention is not limited to this, and a device using a TFD (Thin Film Diode) as a switching element or an STN liquid crystal can be used. The present invention can also be applied to the passive type liquid crystal device used, and can also be applied to the case where a switching element is formed on a silicon substrate. Furthermore, the present invention is not limited to a liquid crystal display device, and can be applied to a display device that performs display using various electro-optic effects such as an electroluminescence element.
[0051]
【The invention's effect】
As described above, according to the present invention, the selection of the dummy data line and the block in which the data lines are grouped for each of the plurality of data lines is not completely performed, and is selected in a partially overlapping manner, and Even when a voltage corresponding to black is supplied to some of the dummy data lines, the influence of the voltage corresponding to black is limited to the range where the dummy data lines are provided. As a result of preventing a ghost that can always occur in the portion, a high-quality display is possible.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a liquid crystal device according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing an electrical configuration of a liquid crystal panel of the liquid crystal device.
FIG. 3 is a timing chart for explaining the operation of the liquid crystal device.
FIG. 4 is a timing chart for explaining the operation of the liquid crystal device.
FIG. 5 is a timing chart for explaining the operation of the liquid crystal device.
FIG. 6 is a timing chart for explaining the operation of the liquid crystal device.
FIG. 7 is a timing chart for explaining the operation of the liquid crystal device according to the application of the invention.
FIG. 8 is a cross-sectional view showing a configuration of a liquid crystal projector as an example of an electronic apparatus to which the liquid crystal device is applied.
FIG. 9 is a front view showing a configuration of a personal computer as an example of an electronic apparatus to which the liquid crystal device is applied.
FIG. 10 is a block diagram showing a main configuration of a conventional liquid crystal device.
[Explanation of symbols]
100 …… LCD panel
112 ... Scanning line
114 …… Data line
115a to 115f: Dummy data line
116 …… TFT
118 …… Pixel electrode
120... Scanning line driving circuit
130 …… Sampling circuit
140... Shift register circuit

Claims (4)

複数の走査線と、複数のデータ線と、前記走査線とデータ線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを有する電気光学装置であって、
前記走査線を選択する走査線駆動回路と、
前記複数のデータ線が設けられた領域外側に配列する複数のダミーデータ線と、
前記ダミーデータ線と、前記データ線を複数本毎にまとめたブロックとを、順次選択するデータ線駆動回路と、
前記有効水平表示期間では選択されたブロックに属する複数本のデータ線に対して画像信号を供給するとともに、前記複数のダミーデータ線のうち前記複数のデータ線が設けられた領域側のダミーデータ線に対してダミーデータを供給し、水平帰線期間内では前記複数のダミーデータ線のうち他のダミーデータ線に黒色に相当する電圧の画像信号を供給する画像信号供給手段と
を具備することを特徴とする電気光学装置。
An electro-optical device having a plurality of scanning lines, a plurality of data lines, a switching element provided corresponding to the intersection of the scanning line and the data line , and a pixel electrode provided corresponding to the switching element. There,
A scanning line driving circuit for selecting the scanning line;
A plurality of dummy data lines arranged on the outside of the plurality of data lines are provided regions,
A data line driving circuit for sequentially selecting the dummy data lines and a block in which the data lines are grouped together;
In the effective horizontal display period, image signals are supplied to a plurality of data lines belonging to the selected block, and among the plurality of dummy data lines, dummy data lines on the region side where the plurality of data lines are provided Image signal supply means for supplying dummy data to the other dummy data line and supplying an image signal having a voltage equivalent to black to the other dummy data line in the horizontal blanking period. Electro-optical device characterized.
前記ダミーデータ線は、前記複数のデータ線が設けられた領域の両端においてそれぞれ同一本数配列する
ことを特徴とする請求項1記載の電気光学装置。
The electro-optical device according to claim 1, wherein the same number of dummy data lines are arranged at both ends of an area where the plurality of data lines are provided.
前記データ線駆動回路において、
前記ダミーデータ線の選択期間を、前記ブロックの選択期間よりも短くする
ことを特徴とする請求項1記載の電気光学装置。
In the data line driving circuit,
The electro-optical device according to claim 1, wherein a selection period of the dummy data line is shorter than a selection period of the block.
請求項1〜いずれか記載の電気光学装置を表示部に用いた
ことを特徴とする電子機器。
An electronic apparatus characterized by using a display unit an electro-optical device according to claim 1 to 3, wherein any one.
JP34553898A 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus Expired - Fee Related JP3663943B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34553898A JP3663943B2 (en) 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34553898A JP3663943B2 (en) 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2000171774A JP2000171774A (en) 2000-06-23
JP3663943B2 true JP3663943B2 (en) 2005-06-22

Family

ID=18377275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34553898A Expired - Fee Related JP3663943B2 (en) 1998-12-04 1998-12-04 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3663943B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052137A (en) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 Liquid crystal display
KR100760946B1 (en) * 2002-08-17 2007-09-21 엘지.필립스 엘시디 주식회사 Liquid crystal display device of in-plane switching and method for fabricating the same
JP3846469B2 (en) 2003-10-01 2006-11-15 セイコーエプソン株式会社 Projection display device and liquid crystal panel
KR100598739B1 (en) 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 Liquid crystal display device
US20050206597A1 (en) * 2004-02-10 2005-09-22 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, driving circuit, and electronic apparatus
JP4759925B2 (en) * 2004-03-19 2011-08-31 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4691890B2 (en) * 2004-03-19 2011-06-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR101127847B1 (en) * 2005-06-28 2012-03-21 엘지디스플레이 주식회사 Liquid crystal display of line on glass type
TWI304146B (en) 2005-08-08 2008-12-11 Au Optronics Corp Active matrix substrate and method of repairing thereof
WO2007046166A1 (en) * 2005-10-17 2007-04-26 Sharp Kabushiki Kaisha Display device and its driving method

Also Published As

Publication number Publication date
JP2000171774A (en) 2000-06-23

Similar Documents

Publication Publication Date Title
JP3858486B2 (en) Shift register circuit, electro-optical device and electronic apparatus
KR100503708B1 (en) Driving circuit for electrooptical device, electrooptical device, and electronic apparatus
JP3498570B2 (en) Driving circuit and driving method for electro-optical device and electronic apparatus
EP1580712A2 (en) Electro-optical display device and electronic apparatus comprising such a device
JP2000081858A (en) Driving circuit for electrooptical device, electrooptical device, and electronic equipment
JP3659103B2 (en) Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus
JP3663943B2 (en) Electro-optical device and electronic apparatus
JP2001075534A (en) Liquid crystal display device
JP3755323B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
KR100658418B1 (en) Electro-optical device and electronic apparatus
JP2002352593A (en) Shift register, electrooptic panel, its driving circuit and driving method, and electronic equipment
JP3520756B2 (en) Driving circuit of electro-optical device, electro-optical device, and electronic apparatus
JP4385967B2 (en) Electro-optical device drive circuit, electro-optical device including the same, and electronic apparatus
JP2001215928A (en) Driving circuit for electrooptical device, electrooptical device and electronic equipment
JP3893819B2 (en) Electro-optical device drive circuit, data line drive circuit, scanning line drive circuit, electro-optical device, and electronic apparatus
JP4120306B2 (en) Electro-optical device, flexible printed circuit board, and electronic device
KR20040010360A (en) Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment
JP2000162982A (en) Driving circuit of electro-optical device, electro-optical device, and electronic equipment
JP2000235372A (en) Shift register circuit, drive circuit of electrooptical device, electrooptical device, and electronic equipment
JP2001188520A (en) Opto-electric device, drive circuit of the device and electronic equipment
JP2000137205A (en) Driving circuit for electrooptical device and electrooptical device
JP4419394B2 (en) Electro-optical panel driving method and driving circuit, electro-optical panel using the same, and electronic apparatus
JP2002258765A (en) Electrooptical device and electronic apparatus
JP3726675B2 (en) Electro-optical panel, its driving circuit, data line driving circuit, scanning line driving circuit, and electronic device
JP4736335B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees