KR101330436B1 - Liquid crystal display device and manufacturing method thereof - Google Patents
Liquid crystal display device and manufacturing method thereof Download PDFInfo
- Publication number
- KR101330436B1 KR101330436B1 KR1020080046965A KR20080046965A KR101330436B1 KR 101330436 B1 KR101330436 B1 KR 101330436B1 KR 1020080046965 A KR1020080046965 A KR 1020080046965A KR 20080046965 A KR20080046965 A KR 20080046965A KR 101330436 B1 KR101330436 B1 KR 101330436B1
- Authority
- KR
- South Korea
- Prior art keywords
- common
- line
- pixel
- electrode
- gate line
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
액정표시장치 및 그 제조 방법이 개시된다.A liquid crystal display and a method of manufacturing the same are disclosed.
본 발명의 액정표시장치는 연결패턴을 게이트라인과 데이터라인의 교차 영역의 데이터라인과 국부적으로 오버랩되도록 형성하는 한편, 각 화소의 공통전극에 연결시킨다. In the liquid crystal display of the present invention, the connection pattern is locally overlapped with the data line in the intersection region of the gate line and the data line, and is connected to the common electrode of each pixel.
본 발명은 리페어 기능을 갖는 연결패턴을 각 화소의 공통전극에 일체로 연결함으로써, 연결패턴에 의해 공통전극의 기능과 리페어 기능을 모두 구현할 수 있다.According to the present invention, by connecting the connection pattern having a repair function integrally to the common electrode of each pixel, both the function and the repair function of the common electrode can be realized by the connection pattern.
또한, 본 발명은 각 화소의 공통전극을 별도로 연결할 필요가 없으므로, 화소전극 또는 공통전극의 사이즈를 증가시킬 수 있어 개구율이 향상될 수 있다.In addition, the present invention does not need to connect the common electrode of each pixel separately, so that the size of the pixel electrode or the common electrode can be increased, and the aperture ratio can be improved.
아울러, 본 발명은 각 화소의 공통전극을 별도로 연결할 필요가 없으므로, 화소전극의 사이즈를 증가시킬 수 있으므로, 화소전극에 의해 형성되는 스토리지 캐패시턴스의 용량을 증가시킬 수 있다. In addition, since the common electrode of each pixel does not need to be separately connected, the size of the pixel electrode can be increased, thereby increasing the capacity of the storage capacitance formed by the pixel electrode.
액정표시장치, 리페어, 공통라인, 공통전극, 개구율 LCD, Repair, Common Line, Common Electrode, Opening Ratio
Description
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치 및 그 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a manufacturing method thereof.
정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.Due to the development of the information society, display devices capable of displaying information are actively being developed. The display device includes a liquid crystal display device, an organic electro-luminescence display device, a plasma display panel, and a field emission display device.
이 중에서, 액정표시장치는 경박 단소, 저 소비 전력 및 풀 컬러 동영상 구현과 같은 장점이 있어, 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다.Of these, liquid crystal display devices have advantages such as light weight, low power consumption, and full color video implementation, and are widely applied to mobile phones, navigation, monitors, and televisions.
액정표시장치는 액정 패널 상의 액정셀들의 광 투과율을 조절함으로써 비디오신호에 해당하는 영상을 표시한다. The liquid crystal display displays an image corresponding to a video signal by adjusting the light transmittance of the liquid crystal cells on the liquid crystal panel.
액정표시장치는 화소전극과 공통전극이 어레이기판에 형성되어 횡전계에 의 해 액정 분자를 변위시켜 영상을 표시하여 시야각을 향상시킬 수 있는 IPS 모드(in-plane switching mode)가 사용되고 있다.In the liquid crystal display device, an in-plane switching mode (IPS) mode is used in which a pixel electrode and a common electrode are formed on an array substrate to display an image by displacing liquid crystal molecules by a transverse electric field, thereby improving a viewing angle.
한편, 해상도를 향상시키기 위해서는 액정표시장치에 형성되는 금속 라인이나 전극의 두께와 피치(pitch)가 좁아지고 있다. 이러한 경우, 공정 중에 금속 라인 간에 쇼트나 금속 라인의 단선 등에 의한 불량이 발생되기 쉽다. On the other hand, in order to improve the resolution, the thickness and pitch of metal lines or electrodes formed in the liquid crystal display device are narrowed. In such a case, a defect is likely to occur due to a short between the metal lines or disconnection of the metal lines during the process.
이러한 문제를 해결하기 위해 리페어(repair) 기술이 이용되고 있다. Repair technology is used to solve this problem.
도 1은 종래의 액정표시장치의 리페어 구조를 도시한 도면이다.1 is a diagram illustrating a repair structure of a conventional liquid crystal display.
도 1에 도시한 바와 같이, 게이트라인과 데이터라인의 교차 영역에서 적어도 교차 영역을 초과하여 데이터라인과 오버랩되도록 리페어 패턴이 형성된다. 아울러, 교차 영역의 게이트 라인에는 게이트 홀이 적어도 교차 영역을 초과하도록 형성된다. 이러한 게이트 홀에 의해 교차 영역에서 게이트라인으로 두 영역으로 분리될 수 있다. As shown in FIG. 1, a repair pattern is formed to overlap the data line at least more than the intersection area in the intersection area of the gate line and the data line. In addition, a gate hole is formed in the gate line of the crossing region so as to at least exceed the crossing region. The gate hole may be divided into two regions from the crossing region to the gate line.
리페어 패턴은 화소에 배치된 화소전극과 동일한 물질로 형성될 수 있다.The repair pattern may be formed of the same material as the pixel electrode disposed on the pixel.
게이트라인의 두께로 인해 교차 영역에서 데이터라인이 단선될 수 있다. 이러한 경우, 레이저를 리페어 패턴의 두지점에 조사하여 데이터라인 하부에 형성된 게이트절연막을 녹여 리페어패턴이 각각 데이터라인의 두 지점과 연결되도록 한다. 이에 따라, 데이터라인이 단선되더라도 데이터라인으로 공급된 신호가 리페어패턴을 경유하여 흐를 수 있으므로, 단선 불량을 방지할 수 있다.Due to the thickness of the gate line, the data line may be disconnected at the crossing area. In this case, the laser is irradiated to two points of the repair pattern to melt the gate insulating film formed under the data line so that the repair pattern is connected to the two points of the data line, respectively. Accordingly, even when the data line is disconnected, a signal supplied to the data line may flow through the repair pattern, thereby preventing a disconnection failure.
게이트절연막의 두께로 인해 게이트라인과 데이터라인이 교차 영역에서 쇼트될 수 있다. 이러한 경우, 데이터라인과 쇼트된 게이트라인의 영역(예컨대, 제1 영 역)을 중심으로 데이터라인의 양측의 게이트라인의 영역을 단선시킨다. 이에 따라, 제1 영역의 양측이 게이트라인과 단선됨에 따라 데이터라인과 게이트라인의 쇼트는 해제되고, 게이트라인으로 공급된 신호는 제2 영역을 경유하여 흐르게 된다.Due to the thickness of the gate insulating layer, the gate line and the data line may be shorted at the intersection area. In this case, the area of the gate line on both sides of the data line is disconnected with respect to the area of the data line and the shorted gate line (for example, the first region). Accordingly, as both sides of the first region are disconnected from the gate line, the short of the data line and the gate line is released, and the signal supplied to the gate line flows through the second region.
이와 같은 종래의 액정표시장치는 데이터라인과 오버랩되도록 리페어 패턴이 형성됨에 따라, 리페어 패턴과 동일한 물질로 이루어진 화소전극이 리페어 패턴과의 쇼트를 방지하기 위해 설계 마진의 범위로 이격되어야 한다. In the conventional liquid crystal display, as the repair pattern is formed to overlap the data line, the pixel electrode made of the same material as the repair pattern should be spaced apart within the design margin to prevent short circuit with the repair pattern.
한편, 종래의 액정표시장치는 화소에 화소전극과 동일한 물질로 형성된 공통전극이 배치되고, 각 화소의 공통전극이 연결패턴에 의해 연결될 수 있다. In the conventional liquid crystal display, a common electrode formed of the same material as a pixel electrode is disposed on a pixel, and the common electrode of each pixel may be connected by a connection pattern.
따라서, 종래의 액정표시장치는 연결패턴이 화소전극 또는 공통전극이 서로 전기적으로 쇼트되는 것을 방지하기 위해서 연결패턴과 화소전극 또는 공통전극 사이에는 설계된 마진 범위로 이격되어야 한다. 이에 따라, 화소전극 또는 공통전극의 사이즈가 작아지게 되어 결국 화소의 사이즈가 작아지게 되어 개구율이 감소되는 문제가 있다. Accordingly, the liquid crystal display of the related art should be spaced apart from the connection pattern and the pixel electrode or the common electrode in a designed margin range in order to prevent the pixel electrode or the common electrode from being electrically shorted to each other. Accordingly, there is a problem that the size of the pixel electrode or the common electrode is reduced, and thus the size of the pixel is reduced, thereby reducing the aperture ratio.
또한, 종래의 액정표시장치는 화소의 사이즈가 감소됨에 따라 화소전극의 사이즈 또한 감소되게 되어, 화소전극에 의해 형성되는 스토리지 캐패시턴스의 용량도 줄어들게 되는 문제가 있다.In addition, in the conventional liquid crystal display, as the size of the pixel is reduced, the size of the pixel electrode is also reduced, thereby reducing the capacity of the storage capacitance formed by the pixel electrode.
아울러, 종래의 액정표시장치는 교차 영역에 형성된 게이트라인의 게이트 홀에 의해 교차 영역의 게이트라인의 저항이 증가하여 신호가 지연되는 문제가 있다. In addition, the conventional liquid crystal display has a problem in that a signal is delayed due to an increase in resistance of the gate line in the cross region due to the gate hole of the gate line formed in the cross region.
따라서, 본 발명은 공통전극으로 리페어 전극도 겸하도록 하여 개구율을 향상시키고 스토리지 캐패시턴스의 용량을 증가시킬 수 있는 액정표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can improve the aperture ratio and increase the capacitance of the storage capacitance by serving as a repair electrode as a common electrode.
또한, 본 발명의 다른 목적은 교차 영역의 게이트라인에 게이트 홀을 형성하지 않도록 하여 신호 지연을 방지할 수 있는 액정표시장치 및 그 제조 방법을 제공함에 있다. Another object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can prevent a signal delay by not forming a gate hole in a gate line of an intersection region.
본 발명의 제1 실시예에 따르면, 액정표시장치는, 매트릭스로 배열된 다수의 화소들을 포함하고, 상기 각 화소는, 게이트라인; 상기 게이트라인에 교차하는 데이터라인; 상기 게이트라인과 상기 데이터라인과 연결된 박막트랜지스터; 상기 박막트랜지스터에 연결된 화소전극; 상기 화소전극에 인접하여 배치된 공통전극; 및 상기 공통전극에 연결되고 상기 게이트라인과 상기 데이터라인에 인접하여 배치된 공통라인을 포함하고, 상기 게이트라인과 상기 데이터라인의 교차 영역 주변에는 상기 데이터라인에 오버랩되도록 배치되고 인접하는 화소들의 공통전극에 연결된 연결패턴이 배치된다.According to a first embodiment of the present invention, a liquid crystal display device includes a plurality of pixels arranged in a matrix, each pixel comprising: a gate line; A data line crossing the gate line; A thin film transistor connected to the gate line and the data line; A pixel electrode connected to the thin film transistor; A common electrode disposed adjacent to the pixel electrode; And a common line connected to the common electrode and disposed adjacent to the gate line and the data line, wherein the common line is disposed to overlap the data line around an intersection area of the gate line and the data line. A connection pattern connected to the electrode is disposed.
본 발명의 제2 실시예에 따르면, 액정표시장치의 제조 방법은, 기판 상에 게이트라인, 공통라인 및 콘택 패드를 형성하는 단계; 상기 게이트라인, 상기 공통라인 및 상기 콘택 패드를 포함하는 상기 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트라인에 대응하는 상기 게이트절연막 상에 반도체층을 형성하는 단계; 상기 반도체층을 포함하는 상기 기판 상에 데이터라인 및 소오스/드레인전극을 형 성하는 단계; 상기 데이터라인 및 상기 소오스/드레인전극을 포함하는 기판 상에 제1 및 제2 콘택홀을 갖는 보호막을 형성하는 단계; 및 상기 보호막 상에 화소전극, 공통전극 및 연결패턴을 형성하는 단계를 포함하고, 상기 연결패턴은 상기 게이트라인과 상기 데이터라인의 교차 영역 주변에서 상기 데이터라인에 오버랩되도록 배치되고 인접하는 화소들의 공통전극에 연결된다.According to a second embodiment of the present invention, a method of manufacturing a liquid crystal display includes: forming a gate line, a common line, and a contact pad on a substrate; Forming a gate insulating film on the substrate including the gate line, the common line, and the contact pad; Forming a semiconductor layer on the gate insulating layer corresponding to the gate line; Forming a data line and a source / drain electrode on the substrate including the semiconductor layer; Forming a passivation layer having first and second contact holes on a substrate including the data line and the source / drain electrodes; And forming a pixel electrode, a common electrode, and a connection pattern on the passivation layer, wherein the connection pattern is disposed to overlap the data line around an intersection area of the gate line and the data line and is common to adjacent pixels. Connected to the electrode.
따라서, 본 발명은 리페어 기능을 갖는 연결패턴을 각 화소의 공통전극에 일체로 연결함으로써, 연결패턴에 의해 공통전극의 기능과 리페어 기능을 모두 구현할 수 있다.Accordingly, in the present invention, by connecting the connection pattern having the repair function to the common electrode of each pixel integrally, both the function and the repair function of the common electrode can be realized by the connection pattern.
또한, 본 발명은 각 화소의 공통전극을 별도로 연결할 필요가 없으므로, 화소전극 또는 공통전극의 사이즈를 증가시킬 수 있어 개구율이 향상될 수 있다.In addition, the present invention does not need to connect the common electrode of each pixel separately, so that the size of the pixel electrode or the common electrode can be increased, and the aperture ratio can be improved.
아울러, 본 발명은 각 화소의 공통전극을 별도로 연결할 필요가 없으므로, 화소전극의 사이즈를 증가시킬 수 있으므로, 화소전극에 의해 형성되는 스토리지 캐패시턴스의 용량을 증가시킬 수 있다. In addition, since the common electrode of each pixel does not need to be separately connected, the size of the pixel electrode can be increased, thereby increasing the capacity of the storage capacitance formed by the pixel electrode.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 액정표시장치를 도시한 평면도이고, 도 3은 도 2의 I-I' 라인과 II-II' 라인을 따라 절단한 단면도이다.FIG. 2 is a plan view illustrating a liquid crystal display according to the present invention, and FIG. 3 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 2.
도 2 및 도 3을 참조하면, 액정표시장치는 영상을 표시하기 위한 다수의 화소들(P1 내지 P4)이 매트릭스로 배열된다. 2 and 3, in the liquid crystal display, a plurality of pixels P1 to P4 for displaying an image are arranged in a matrix.
각 화소(P1 내지 P4)는 적어도 제1 및 제2 도메인(D1, D2)을 포함한다. 제1 및 제2 도메인(D1, D2)은 서로 다른 방향의 횡전계가 형성될 수 있다. 예를 들어, 제1 및 제2 도메인(D1, D2)에는 서로 대칭 방향의 횡전계가 형성될 수 있다. 이에 따라, 제1 및 제2 도메인(D1, D2)에 각각 배치된 액정들은 횡전계에 의해 서로 다른 방향으로 배향할 수 있어, 시야각을 더욱 확대할 수 있다. Each pixel P1 to P4 includes at least first and second domains D1 and D2. Transverse electric fields of different directions may be formed in the first and second domains D1 and D2. For example, transverse electric fields in symmetrical directions may be formed in the first and second domains D1 and D2. Accordingly, the liquid crystals disposed in the first and second domains D1 and D2 may be aligned in different directions by the transverse electric field, thereby further expanding the viewing angle.
각 화소(P1 내지 P4)는 기판(1) 상에 서로 교차하는 게이트라인(3)과 데이터라인(17, 19)에 의해 정의될 수 있다. 즉, 게이트라인(3)은 제1 방향을 따라 배치되고, 데이터라인(17, 19)은 제1 방향에 수직인 제2 방향을 따라 배치될 수 있다. Each pixel P1 to P4 may be defined by the
본 발명에서는 게이트라인(3)과 데이터라인(17, 19)이 서로 수직으로 교차하는 것으로 한정하고 있지만, 게이트라인(3)과 데이터라인(17, 19)은 반드시 수직으로 교차하지 않을 수도 있다. In the present invention, the
게이트라인(3)과 데이터라인(17, 19)은 그 사이에 개재된 게이트절연막(9)에 의해 서로 절연된다.The
게이트라인(3)과 데이터라인(17, 19)에 인접하여 공통라인(5, 5')이 배치된다. 각 화소(P1 내지 P4)에 배치된 공통라인(5, 5')은 게이트라인(3)에 평행한 제1 방향을 따라 공통 링크라인(5a)에 의해 서로 전기적으로 연결될 수 있다. 공통 링크라인은 각 화소(P1 내지 P4)에 배치된 공통라인(5, 5') 사이에 적어도 하나 이상 배치될 수 있다.
예를 들어, 도 4에 도시한 바와 같이, 공통라인(5, 5')은 제1 화소(P1)를 정의하기 위한 게이트라인(3)과 데이터라인(17)에 인접하여 'ㄷ'자 형상으로 배치되 고, 제3 화소(P3)를 정의하기 위한 게이트라인(3)과 데이터라인(19)에 인접하여 'ㄷ'자 형상으로 배치될 수 있다. For example, as shown in FIG. 4, the
제3 화소(P3)에 배치된 공통라인으로부터 제1 화소(P1)로 연장되어 콘택 패드(7)가 배치될 수 있다. 마찬가지로, 제 4 화소(P4)에 배치된 공통라인으로부터 제2 화소(P2)로 연장되어 콘택 패드(7')가 배치될 수 있다.The
콘택 패드(7, 7')는 후술한 공통전극(25, 27)과 전기적으로 연결될 수 있다. 콘택 패드(7, 7')는 개구율 저하를 방지하기 위해 제1 및 제2 도메인(D1, D2) 사이의 경계 영역에 배치될 수 있다. 따라서, 공통라인(5, 5')으로 공급된 공통전압이 공통전극(25, 27)으로 인가될 수 있다. The
공통라인(5, 5')은 게이트라인(3)과 동일한 재질로 동일한 층에 형성될 수 있다. The
공통전극(25, 27)은 절연막, 즉 게이트절연막(9)과 보호막을 사이에 두고 화소전극(23)과 오버랩되어 스토리지 캐패시턴스가 형성될 수 있다. The
제1 및 제2 도메인(D1, D2)의 경계 영역에는 액정 분자의 배향이 흐트러지는 전경영역(disclination region)이 형성되어, 액정이 구동되지 않는다. 이로써, 제1 및 제2 도메인(D1, D2)의 경계 영역은 광이 투과되지 않는 비투과 영역, 즉 데드(dead) 영역이으로 존재한다. 이로써, 상기 각 화소(P1 내지 P4)의 데드 영역에 콘택 패드(7, 7')를 배치함에 따라 개구율이 저하되는 것을 방지할 수 있다.In the boundary regions of the first and second domains D1 and D2, a disclination region in which the alignment of the liquid crystal molecules is disturbed is formed, and thus the liquid crystal is not driven. Accordingly, the boundary regions of the first and second domains D1 and D2 exist as non-transmissive regions, that is, dead regions where light is not transmitted. As a result, as the
또한, 제3 화소(P3)를 정의하기 위한 데이터라인(19)에 인접한 제1 화소(P1)에는 공통라인(5)을 배치하지 않음으로써, 제1 화소(P1)의 개구율이 증가될 수 있 다. 이와 같이, 각 화소(P1 내지 P4)를 배치함으로써, 액정표시장치의 전체 개구율이 현저히 향상될 수 있다.In addition, since the
공통라인(5, 5'), 콘택 패드(7, 7') 및 공통 링크라인은 일체로 형성될 수 있다. The
각 화소(P1 내지 P4)에는 박막트랜지스터(15)가 배치된다. 박막트랜지스터(15)는 게이트전극, 반도체층(11) 및 소오스/드레인전극(13a, 13b)을 포함한다. The
게이트전극은 게이트라인(3)과 일체로 형성될 수 있다. 반도체층(11)은 게이트전극에 대응하는 게이트절연막(9) 상에 배치될 수 있다. 소오스전극(13a)과 드레인전극(13b)은 서로 이격되어 배치될 수 있다. 소오스전극(13a)은 데이터라인(17)과 일체로 형성될 수 있다.The gate electrode may be integrally formed with the
따라서, 게이트라인(3)으로 공급된 게이트전극에 의해 박막트랜지스터(15)가 턴온될 때, 데이터라인(17)으로 공급된 데이터 전압이 박막트랜지스터(15)를 경유하여 인가될 수 있다. Therefore, when the
도 2에서는 박막트랜지스터(15)의 전기적 특성을 향상시키기 위해, 박막트랜지스터(15)의 채널폭을 증가시키기 위해 소오스전극(13a)의 에지 영역을 U자 형상으로 형성하는 것을 도시하였으나, 이에 한정되는 것은 아니다. In FIG. 2, to improve the electrical characteristics of the
박막트랜지스터(15)를 포함하는 기판(1) 상에는 보호막이 형성된다. 보호막은 박막트랜지스터(15)의 드레인전극(13b)이 노출되도록 형성된 제1 콘택홀(31)과 콘택 패드(7, 7')가 노출되도록 형성된 제2 콘택홀(33a, 33b)을 갖는다. A protective film is formed on the
각 화소(P1 내지 P4)의 보호막 (21)상에는 화소전극(23)과 공통전극(25, 27) 이 서로 마주보도록 배치된다. 화소전극(23)과 공통전극(25, 27) 각각은 데이터라인(17, 19)에 평행하도록 배치될 수 있다.On the
제1 도메인에는 화소전극 바들(23a)이 화소전극(23)으로부터 우측 및 상측의 대각선 방향으로 연장 형성되고, 제2 도메인에는 화소전극 바들(23a)이 화소전극(23)으로부터 우측 및 하측의 대각선 방향으로 연장 형성될 수 있다. 따라서, 제1 및 제2 도메인 각각의 화소전극 바들(23a)은 제1 및 제2 도메인을 기준으로 서로 대칭적으로 형성될 수 있다.Pixel electrode bars 23a are formed in the first domain in the diagonal directions of the right and the upper sides of the
제1 도메인에는 공통전극 바들(25a, 27a)이 공통전극(25, 27)으로부터 좌측 및 하측의 대각선 방향으로 연장 형성되고, 제2 도메인에는 공통전극 바들(25a, 27a)이 공통전극(25, 27)으로부터 좌측 및 상측의 대각선 방향으로 연장 형성될 수 있다. 따라서, 제1 및 제2 도메인 각각의 공통전극 바들(25a, 27a)은 제1 및 제2 도메인을 기준으로 서로 대칭적으로 형성될 수 있다.Common electrode bars 25a and 27a extend in the left and lower diagonal directions from the
또한, 제1 및 제2 도메인의 경계 영역에는 공통전극(25, 27)으로부터 수직인 방향으로 연장되어 공통전극 바들(25a, 27a)이 형성될 수 있다. In addition, the
화소전극(23)은 박막트랜지스터(15)의 드레인전극(13b)과 전기적으로 연결되고, 공통전극(25, 27)은 콘택 패드(7, 7')와 전기적으로 연결될 수 있다. The
각 화소(P1 내지 P4)에 배치된 공통전극(25, 27)은 데이터라인(17, 19)에 평행한 제2 방향으로 따라 연결패턴(29)에 의해 서로 연결될 수 있다. The
도 5에 도시한 바와 같이, 연결패턴(29)은 게이트라인(3)에 인접하는 화소들(P1 및 P2 사이 또는 P3 및 P4 사이) 사이의 영역에 배치된 데이터라인(19)에 오 버랩되도록 형성되는 한편, 양측은 인접하는 화소들(P1 및 P2 사이 또는 P3 및 P4 사이) 각각에 배치된 공통전극(25, 27)에 전기적으로 연결된다. As shown in FIG. 5, the
연결패턴(29)은 게이트라인(3)과 교차하는 데이터라인(19) 상에 형성되며, 게이트라인(3)의 폭의 5배 내지 10배의 길이를 가지고 데이터라인(19) 상에 오버랩되도록 형성될 수 있다.The
따라서, 각 화소(P1 내지 P4)의 공통전극(25, 27)과 연결패턴(29)은 일체로 형성될 수 있다. 아울러, 데이터라인(17, 19)에 평행한 제2 방향을 따라 배치된 화소들(P1 및 P2 또는 P3 및 P4) 각각에 배치된 공통전극(25, 27)은 연결패턴(29)에 의해 전기적으로 연결될 수 있다. Therefore, the
연결패턴(29)은 평상시에는 인접하는 화소들(P1 내지 P4) 각각에 배치된 공통전극(25, 27)을 연결하여, 각 화소(P1 내지 P4) 간에 등전위의 공통전압이 유지되도록 하는 한편, 라인 불량 등으로 인해 리페어가 필요할 경우에는 리페어 패턴으로 사용될 수 있다. 예를 들어, 라인 불량은 게이트라인(3)과 데이터라인(17, 19)의 쇼트나 게이트라인(3)과 데이터라인(17, 19)의 교차 영역에서 데이터라인(17, 19)의 단선일 수 있다. The
예를 들어, 게이트라인(3)과 데이터라인(19)이 쇼트되는 경우, 게이트라인(3)과 데이터라인(19)의 교차 영역에서 게이트라인(3)의 양측에 있는 데이터라인(19)을 각각 레이저를 이용하여 절단하고, 인접하는 화소들(P1 및 P2 또는 P3 및 P4)에 각각 배치된 공통전극(25, 27)과 연결패턴(29) 사이를 각각 레이저를 이용하여 절단한 다음, 레이저를 이용하여 게이트 패턴 양측의 연결패턴(29) 하부의 보호 막을 각각 녹여 연결패턴(29)이 데이터라인(19)과 전기적으로 연결되도록 한다. 이러한 경우, 데이터라인(19)으로 공급된 데이터 전압은 게이트라인(3)이 위치된 연결패턴(29)을 경유하여 다시 데이터라인(19)으로 인가될 수 있다.For example, when the
데이터라인(19)의 단선이 발생하는 경우, 인접하는 화소들(P1 및 P2 또는 P3 및 P4)에 각각 배치된 공통전극(25, 27)과 연결패턴(29) 사이를 각각 레이저를 이용하여 절단한 다음, 레이저를 이용하여 게이트 패턴 양측의 연결패턴(29) 하부의 보호막을 각각 녹여 연결패턴(29)이 데이터라인(19)과 전기적으로 연결되도록 한다. 이러한 경우, 데이터라인(19)으로 공급된 데이터 전압은 게이트라인(3)이 위치된 연결패턴(29)을 경유하여 다시 데이터라인(19)으로 인가될 수 있다.When disconnection of the
화소전극(23), 화소전극 바들(23a), 공통전극(25, 27), 공통전극 바들(25a, 27a) 및 연결패턴(29)은 광을 투과할 수 있는 ITO 또는 IZO로 이루어질 수 있다.The
본 발명은 게이트라인(3)에 평행한 제1 방향을 따라 배치된 각 화소(P1 및 P3 또는 P2 및 P4)에 공통라인(5, 5')을 배치하고, 각 화소(P1 및 P3 또는 P2 및 P4)의 공통라인(5, 5') 사이는 공통 링크라인으로 연결하며, 데이터라인(17, 19)에 평행한 제2 방향을 따라 배치된 각 화소(P1 및 P2 또는 P3 및 P4)에 공통전극(25, 27)을 배치하고, 각 화소(P1 및 P2 또는 P3 및 P4)의 공통전극(25, 27) 사이는 연결패턴(29)으로 연결함으로써, 각 화소(P1 내지 P4)의 공통전압이 등전위로 유지될 수 있다.According to the present invention, the
또한, 본 발명은 데이터라인(17, 19)에 평행한 제2 방향을 따라 배치된 각 화소(P1 및 P2 또는 P3 및 P4)의 공통전극(25, 27) 사이의 데이터라인(17, 19) 상 에 연결패턴(29)을 형성함으로써, 라인 단선 발생시 리페어를 수행할 수 있다.In addition, the present invention also provides
그러므로, 본 발명은 공통라인(5, 5')과 공통전극(25, 27)에 의해 메시(mesh) 구조를 형성하는 동시에, 연결패턴(29)을 이용하여 리페어 기능을 수행할 수 있다. Therefore, in the present invention, a mesh structure is formed by the
또한, 본 발명은 종래에 리페어 패턴과 공통전극을 연결하는 연결패턴을 별도로 배치하는 것에 비해 이러한 리페어 패턴과 연결패턴을 각 화소(P1 및 P2 또는 P3 및 P4)의 공통전극(25, 27)과 연결된 연결패턴(29)을 데이터라인(17, 19) 상에 국부적으로 오버랩되도록 함으로써, 종래의 연결패턴이 필요없게 되어 화소의 사이즈가 증가되어 개구율이 증가되고, 이에 따라 공통전극(25, 27)과 화소전극(23)의 오버랩 면적을 증가시켜 스토리지 캐패시턴스의 용량을 증가시킬 수 있다.In addition, the present invention compares the repair pattern and the connection pattern with the
도 6a 내지 도 6d는 본 발명에 따른 액정표시장치의 제조 공정을 도시한 공정도이다.6A through 6D are process diagrams illustrating a manufacturing process of a liquid crystal display according to the present invention.
도 6a에 도시한 바와 같이, 기판(1) 상에 게이트라인(3), 공통라인(5), 콘택 패드(7) 및 공통 링크라인을 형성한다. As shown in FIG. 6A, a
게이트라인(3), 공통라인(5), 콘택 패드(7) 및 공통 링크라인은 동일한 물질로 동일한 공정에 의해 형성될 수 있다.The
공통라인(5), 콘택 패드(7) 및 공통 링크라인은 일체로 형성될 수 있다.The
공통라인(5)은 각 화소(P1 내지 P4)에 'ㄷ'자 형상으로 형성될 수 있다. 공통 링크라인은 각 화소(P1 및 P3 또는 P2 및 P4)의 공통라인(5)을 전기적으로 연결시켜 준다.The
도 6b에 도시한 바와 같이, 게이트라인(3), 공통라인(5), 콘택 패드(7) 및 공통 링크라인을 포함하는 기판(1) 상에 게이트절연막(9)을 형성한다.As shown in FIG. 6B, a
이어서, 게이트라인(3)에 대응하는 게이트절연막(9) 상에 반도체층(11)을 형성한다.Next, the
반도체층(11)을 포함하는 기판(1) 상에 데이터라인(17, 19) 및 소오스/드레인전극(13a, 13b)을 형성한다.The data lines 17 and 19 and the source /
데이터라인(17, 19)과 소오스/드레인전극(13a, 13b)은 동일한 물질로 동일한 공정에 의해 형성될 수 있다. 데이터라인(17, 19)과 소오스전극(13a)은 일체로 형성될 수 있다. 드레인전극(13b)은 소오스전극(13a)으로부터 이격되어 형성된다. 소오스/드레인전극(13a, 13b)은 반도체층(11)과 국부적으로 오버랩되도록 형성될 수 있다.The data lines 17 and 19 and the source /
따라서, 게이트라인(3), 반도체층(11) 및 소오스/드레인전극(13a, 13b)에 의해 박막트랜지스터(15)가 형성될 수 있다. Accordingly, the
도 6c에 도시한 바와 같이, 데이터라인(17, 19) 및 소오스/드레인전극(13a, 13b)을 포함하는 기판(1) 상에 보호막을 형성한다. 보호막은 드레인전극(13b)이 노출되도록 형성된 제1 콘택홀(31)과 콘택 패드(7)가 노출되도록 형성된 제2 콘택홀(33a, 33b)을 포함할 수 있다.As shown in FIG. 6C, a protective film is formed on the
도 6d에 도시한 바와 같이, 보호막 (21)상에 화소전극(23), 화소전극 바들(23a), 공통전극(25, 27), 공통전극 바들(25a, 27a) 및 연결패턴(29)을 형성한다.As shown in FIG. 6D, the
화소전극(23), 화소전극 바들(23a), 공통전극(25, 27), 공통전극 바들(25a, 27a) 및 연결패턴(29)은 동일한 물질로 동일한 공정에 의해 형성될 수 있다.The
화소전극(23)과 공통전극(25, 27)은 서로 마주보도록 형성될 수 있다. 화소전극 바들(23a)은 화소전극(23)으로부터 연장되어 형성되고, 공통전극 바들(25a, 27a)은 공통전극(25, 27)으로부터 연장되어 형성될 수 있다. The
화소전극(23)과 공통전극(25, 27)은 데이터라인(17, 19)에 평행하도록 형성될 수 있다.The
화소(P1 내지 P4)는 제1 및 제2 도메인을 포함한다. The pixels P1 to P4 include first and second domains.
제1 도메인의 화소전극 바들(23a)은 우측 및 상측의 대각선 방향으로 연장되도록 형성되고, 제2 도메인의 화소전극 바들(23a)은 우측 및 하측의 대각선 방향으로 연장되도록 형성될 수 있다. The pixel electrode bars 23a of the first domain may be formed to extend in the diagonal directions of the right and upper sides, and the pixel electrode bars 23a of the second domain may be formed to extend in the diagonal directions of the right and lower sides.
제1 도메인의 공통전극 바들(25a, 27a)은 좌측 및 하측의 대각선 방향으로 연장되도록 형성되고, 제2 도메인의 공통전극 바들(25a, 27a)은 좌측 및 상측의 대각선 방향으로 연장되로록 형성될 수 있다.The
화소전극 바들(23a)과 공통전극 바들(25a, 27a)은 서로 교대로 형성될 수 있다.The pixel electrode bars 23a and the
따라서, 제1 및 제2 도메인의 경계 영역에서 제1 도메인의 화소전극 바들(23a)과 제2 도메인의 화소전극 바들(23a)은 서로 대칭적으로 형성될 수 있다. 또한, 제1 및 제2 도메인의 경계 영역에서 제1 도메인의 공통전극 바들(25a, 27a)과 제2 도메인의 공통전극 바들(25a, 27a)은 서로 대칭적으로 형성될 수 있다.Accordingly, the pixel electrode bars 23a of the first domain and the pixel electrode bars 23a of the second domain may be symmetrically formed in the boundary regions of the first and second domains. In addition, the
이와 같이, 제1 도메인에 형성된 화소전극 바들(23a) 및 공통전극 바들(25a, 27a)과 제2 도메인에 형성된 화소전극 바들(23a) 및 공통전극 바들(25a, 27a)이 제1 및 제2 도메인의 경계 영역에서 서로 대칭됨에 따라, 시야각을 더욱 더 넓힐 수 있다.As such, the pixel electrode bars 23a and the
화소전극(23)은 제1 콘택홀(31)을 통해 드레인전극(13b)에 전기적으로 연결되고, 공통전극(25, 27)은 제2 콘택홀(33a, 33b)을 통해 콘택 패드(7)에 전기적으로 연결될 수 있다.The
공통전극(25, 27), 공통전극 바들(25a, 27a) 및 연결패턴(29)은 일체로 형성될 수 있다.The
연결패턴(29)은 게이트라인(3)과 데이터라인(19)의 교차 영역에서 데이터라인(19)에 오버랩되도록 형성될 수 있다. 더욱 상세하게는 연결패턴(29)은 교차 영역의 데이터라인(19)과 교차 영역에 인접한 데이터라인(19)에 오버랩되도록 배치될 수 있다. 따라서, 연결패턴(29)의 길이는 게이트라인(3)의 폭의 5배 내지 10배의 범위를 가질 수 있다.The
이와 같이, 연결패턴(29)이 교차 영역과 교차 영역에 인접한 데이터라인(19)에 오버랩되도록 형성되는 한편, 양측이 게이트라인(3)에 의해 분리된 제1 및 제2 화소(P1 및 P2)에 배치된 공통전극(25, 27)에 전기적으로 연결됨에 따라, 공통전극으로서의 기능뿐만 아니라 리페어 기능까지 구현될 수 있다. As such, the first and second pixels P1 and P2 are formed such that the
따라서, 제1 및 제2 화소(P1 및 P2)의 각 공통전극(25, 27)으로 연결하는 연결패턴(29)과 리페어를 위해 교차 영역에 배치된 리페어 패턴을 개별적으로 형성함 에 따라 발생된 개구율의 저하와 스토리지 캐패시턴스의 용량 저하를 방지할 수 있다. Therefore, the
도 1은 종래의 액정표시장치의 리페어 구조를 도시한 도면이다.1 is a diagram illustrating a repair structure of a conventional liquid crystal display.
도 2는 본 발명에 따른 액정표시장치를 도시한 평면도이다.2 is a plan view illustrating a liquid crystal display according to the present invention.
도 3은 도 2의 I-I' 라인과 II-II' 라인을 따라 절단한 단면도이다.3 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 2.
도 4는 도 2에서 공통라인의 구조를 도시한 도면이다.FIG. 4 is a diagram illustrating a structure of a common line in FIG. 2.
도 5는 도 2에서 화소전극, 공통전극 및 연결패턴의 구조를 도시한 도면이다.FIG. 5 is a diagram illustrating the structure of a pixel electrode, a common electrode, and a connection pattern in FIG. 2.
도 6a 내지 도 6d는 본 발명에 따른 액정표시장치의 제조 공정을 도시한 공정도이다.6A through 6D are process diagrams illustrating a manufacturing process of a liquid crystal display according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1: 기판 3: 게이트라인1: substrate 3: gate line
5, 5': 공통라인 7, 7': 콘택 패드5, 5 ':
9: 게이트절연막 11: 반도체층9: gate insulating film 11: semiconductor layer
13a: 소오스전극 13b: 드레인전극13a:
15: 박막트랜지스터 17, 19: 데이터라인15:
21: 보호막 23: 화소전극21: protective film 23: pixel electrode
23a: 화소전극 바들 25, 27: 공통전극23a: pixel electrode bars 25 and 27: common electrode
25a, 27a: 공통전극 바들 29: 연결패턴25a and 27a: common electrode bars 29: connection pattern
31: 제1 콘택홀 33a, 33b: 제2 콘택홀31:
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080046965A KR101330436B1 (en) | 2008-05-21 | 2008-05-21 | Liquid crystal display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080046965A KR101330436B1 (en) | 2008-05-21 | 2008-05-21 | Liquid crystal display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090120913A KR20090120913A (en) | 2009-11-25 |
KR101330436B1 true KR101330436B1 (en) | 2013-11-15 |
Family
ID=41604087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080046965A KR101330436B1 (en) | 2008-05-21 | 2008-05-21 | Liquid crystal display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101330436B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101586860B1 (en) * | 2009-12-23 | 2016-01-20 | 엘지디스플레이 주식회사 | Array Substrate for Liquid Crystal Display Device and Manufacturing Method of the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020017437A (en) * | 2000-08-30 | 2002-03-07 | 구본준, 론 위라하디락사 | In-plane switching mode liquid crystal display device and method for manufacturing the same |
KR20040061594A (en) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device of in-plane switching |
KR20050034953A (en) * | 2003-10-10 | 2005-04-15 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device |
KR20070072129A (en) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device having multi-domains |
-
2008
- 2008-05-21 KR KR1020080046965A patent/KR101330436B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020017437A (en) * | 2000-08-30 | 2002-03-07 | 구본준, 론 위라하디락사 | In-plane switching mode liquid crystal display device and method for manufacturing the same |
KR20040061594A (en) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device of in-plane switching |
KR20050034953A (en) * | 2003-10-10 | 2005-04-15 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device |
KR20070072129A (en) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device having multi-domains |
Also Published As
Publication number | Publication date |
---|---|
KR20090120913A (en) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100730495B1 (en) | IPS mode Liquid crystal display device and method for fabricating the same | |
KR102007833B1 (en) | Array substrate for fringe field switching mode liquid crystal display device | |
US9601072B2 (en) | Liquid crystal display device of increased holding capacitance | |
KR20140084601A (en) | Array substrate for display device | |
KR101254828B1 (en) | Liquid crystal display device | |
JP2011191791A (en) | Defect correcting method for liquid crystal display device | |
JP2005148534A (en) | Liquid crystal display device | |
KR101634635B1 (en) | Display | |
US7843543B2 (en) | Liquid crystal display device | |
KR20120092994A (en) | Liquid crystal display and method for manufacturing the same | |
JPWO2006054386A1 (en) | Active matrix substrate and display device | |
US9419017B2 (en) | Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate | |
KR20070113602A (en) | Liquid crystal display and fabricating method thereof | |
US20210183286A1 (en) | Display device | |
US20100171896A1 (en) | Liquid crystal display device and electronic apparatus | |
JP2008262006A (en) | Active matrix substrate and liquid crystal panel | |
KR20070014668A (en) | In-plane switching liquid crystal display device and the fabrication method | |
JP2005084180A (en) | Ips mode liquid crystal display corresponding to large-sized pixel | |
KR20080022716A (en) | Thin film transistor substrate and liquid crystal display having the same | |
KR20040047400A (en) | In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same | |
KR101330436B1 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20080000202A (en) | Display substrate and display panel having the same | |
KR20130102864A (en) | Narrow bezel type liquid crystal display device | |
US7480431B2 (en) | Thin film transistor array substrate and liquid crystal display devices | |
KR20070028629A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 7 |