KR20040058971A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20040058971A
KR20040058971A KR1020020085493A KR20020085493A KR20040058971A KR 20040058971 A KR20040058971 A KR 20040058971A KR 1020020085493 A KR1020020085493 A KR 1020020085493A KR 20020085493 A KR20020085493 A KR 20020085493A KR 20040058971 A KR20040058971 A KR 20040058971A
Authority
KR
South Korea
Prior art keywords
forming
layer
copper
porous insulating
diffusion barrier
Prior art date
Application number
KR1020020085493A
Other languages
English (en)
Other versions
KR100475532B1 (ko
Inventor
조일현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085493A priority Critical patent/KR100475532B1/ko
Publication of KR20040058971A publication Critical patent/KR20040058971A/ko
Application granted granted Critical
Publication of KR100475532B1 publication Critical patent/KR100475532B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 다공성 절연막을 형성하는 단계와, 확산 방지 물질의 시약이 용해된 용액을 상기 다공성 절연막의 소정 영역의 기공을 통해 침투시켜 확산 방지막을 형성하는 단계와, 구리 시약이 용해된 용액을 상기 다공성 절연막의 소정 영역의 기공을 통해 침투시켜 구리층을 형성한 후 열처리 공정을 실시하는 단계를 포함하여 이루어지되, 상기 단계를 반복하여 원하는 구조의 배선을 형성하는 것을 특징으로 하여, 식각 공정 및 연마 공정을 실시하지 않고 절연막과 구리 배선을 동시에 형성할 수 있어 공정 수를 줄일 수 있으며, 듀얼 다마신 공정을 위해 필수적인 식각 정지막을 사용하지 않기 때문에 식각 정지막에 의한 유전율 증가를 방지할 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 다공성 저유전 절연막의 소정 영역에 확산 방지 물질이 용해된 용액 및 구리 시약이 용해된 용액을 이용하여 확산 방지막 및 구리층을 형성함으로써 식각 공정, 연마 공정등을 실시하지 않아 공정수를 줄일 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
듀얼 다마신(dual damascene) 공정은 비아홀과 트렌치를 확정한 후 구리를 채우고 CMP 공정에 의해 구리를 연마함으로써 플러그와 금속 배선을 한번에 형성할 수 있는 공정 기술로서, 구리가 식각하기 어려운 점을 극복하기 위해 많이 사용되고 있다. 그럼, 종래의 듀얼 다마신 공정을 이용한 금속 배선 형성 방법을 도 1을 이용하여 설명하면 다음과 같다.
소정의 구조가 형성된 반도체 기판(101) 상부에 제 1 확산 방지막(102)을 형성하고 제 1 층간 절연막(103)을 형성한다. 제 1 층간 절연막(103) 및 제 1 확산 방지막(102)의 소정 영역을 식각하여 반도체 기판(101)을 노출시킨다. 노출된 반도체 기판(101)을 포함한 전체 구조 상부에 제 2 확산 방지막(104) 및 제 1 구리층(105)을 형성한 후 연마 공정을 실시하여 하부 금속 배선을 형성한다. 전체 구조 상부에 제 3 확산 방지막(106), 제 2 층간 절연막(107), 식각 정지막(108) 및제 3 층간 절연막(109)을 순차적으로 형성한다. 여기서, 식각 정지막(108)은 이후 트렌치를 형성하기 위한 식각 공정에서 과도 식각에 의한 마이크로트렌치 등이 형성되는 것을 방지하기 위해 제 3 층간 절연막(109)과 비교하여 식각 선택비가 우수한 SiN막등으로 형성한다. 제 3 층간 절연막(109)의 소정 영역을 식각하여 트렌치를 형성한 후 제 2 층간 절연막(107) 및 제 3 확산 방지막(106)의 소정 영역을 식각하여 비아홀을 형성한다. 이때, 비아홀을 먼저 형성하고 트렌치를 나중에 형성할 수도 있다. 그리고, 트렌치 및 비아홀을 포함한 전체 구조 상부에 제 4 확산 방지막(110) 및 제 2 구리층(111)을 형성한 후 연마 공정을 실시하여 상부 금속 배선을 형성한다.
그런데, 상기와 같은 듀얼 다마신 공정을 이용한 금속 배선 형성 공정은 다수의 공정에 의해 공정의 복잡성이 증가되는 문제점이 있다.
본 발명의 목적은 식각 공정 및 연마 공정 등을 실시하지 않아 공정 수를 줄일 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 식각 정지막을 사용하지 않으면서 금속 배선을 형성함으로써 유전율이 증가되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1은 종래의 듀얼 다마신 공정을 이용한 금속 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명의 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
201 : 반도체 기판 202 : 제 1 다공성 저유전 절연막
203 : 제 1 감광막 204 : 제 1 확산 방지막
205 : 제 2 감광막 206 : 제 1 구리층
207 : 제 2 다공성 저유전 절연막 208 : 제 2 확산 방지막
209 : 제 2 구리층 210 : 제 3 다공성 저유전 절연막
211 : 제 3 확산 방지막 212 : 제 3 구리층
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 다공성 절연막을 형성하는 단계와, 확산 방지 물질의 시약이 용해된 용액을 상기 다공성 절연막의 소정 영역의 기공을 통해 침투시켜 확산 방지막을 형성하는 단계와, 구리 시약이 용해된 용액을 상기 다공성 절연막의 소정 영역의 기공을 통해 침투시켜 구리층을 형성한 후 열처리 공정을 실시하는 단계를 포함하여 이루어지되, 상기 단계를 반복하여 원하는 구조의 배선을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(d)는 본 발명의 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(201) 상부에 제 1 다공성 저유전 절연막(202)을 형성한다. 여기서, 제 1 다공성 저유전 절연막(202)은 SiO2, Al2O3등의 산화막을 졸-겔(sol-gel) 방법으로 형성한다. 이렇게 형성된 제1 다공성 저유전 절연막(202)의 기공은 2∼100㎚ 정도의 크기를 갖는 1차원 기공 구조를 갖는다. 제 1 다공성 저유전 절연막(202) 상부에 제 1 감광막(203)을 형성한 후 소정의 마스크를 이용한 노광 및 현상 공정으로 이후 공정에서 구리 확산 방지막이 형성될 부분이 노출되도록 패터닝한다. 이때, 제 1 감광막(203)은 제 1 다공성 저유전 절연막(202)의 기공으로 침투하지 않는 감광 물질을 이용하여 형성한다. 패터닝된 제 1 감광막(203)을 마스크로 확산 방지 물질의 시약을 물에 용해시킨 용액을 제 1 다공성 저유전 절연막(202)의 기공을 통해 침투시켜 제 1 확산 방지막(204)을 형성한다. 이때, 확산 방지 물질은 Ta, TaN, Ti, TiN, TiSiN등을 이용한다.
도 2(b)를 참조하면, 제 1 확산 방지막(204)이 형성된 제 1 다공성 저유전 절연막(202)을 포함한 전체 구조 상부에 제 2 감광막(205)을 형성한다. 이때, 제 2 감광막(205)는 제 1 다공성 저유전 절연막(202)의 기공으로 침투되지 않는 감광 물질을 이용하여 형성한다. 그리고, 소정의 마스크를 이용한 노광 및 현상 공정으로 이후 구리 배선이 형성될 부분, 즉 제 1 확산 방지막(204) 사이가 노출되도록 제 2 감광막(205)을 패터닝한다. 제 2 감광막(205)을 마스크로 구리 시약을 물에 용해시킨 용액을 제 1 다공성 저유전 절연막(202)의 기공을 통해 침투시키거나 전기도금법을 이용하여 제 1 구리층(206)을 형성한다. 구리 시약으로는 CuCl2, Cu(NO3)2및 CuSO4중 어느 하나를 이용한다. 그런데, 제 1 다공성 저유전 절연막(202)에 구리 시약이 용해된 용액이 침투되어 형성된 제 1 구리층(206)은 일반적인 공정에 의해형성된 구리층에 비해 급격하게 저항이 증가되지만, 열처리 공정을 실시하여 기공과 기공 사이로 구리를 확산시키면 저항 문제를 해결할 수 있다. 이때, 열처리 공정은 질소 분위기에서 100∼300℃의 온도로 30∼120분 정도 실시한다.
도 2(c)를 참조하면, 제 2 감광막(205)을 제거한 후 전체 구조 상부에 제 2 다공성 저유전 절연막(207)을 형성한다. 제 2 다공성 저유전 절연막(207)은 제 1 다공성 저유전 절연막(202)과 마찬가지 방법을 형성한다. 즉, 제 2 다공성 저유전 절연막(207)은 SiO2, Al2O3등의 산화막을 졸-겔(sol-gel) 방법으로 형성하여 2∼100㎚ 정도의 기공 크기를 갖는 1차원 기공 구조를 갖도록 한다. 제 2 다공성 저유전 절연막(207)의 기공으로 침투하지 않는 감광 물질을 이용한 감광막 패턴을 마스크로 Ta, TaN, Ti, TiN, TiSiN등의 확산 방지 물질의 시약을 물에 용해시킨 용액을 제 2 다공성 저유전 절연막(207)의 기공을 통해 침투시켜 제 2 확산 방지막(208)을 형성한다. 그리고, 제 2 다공성 저유전 절연막(207)의 기공으로 침투하지 않는 감광 물질을 이용한 감광막 패턴을 마스크로 구리 시약을 물에 용해시킨 용액을 제 2 다공성 저유전 절연막(207)의 기공을 통해 침투시키거나 전기도금법을 실시하여 제 2 구리층(209)을 형성한다. 여기서, 구리 시약으로는 CuCl2, Cu(NO3)2및 CuSO4중 어느 하나를 이용하며, 제 2 구리층(209)은 그 하부에 형성된 제 1 구리층(206)의 폭보다 좁게 형성한다.
도 2(d)를 참조하면, 전체 구조 상부에 제 3 다공성 저유전 절연막(210)을 제 1 및 제 2 다공성 저유전 절연막(202 및 207)과 마찬가지 방법을 형성한다. 즉,제 3 다공성 저유전 절연막(210)은 SiO2, Al2O3등의 산화막을 졸-겔(sol-gel) 방법으로 형성하여 2∼100㎚ 정도의 기공 크기를 갖는 1차원 기공 구조를 갖도록 형성한다. 제 3 다공성 저유전 절연막(210)의 기공으로 침투하지 않는 감광 물질을 이용한 감광막 패턴을 마스크로 Ta, TaN, Ti, TiN, TiSiN등의 확산 방지 물질의 시약을 물에 용해시킨 용액을 제 3 다공성 저유전 절연막(210)의 기공을 통해 침투시켜 제 3 확산 방지막(211)을 형성한다. 그리고, 제 3 다공성 저유전 절연막(210)의 기공으로 침투하지 않는 감광 물질을 이용한 감광막 패턴을 마스크로 구리 시약을 물에 용해시킨 용액을 제 3 다공성 저유전 절연막(210)의 기공을 통해 침투시키거나 전기도금법을 실시하여 제 3 구리층(212)을 형성한다. 여기서, 구리 시약으로는 CuCl2, Cu(NO3)2및 CuSO4중 어느 하나를 이용하며, 제 3 구리층(212)은 제 2 구리층(209)의 폭보다 넓게 형성하고, 제 1 구리층(206)의 폭과 같거나 크게 형성한다. 그리고, 질소 분위기에서 100∼300℃의 온도로 30∼120분 정도 열처리 공정을 실시하여 제 2 및 제 3 구리층(209 및 212)을 제 2 및 제 3 다공성 저유전 절연막(207 및 210)의 기공으로 확산시킨다. 이와 같은 공정으로 제 1 구리층(206)이 하부 배선이 되고, 제 2 구리층(209)이 비아 플러그가 되며, 제 3 구리층(212)이 상부 배선이 된다.
상술한 바와 같이 본 발명에 의하면 식각 공정 및 연마 공정을 실시하지 않고 절연막과 구리 배선을 동시에 형성할 수 있어 공정 수를 줄일 수 있으며, 듀얼 다마신 공정을 위해 필수적인 식각 정지막을 사용하지 않기 때문에 식각 정지막에 의한 유전율 증가를 방지할 수 있다. 또한, 90㎚ 이하의 소자에서는 저유전 물질이 필히 사용되어야 하는데, 다공성 절연막을 사용함으로써 기계적 강도는 떨어지지만 유전율을 저하시킬 수 있다. 그러나, 연마 공정을 실시하지 않기 때문에 이러한 기계적 강도는 공정중에 아무런 영향을 미치지 않는다.

Claims (7)

  1. (a) 소정의 구조가 형성된 반도체 기판 상부에 다공성 절연막을 형성하는 단계;
    (b) 확산 방지 물질의 시약이 용해된 용액을 상기 다공성 절연막의 소정 영역의 기공을 통해 침투시켜 확산 방지막을 형성하는 단계; 및
    (c) 구리 시약이 용해된 용액을 상기 다공성 절연막의 소정 영역의 기공을 통해 침투시켜 구리층을 형성한 후 열처리 공정을 실시하는 단계를 포함하여 이루어지되, 상기 (a), (b) 및 (c) 단계를 반복하여 원하는 구조의 배선을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 다공성 절연막 각각은 졸-겔 방법으로 형성된 산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 다공성 절연막은 2 내지 100㎚ 정도의 크기를 갖는 1차원 기공 구조를 갖는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 확산 방지 물질은 Ta, TaN, Ti, TiN, TiSiN중 어느하나인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 구리 시약은 CuCl2, Cu(NO3)2및 CuSO4중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 열처리 공정은 질소 분위기에서 100 내지 300℃의 온도로 30 내지 120분 정도 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 소정의 구조가 형성된 반도체 기판 상부에 다공성 절연막을 형성하는 단계;
    확산 방지 물질의 시약이 용해된 용액을 상기 다공성 절연막의 소정 영역의 기공을 통해 침투시켜 확산 방지막을 형성하는 단계; 및
    상기 다공성 절연막의 소정 영역의 기공을 통해 전기도금법을 이용하여 구리를 침투시켜 구리층을 형성한 후 열처리 공정을 실시하는 단계를 포함하여 이루어지되, 상기 (a), (b) 및 (c) 단계를 반복하여 원하는 구조의 배선을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR10-2002-0085493A 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법 KR100475532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085493A KR100475532B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085493A KR100475532B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058971A true KR20040058971A (ko) 2004-07-05
KR100475532B1 KR100475532B1 (ko) 2005-03-10

Family

ID=37351022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085493A KR100475532B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100475532B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789580B1 (ko) * 2006-12-11 2007-12-28 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR100475532B1 (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
US6153521A (en) Metallized interconnection structure and method of making the same
US5888897A (en) Process for forming an integrated structure comprising a self-aligned via/contact and interconnect
US6514856B2 (en) Method for forming multi-layered interconnect structure
EP0971403A1 (en) Method for forming copper-containing metal studs
US7163890B2 (en) Methods of fabricating semiconductor device having slope at lower sides of interconnection hole with etch-stop layer
KR100442867B1 (ko) 반도체 소자의 듀얼 다마신 구조 형성방법
US7087350B2 (en) Method for combining via patterns into a single mask
US6682999B1 (en) Semiconductor device having multilevel interconnections and method of manufacture thereof
KR100475532B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20050086301A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100553684B1 (ko) 반도체 소자의 콘택 구조체 및 그 형성방법
KR100621813B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
JP3774399B2 (ja) デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法
KR100333540B1 (ko) 반도체소자의금속배선형성방법
KR100640953B1 (ko) 반도체 소자의 금속배선 형성방법 및 세정액 조성물
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20030038521A (ko) 반도체 장치의 제조 방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100462366B1 (ko) 반도체 소자의 금속배선 형성방법
KR100538634B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100290466B1 (ko) 반도체소자의 제조방법
KR100676609B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
KR100699593B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20060076857A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 16