KR20040057830A - Method for forming a capacitor of a semiconductor device - Google Patents

Method for forming a capacitor of a semiconductor device Download PDF

Info

Publication number
KR20040057830A
KR20040057830A KR1020020084650A KR20020084650A KR20040057830A KR 20040057830 A KR20040057830 A KR 20040057830A KR 1020020084650 A KR1020020084650 A KR 1020020084650A KR 20020084650 A KR20020084650 A KR 20020084650A KR 20040057830 A KR20040057830 A KR 20040057830A
Authority
KR
South Korea
Prior art keywords
film
storage electrode
forming
electrode pattern
layer
Prior art date
Application number
KR1020020084650A
Other languages
Korean (ko)
Other versions
KR100917057B1 (en
Inventor
원용식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020084650A priority Critical patent/KR100917057B1/en
Publication of KR20040057830A publication Critical patent/KR20040057830A/en
Application granted granted Critical
Publication of KR100917057B1 publication Critical patent/KR100917057B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A method for forming a capacitor of a semiconductor device is provided to improve process margin and reliability by improving the surface roughness of a storage node electrode. CONSTITUTION: An interlayer dielectric(22) is formed on a substrate. A pad oxide layer(24), an etch stop layer(26) and an oxide layer are sequentially formed on the interlayer dielectric. A contact hole is formed by patterning the oxide layer, the etch stop layer, the pad oxide layer and the interlayer dielectric. A polysilicon layer is filled in the contact hole. A storage node electrode pattern(30) is formed by etching the polysilicon layer. A nitride spacer(34) is formed at sidewalls of the storage node electrode pattern to prevent oxidation. An oxide layer(36) is formed on the storage node electrode pattern. The nitride spacer is removed. Then, an upper electrode is formed.

Description

반도체 소자의 커패시터 형성방법{Method for forming a capacitor of a semiconductor device}Method for forming a capacitor of a semiconductor device

본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 특히 핀 구조의 커패시터 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of forming a capacitor having a fin structure.

일반적으로 반도체 메모리 소자, 특히 2M∼6M의 메모리 밀도(memory density)를 가지는 디램 로직 혼재 소자(Merged DRAM in Logic; MDL)는 기존의 로직소자 제조공정에 일부 커패시터 형성공정만을 추가하여 제조되는 대표적인 시스템 온 칩(System on Chip; SoC) 제품이다. 이러한 MDL 소자의 고집적화는 빠른 속도로 이루어지고 있는데, 메모리 셀 면적의 감소에 따른 셀 캐패시턴스의 감소는 집적도의 증가에 심각한 장애요인이 되고 있다.In general, semiconductor memory devices, particularly DRAM DRAMs having memory densities of 2M to 6M, are representative systems manufactured by adding only some capacitor forming processes to the existing logic device manufacturing process. It is a System on Chip (SoC) product. The high integration of such MDL devices is achieved at a high speed, and a decrease in cell capacitance due to a decrease in memory cell area is a serious obstacle to increase in integration.

셀 캐패시턴스의 감소는 메모리 셀의 독출능력을 저하시키고, 소프트 에러(soft error)율을 증가시킬 뿐만 아니라, 저전압에서의 소자동작을 어렵게 하여 소자 동작시 전력소모를 과다하게 한다. 따라서, 메모리 셀의 동작특성을 저하시키지 않을 정도의 충분한 셀 캐패시턴스의 확보가 요구된다. 축소된 셀면적 내에서 일정한 캐패시턴스를 얻기 위해서는, 보다 복잡한 공정 및 커패시터의 구조, 예컨대 3차원 구조의 사용이 불가피해지고 있다. 이중 스택(Double Stack) 구조, 핀(Fin) 구조, 스프레드 스택(Spread Stack) 구조, 박스(Box) 구조 및 원통전극(Cylinder Electrode) 구조 등은 메모리 셀의 캐패시턴스를 증가시키기 위해 제안된 3차원적 구조들이다.The reduction of cell capacitance not only decreases the readability of the memory cell, increases the soft error rate, but also makes it difficult to operate the device at low voltage, resulting in excessive power consumption during device operation. Therefore, it is required to secure sufficient cell capacitance such that the operating characteristics of the memory cell are not degraded. To achieve a constant capacitance within the reduced cell area, the use of more complex processes and capacitor structures, such as three-dimensional structures, is inevitable. The double stack structure, fin structure, spread stack structure, box structure and cylindrical electrode structure are three-dimensional proposed to increase the capacitance of memory cells. Structures.

도 1a 내지 도 1d는 3차원 구조의 일 예로서, 핀(Fin) 구조의 커패시터의 제조공정을 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a manufacturing process of a capacitor having a fin structure as an example of a three-dimensional structure.

도 1a를 참조하면, 트랜지스터 등의 하부 구조물이 형성된 반도체기판(도시되지 않음)에 산화막을 증착하여 층간절연막(2)을 형성한다. 상기 층간절연막 위에, 패드 산화막(4), 질화막(6) 및 산화막을 차례로 증착한다. 이어, 사진식각 공정으로 커패시터가 형성될 영역의 상기 막질들을 차례로 식각하여 콘택홀을 형성한다. 다음에, 결과물의 전면에 상기 콘택홀이 완전히 매립되도록 폴리실리콘막(10)을 증착한 다음, 스토리지 전극이 형성될 영역을 한정하는 포토레지스트 패턴(12)을 형성한다.Referring to FIG. 1A, an interlayer insulating film 2 is formed by depositing an oxide film on a semiconductor substrate (not shown) on which a lower structure such as a transistor is formed. On the interlayer insulating film, a pad oxide film 4, a nitride film 6 and an oxide film are sequentially deposited. Subsequently, a contact hole is formed by sequentially etching the layers of the region where the capacitor is to be formed by a photolithography process. Next, a polysilicon film 10 is deposited on the entire surface of the resultant product to completely fill the contact hole, and then a photoresist pattern 12 defining a region where a storage electrode is to be formed is formed.

도 1b를 참조하면, 상기 포토레지스트 패턴을 마스크로 하여 상기 폴리실리콘막을 건식 식각하여 스토리지 전극 패턴(10)을 형성한다. 다음, 포토레지스트 패턴을 제거한다. 이어서, 상기 스토리지 전극 패턴의 하부에 형성되어 있는 산화막에 대해 소정의 습식식각을 실시하여 제거한다.Referring to FIG. 1B, the polysilicon layer is dry-etched using the photoresist pattern as a mask to form a storage electrode pattern 10. Next, the photoresist pattern is removed. Subsequently, a predetermined wet etching is performed on the oxide film formed under the storage electrode pattern to be removed.

도 1c를 참조하면, 스토리지 전극 패턴(10)이 형성되어 있는 결과물의 전면에 폴리실리콘막(14)을 증착하면, 도시된 바와 같이 스토리지 전극 패턴을 감싸는 모양으로 폴리실리콘막(14)이 형성된다.Referring to FIG. 1C, when the polysilicon film 14 is deposited on the entire surface of the resultant on which the storage electrode pattern 10 is formed, the polysilicon film 14 is formed to surround the storage electrode pattern as shown. .

도 1d를 참조하면, 플라즈마(plasma)를 이용한 건식식각을 실시하여 스토리지 전극 패턴(10)의 측면 및 하부에 존재하는 폴리실리콘막(14)을 남기고 나머지 영역의 폴리실리콘막을 제거함으로써, 핀(Fin) 구조의 스토리지 전극이 완성된다.Referring to FIG. 1D, by performing dry etching using plasma, the polysilicon film 14 remaining on the side and the bottom of the storage electrode pattern 10 is removed and the polysilicon film in the remaining area is removed. The storage electrode of the structure is completed.

상기한 종래의 방법에 따르면, 상기 폴리실리콘막에 대한 식각 공정에서 스토리지 전극 패턴(10)의 하부에 있는 폴리실리콘막을 완전히 제거하기 위하여 과도식각이 이루어진다. 이로 인해 도 1d에 도시된 것과 같이 스토리지 전극 패턴(10)의 상부가 침식되어 표면 거칠기(roughness)가 좋지 않게 되고, 결국 소자의 신뢰성에 악영향을 미치게 된다. 또한, 스토리지 전극(10+14) 하부에 질화막이 존재하기 때문에, 후속되는 콘택홀 형성을 위한 식각공정에서 산화막과의 높은 식각 선택비로 인해 가스 및 공정단계에 대한 마진이 감소되는 요인이 된다.According to the conventional method described above, an overetch is performed to completely remove the polysilicon layer under the storage electrode pattern 10 in the etching process for the polysilicon layer. As a result, as illustrated in FIG. 1D, the upper portion of the storage electrode pattern 10 is eroded, resulting in poor surface roughness, which in turn adversely affects the reliability of the device. In addition, since the nitride film exists under the storage electrode 10 + 14, the margin for the gas and the process step is reduced due to the high etching selectivity with the oxide film in the subsequent etching process for forming the contact hole.

본 발명이 이루고자 하는 기술적 과제는, 핀 구조의 스토리지 전극의 표면 거칠기를 개선하여 소자의 신뢰성을 확보하고 공정 마진을 향상시킬 수 있는 반도체 소자의 커패시터 형성방법을 제공하는 것이다.An object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of improving the surface roughness of the storage electrode having a fin structure to secure device reliability and improve process margins.

도 1a 내지 도 1d는 종래의 핀 구조의 커패시터의 제조공정을 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a manufacturing process of a capacitor having a conventional fin structure.

도 2a 내지 도 2e는 본 발명에 의한 핀 구조의 커패시터 형성방법을 설명하기 위한 단면도들이다.2A to 2E are cross-sectional views illustrating a method of forming a capacitor having a fin structure according to the present invention.

상기 과제를 이루기 위하여 본 발명에 의한 반도체 소자의 커패시터 형성방법은, 반도체기판 위에 층간절연막을 형성하는 단계와, 상기 층간절연막 위에, 패드 산화막, 식각 방지막 및 산화막을 차례로 형성하는 단계와, 상기 산화막, 식각 방지막, 패드 산화막 및 층간절연막을 식각하여 반도체기판을 노출시키는 콘택홀을 형성하는 단계와, 전면에 폴리실리콘막을 증착하여 상기 콘택홀이 매립되도록 하는 단계와, 상기 폴리실리콘막을 패터닝하여 스토리지 전극 패턴을 형성하는 단계와, 상기 스토리지 전극 패턴의 측면 및 하부에 산화 방지막을 형성하는 단계와, 상기 스토리지 전극 패턴의 상부 표면에 산화막을 형성하는 단계와, 상기 산화 방지막을 제거하는 단계와, 상기 스토리지 전극 패턴의 측면 및 하부에 폴리실리콘막을 형성하는 단계, 및 상기 스토리지 전극 위에 유전체막 및 플레이트 전극을 차례로 형성하는 단계를 포함한다.In order to achieve the above object, a method of forming a capacitor of a semiconductor device according to the present invention includes forming an interlayer insulating film on a semiconductor substrate, sequentially forming a pad oxide film, an etch stop film, and an oxide film on the interlayer insulating film, the oxide film, Etching the etch stop layer, the pad oxide layer, and the interlayer insulating layer to form a contact hole exposing the semiconductor substrate; depositing a polysilicon layer on the front surface to fill the contact hole; and patterning the polysilicon layer to form a storage electrode pattern. Forming an oxide film on the side and bottom of the storage electrode pattern, forming an oxide film on an upper surface of the storage electrode pattern, removing the antioxidant film, and removing the storage electrode. Forming a polysilicon film on the side and bottom of the pattern, and And forming a dielectric film and a plate electrode in turn on a group of storage electrodes.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명에 의한 핀 구조의 커패시터 형성방법을 설명하기 위한 단면도들이다.2A to 2E are cross-sectional views illustrating a method of forming a capacitor having a fin structure according to the present invention.

도 2a를 참조하면, 트랜지스터 등의 하부 구조물이 형성된 반도체기판(도시되지 않음) 상에 산화막을 증착하여, 상기 하부 구조물들을 상부 도전층과 절연시키고 보호하기 위한 층간절연막(22)을 형성한다. 상기 층간절연막(22) 위에, 얇은 제1 산화막(24), 질화막(26) 및 제2 산화막(28)을 차례로 증착한다. 상기 제2 산화막(28)은 입체 구조의 스토리지 전극을 형성하기 위한 것이고, 상기 질화막(26)은 제2 산화막(28)을 제거하기 위한 식각 공정에서 제1 산화막(24) 및 층간절연막(22)을 보호하는 식각 방지막 역할을 한다.Referring to FIG. 2A, an oxide film is deposited on a semiconductor substrate (not shown) on which a lower structure such as a transistor is formed to form an interlayer insulating layer 22 to insulate and protect the lower structures from the upper conductive layer. On the interlayer insulating film 22, a thin first oxide film 24, a nitride film 26, and a second oxide film 28 are sequentially deposited. The second oxide layer 28 is to form a storage electrode having a three-dimensional structure, and the nitride layer 26 is the first oxide layer 24 and the interlayer insulating layer 22 in an etching process for removing the second oxide layer 28. It acts as an etch barrier to protect.

이어서, 사진식각 공정으로 커패시터가 형성될 영역의 상기 막질들을 차례로 식각하여 콘택홀을 형성한다. 다음에, 결과물의 전면에 상기 콘택홀이 완전히 매립되도록 폴리실리콘막(30)을 증착한 다음, 상기 폴리실리콘막 위에 스토리지 전극이 형성될 영역을 한정하는 포토레지스트 패턴(32)을 형성한다.Subsequently, a contact hole is formed by sequentially etching the layers of the region where the capacitor is to be formed by a photolithography process. Next, a polysilicon layer 30 is deposited on the entire surface of the resultant to completely fill the contact hole, and then a photoresist pattern 32 is formed on the polysilicon layer to define a region where a storage electrode is to be formed.

도 2b를 참조하면, 상기 포토레지스트 패턴을 마스크로 하여 상기 폴리실리콘막을 건식 식각하여 스토리지 전극 패턴(30)을 형성한 다음, 포토레지스트 패턴을 제거한다. 이어서, 상기 스토리지 전극 패턴의 하부에 형성되어 있는 제2 산화막에 대해 소정의 습식식각을 실시하여 제거한다. 이 때, 상기 제2 산화막 하부에 형성된 질화막(26)이 식각 방지막 역할을 한다. 다음, 결과물의 전면에 스토리지 전극용 폴리실리콘막에 대해 소정의 식각 선택비를 갖는 물질, 예를 들어 질화막을 전면에 증착하여 희생 질화막(34)을 형성한다.Referring to FIG. 2B, the polysilicon layer is dry-etched using the photoresist pattern as a mask to form a storage electrode pattern 30, and then the photoresist pattern is removed. Subsequently, a predetermined wet etching is performed on the second oxide film formed under the storage electrode pattern to be removed. In this case, the nitride layer 26 formed under the second oxide layer serves as an etch stop layer. Next, a sacrificial nitride film 34 is formed by depositing a material having a predetermined etching selectivity, for example, a nitride film, on the entire surface of the polysilicon film for storage electrodes on the front surface of the resultant.

도 2c를 참조하면, 상기 희생 질화막에 대해 탄소(F)-불소(F) 및 아르곤(Ar)의 혼합가스를 이용한 플라즈마 식각을 실시하여 스토리지 전극 패턴(30)의 측면에 질화막 스페이서(34)를 형성한다. 다음에, 상기 질화막 스페이서(34)에 의해 감싸지지 않은 부분, 즉 스토리지 전극 패턴(30)의 상부 표면을 산화시켜 산화막(36)을 형성한다. 이 산화막(36)은 습식산화 방식을 이용하여 800℃ 온도와 수증기(H2O) 분위기에서 100Å 정도의 두께로 형성한다.Referring to FIG. 2C, the nitride spacer 34 is formed on the side surface of the storage electrode pattern 30 by performing plasma etching using a mixed gas of carbon (F) -fluorine (F) and argon (Ar). Form. Next, an oxide film 36 is formed by oxidizing a portion not covered by the nitride film spacer 34, that is, an upper surface of the storage electrode pattern 30. The oxide film 36 is formed to a thickness of about 100 kPa in an 800 ° C. temperature and steam (H 2 O) atmosphere by using a wet oxidation method.

도 2d를 참조하면, 인산용액을 사용하여 약 155℃의 온도에서 상기 질화막 스페이서(도 2c의 34)와 식각 장벽층용 질화막(도 2c의 26)을 제거한다. 결과물의 전면에 폴리실리콘막(38)을 형성한다. 이렇게 식각 장벽층용 질화막을 제거함으로써 이후 콘택 형성을 위한 식각 공정에서 질화막과 산화막의 식각율 차이로 인한 식각 가스의 변화 및 공정단계의 증가 등의 문제를 방지할 수 있다.Referring to FIG. 2D, the nitride film spacer (34 in FIG. 2C) and the nitride film for etching barrier layer (26 in FIG. 2C) are removed using a phosphoric acid solution at a temperature of about 155 ° C. The polysilicon film 38 is formed on the entire surface of the resultant product. By removing the nitride layer for the etching barrier layer as described above, it is possible to prevent problems such as the change of the etching gas and the increase of the process step due to the difference in the etching rate between the nitride layer and the oxide layer in the etching process for forming the contact.

도 2e를 참조하면, 폴리실리콘막에 대해 플라즈마를 이용한 건식식각을 실시하여 스토리지 전극 패턴(10)의 측면 및 하부에 존재하는 폴리실리콘막(14)을 남기고 나머지 영역의 폴리실리콘막을 제거함으로써, 핀(Fin) 구조의 스토리지 전극이 완성된다. 이 때, 스토리지 전극 사이에 존재하는 폴리실리콘의 완전 제거를 위하여 과도식각은 필수적이나, 본 발명에서는 스토리지 전극 패턴의 상부의 산화막(도 2d의 36)에 의해 표면이 보호되어 표면 침식을 방지할 수 있다. 상기 산화막은 후속 공정 전 불산(HF)을 이용한 세정공정에서 제거된다.Referring to FIG. 2E, the polysilicon film is dry-etched using plasma to remove the polysilicon film in the remaining region while leaving the polysilicon film 14 existing on the side and the bottom of the storage electrode pattern 10. The storage electrode of (Fin) structure is completed. At this time, the transient etching is essential for the complete removal of the polysilicon present between the storage electrodes, in the present invention, the surface is protected by an oxide film (36 in Fig. 2d) of the upper portion of the storage electrode pattern to prevent surface erosion have. The oxide film is removed in a cleaning step using hydrofluoric acid (HF) before subsequent processing.

계속해서, 도시는 생략되었으나, 통상의 방법에 따라 결과물 상에 유전체막을 형성하고, 전면에 폴리실리콘막을 증착하여 플레이트 전극을 형성함으로써 커패시터를 완성한다.Subsequently, although not shown, a capacitor is formed by forming a dielectric film on the resultant and depositing a polysilicon film on the entire surface to form a plate electrode according to a conventional method.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

상술한 본 발명에 의한 반도체 소자의 스토리지 전극 형성방법에 따르면, 스토리지 전극의 측면 및 하부에 질화막을 형성한 다음 상기 스토리지 전극의 상부를 산화시켜 산화막을 형성함으로써, 상기 산화막에 의해 스토리지 전극 사이에 존재하는 폴리실리콘을 완전히 제거하기 위한 과도식각에도 스토리지 전극의 표면이 보호되어 침식을 방지할 수 있다. 따라서, 스토리지 전극의 표면 거칠기를 개선하여 소자의 신뢰성을 확보하고 공정 마진을 향상시킬 수 있다.According to the method for forming a storage electrode of a semiconductor device according to the present invention, by forming a nitride film on the side and the bottom of the storage electrode and then oxidizing the upper portion of the storage electrode to form an oxide film, the oxide film is present between the storage electrode The surface of the storage electrode can be protected from overetching to completely remove polysilicon, thereby preventing erosion. Therefore, the surface roughness of the storage electrode may be improved to ensure reliability of the device and to improve process margins.

Claims (6)

반도체기판 위에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막 위에, 패드 산화막, 식각 방지막 및 산화막을 차례로 형성하는 단계;Sequentially forming a pad oxide film, an etch stop film, and an oxide film on the interlayer insulating film; 상기 산화막, 식각 방지막, 패드 산화막 및 층간절연막을 식각하여 반도체기판을 노출시키는 콘택홀을 형성하는 단계;Etching the oxide layer, the etch stop layer, the pad oxide layer, and the interlayer insulating layer to form a contact hole exposing a semiconductor substrate; 전면에 폴리실리콘막을 증착하여 상기 콘택홀이 매립되도록 하는 단계;Depositing a polysilicon film on the entire surface to fill the contact hole; 상기 폴리실리콘막을 패터닝하여 스토리지 전극 패턴을 형성하는 단계;Patterning the polysilicon layer to form a storage electrode pattern; 상기 스토리지 전극 패턴의 측면 및 하부에 산화 방지막을 형성하는 단계;Forming an anti-oxidation film on side and bottom of the storage electrode pattern; 상기 스토리지 전극 패턴의 상부 표면에 산화막을 형성하는 단계;Forming an oxide film on an upper surface of the storage electrode pattern; 상기 산화 방지막을 제거하는 단계;Removing the antioxidant film; 상기 스토리지 전극 패턴의 측면 및 하부에 폴리실리콘막을 형성하는 단계; 및Forming a polysilicon film on side and bottom of the storage electrode pattern; And 상기 스토리지 전극 위에 유전체막 및 플레이트 전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.And sequentially forming a dielectric film and a plate electrode on the storage electrode. 제 1항에 있어서, 상기 식각 방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.The method of claim 1, wherein the etch stop layer is formed of a nitride film. 제 1항에 있어서, 상기 산화 방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.The method of claim 1, wherein the antioxidant film is formed of a nitride film. 제 1항에 있어서, 상기 스토리지 전극 패턴의 측면 및 하부에 산화 방지막을 형성하는 단계는, 스토리지 전극 패턴이 형성된 결과물의 전면에 질화막을 증착하는 단계와, 상기 질화막을 에치백하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.The method of claim 1, wherein the forming of the anti-oxidation film on the side and the bottom of the storage electrode pattern comprises depositing a nitride film on the entire surface of the resultant product on which the storage electrode pattern is formed, and etching back the nitride film. A method of forming a capacitor of a semiconductor device. 제 1항에 있어서, 상기 스토리지 전극 패턴의 상부 표면에 산화막을 형성하는 단계에서, 상기 스토리지 전극 패턴을 열산화시켜 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.The method of claim 1, wherein the forming of an oxide film on the upper surface of the storage electrode pattern comprises thermally oxidizing the storage electrode pattern to form an oxide film. 제 1항에 있어서, 상기 산화 방지막을 제거하는 단계에서 상기 식각 방지막도 함께 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.The method of claim 1, wherein the etch stop layer is removed together with the step of removing the antioxidant layer.
KR1020020084650A 2002-12-26 2002-12-26 Method for forming a capacitor of a semiconductor device KR100917057B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084650A KR100917057B1 (en) 2002-12-26 2002-12-26 Method for forming a capacitor of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084650A KR100917057B1 (en) 2002-12-26 2002-12-26 Method for forming a capacitor of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20040057830A true KR20040057830A (en) 2004-07-02
KR100917057B1 KR100917057B1 (en) 2009-09-10

Family

ID=37350378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084650A KR100917057B1 (en) 2002-12-26 2002-12-26 Method for forming a capacitor of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100917057B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138317B1 (en) * 1994-08-31 1998-04-28 김광호 Manufacture of semiconductor device
KR0168403B1 (en) * 1995-12-15 1998-12-15 김광호 Capacitor fabrication method of semiconductor device
KR980012514A (en) * 1996-07-29 1998-04-30 김광호 Method for manufacturing capacitor of semiconductor device
KR19990005486A (en) * 1997-06-30 1999-01-25 김영환 Capacitor Manufacturing Method of Semiconductor Device

Also Published As

Publication number Publication date
KR100917057B1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
KR0132859B1 (en) Method for manufacturing capacitor of semiconductor
US6362073B2 (en) Method for forming semiconductor device having low parasite capacitance using air gap and self-aligned contact plug
KR100207463B1 (en) Capacitor fabrication method of semiconductor device
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR100465865B1 (en) Method for forming storage node electrode in MML device
KR20010054400A (en) Semiconductor device having a self-aligned contact and fabricating method therefor
KR100917057B1 (en) Method for forming a capacitor of a semiconductor device
KR100532959B1 (en) Method for forming capacitor of semiconductor device
US11930633B2 (en) Semiconductor device and method for preparing semiconductor device
KR100772703B1 (en) Method of forming capacitor of memory device
KR0147660B1 (en) Manufacturing method of semiconductor capacitor
JP3987239B2 (en) Manufacturing method of semiconductor device
TWI787059B (en) Method of manufacturing dyanmic random access memory
KR100310543B1 (en) Method of forming a semiconductor device
KR100210854B1 (en) Method of manufacturing capacitor
KR100440079B1 (en) Forming method for self aligned contact of semiconductor device
KR100991379B1 (en) Method for fabrication of semiconductor device
KR20040060567A (en) Method for forming a capacitor of a semiconductor device
KR101046758B1 (en) Semiconductor device manufacturing method
KR0130454B1 (en) Fabrication method of capacitor
KR100257752B1 (en) Method for forming semiconductor device
KR930010082B1 (en) Making method of contact hole
KR960011662B1 (en) Stack capacitor manufacturing method
JP3373134B2 (en) Method for manufacturing semiconductor device
KR20050116665A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee