KR20040060567A - Method for forming a capacitor of a semiconductor device - Google Patents
Method for forming a capacitor of a semiconductor device Download PDFInfo
- Publication number
- KR20040060567A KR20040060567A KR1020020087374A KR20020087374A KR20040060567A KR 20040060567 A KR20040060567 A KR 20040060567A KR 1020020087374 A KR1020020087374 A KR 1020020087374A KR 20020087374 A KR20020087374 A KR 20020087374A KR 20040060567 A KR20040060567 A KR 20040060567A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- storage electrode
- oxide film
- film
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 특히 핀 구조의 커패시터 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of forming a capacitor having a fin structure.
일반적으로 반도체 메모리 소자, 특히 2M∼6M의 메모리 밀도(memory density)를 가지는 디램 로직 혼재 소자(Merged DRAM in Logic; MDL)는 기존의 로직소자 제조공정에 일부 커패시터 형성공정만을 추가하여 제조되는 대표적인 시스템 온 칩(System on Chip; SoC) 제품이다. 이러한 MDL 소자의 고집적화는 빠른 속도로 이루어지고 있는데, 메모리 셀 면적의 감소에 따른 셀 커패시턴스의 감소는 집적도의 증가에 심각한 장애요인이 되고 있다.In general, semiconductor memory devices, particularly DRAM DRAMs having memory densities of 2M to 6M, are representative systems manufactured by adding only some capacitor forming processes to the existing logic device manufacturing process. It is a System on Chip (SoC) product. The high integration of such MDL devices is achieved at a high speed, and a decrease in cell capacitance due to a decrease in memory cell area is a serious obstacle to increase in density.
셀 캐패시턴스의 감소는 메모리 셀의 독출능력을 저하시키고, 소프트 에러(soft error)율을 증가시킬 뿐만 아니라, 저전압에서의 소자동작을 어렵게 하여 소자 동작시 전력소모를 과다하게 한다. 따라서, 메모리 셀의 동작특성을 저하시키지 않을 정도의 충분한 셀 캐패시턴스의 확보가 요구된다. 축소된 셀면적 내에서 일정한 캐패시턴스를 얻기 위해서는, 보다 복잡한 공정 및 커패시터의 구조, 예컨대 3차원 구조의 사용이 불가피해지고 있다. 이중 스택(Double Stack) 구조, 핀(Fin) 구조, 스프레드 스택(Spread Stack) 구조, 박스(Box) 구조 및 원통전극(Cylinder Electrode) 구조 등은 메모리 셀의 커패시턴스를 증가시키기 위해 제안된 3차원적 구조들이다.The reduction of cell capacitance not only decreases the readability of the memory cell, increases the soft error rate, but also makes it difficult to operate the device at low voltage, resulting in excessive power consumption during device operation. Therefore, it is required to secure sufficient cell capacitance such that the operating characteristics of the memory cell are not degraded. To achieve a constant capacitance within the reduced cell area, the use of more complex processes and capacitor structures, such as three-dimensional structures, is inevitable. Double stack structure, fin structure, spread stack structure, box structure and cylinder electrode structure are proposed three-dimensional to increase the capacitance of memory cell. Structures.
도 1a 내지 도 1d는 메모리 셀의 커패시턴스를 증가시키기 위한 3차원 구조의 일 예로서, 종래의 핀(Fin) 구조의 커패시터의 제조공정을 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a manufacturing process of a capacitor having a conventional fin structure, as an example of a three-dimensional structure for increasing capacitance of a memory cell.
우선, 도 1a에 도시된 바와 같이, 트랜지스터 등의 하부 구조물이 형성된 반도체기판(도시되지 않음)에 산화막을 증착하여 층간절연막(2)을 형성한 다음, 그 위에, 패드 산화막(4), 질화막(6) 및 산화막(8)을 차례로 증착하게 된다. 그리고, 사진식각 공정으로 커패시터가 형성될 영역의 상기 막질들을 차례로 식각하여 콘택홀(미도시함)을 형성하게 된다. 이 후, 상기 콘택홀이 형성된 결과물 전면에 폴리실리콘막(10)을 증착하되, 콘택홀이 완전히 매립되도록 증착한 다음, 스토리지 전극이 형성될 영역을 한정하는 포토레지스트 패턴(12)을 형성하게 된다.First, as shown in FIG. 1A, an interlayer insulating film 2 is formed by depositing an oxide film on a semiconductor substrate (not shown) on which a substructure such as a transistor is formed, and then thereon, a pad oxide film 4 and a nitride film ( 6) and the oxide film 8 are sequentially deposited. In addition, a contact hole (not shown) may be formed by sequentially etching the layers of the region where the capacitor is to be formed by a photolithography process. Thereafter, the polysilicon layer 10 is deposited on the entire surface of the resultant contact hole, and the contact hole is completely filled, and then a photoresist pattern 12 defining a region where the storage electrode is to be formed is formed. .
상기 포토레지스트 패턴(12) 형성공정을 진행하고 나서, 도 1b에 도시된 바와 같이, 상기 포토레지스트 패턴(12)을 마스크로 하여 상기 폴리실리콘막(10)을 건식 식각하여 스토리지 전극 패턴(10)을 형성한 다음, 포토레지스트 패턴(12)을 제거하게 된다. 그리고, 상기 스토리지 전극 패턴(10)의 하부에 형성되어 있는 산화막(8)에 대해 소정의 습식식각을 실시함으로써, 스토리지 전극 패턴 하부에 잔류된 산화막(8)이 제거되어 "T" 형태의 스토리지 전극 패턴(10)이 형성하게 된다.After the process of forming the photoresist pattern 12, as shown in FIG. 1B, the polysilicon layer 10 is dry-etched using the photoresist pattern 12 as a mask to dry the storage electrode pattern 10. After forming the photoresist pattern 12 is removed. By performing a predetermined wet etching on the oxide film 8 formed under the storage electrode pattern 10, the oxide film 8 remaining under the storage electrode pattern is removed to form a storage electrode having a “T” shape. The pattern 10 is formed.
이어서, 도 1c에 도시된 바와 같이, 상기 스토리지 전극 패턴(10)이 형성되어 있는 결과물의 전면에 폴리실리콘막(14)을 증착하면, 도시된 바와 같이 스토리지 전극 패턴을 감싸는 모양으로 폴리실리콘막(14)이 형성된다.Subsequently, as illustrated in FIG. 1C, when the polysilicon film 14 is deposited on the entire surface of the resultant on which the storage electrode pattern 10 is formed, the polysilicon film ( 14) is formed.
그리고, 도 1d에 도시된 바와 같이, 상기 스토리지 전극 패턴(10)을 감싸는 모양으로 형성된 폴리실리콘막(14)에 대해 플라즈마(plasma)를 이용한 건식식각을 실시하는 바, 스토리지 전극 패턴(10)의 하부에 있는 폴리실리콘막(14)을 완전히제거하기 위하여 과도식각을 진행하게 된다. 그로 인하여, 상기 스토리지 전극 패턴(10)의 측면 및 하부에 존재하는 폴리실리콘막(14)을 남기고 나머지 영역의 폴리실리콘막(14)을 제거함으로써, 핀(Fin) 구조의 스토리지 전극이 완성된다.As shown in FIG. 1D, dry etching using plasma is performed on the polysilicon layer 14 formed to surround the storage electrode pattern 10. In order to completely remove the polysilicon film 14 in the lower portion, the transient etching is performed. Therefore, the storage electrode of the fin structure is completed by removing the polysilicon film 14 in the remaining area, leaving the polysilicon film 14 existing on the side and the bottom of the storage electrode pattern 10.
그러나, 상기한 종래의 방법에 따르면, 상기 폴리실리콘막(14)에 대한 식각 공정에서 스토리지 전극 패턴(10)의 하부에 있는 폴리실리콘막(14)을 완전히 제거하기 위하여 과도식각이 이루어지게 되는 바, 이로 인해 도 1d에 도시된 "A"와 같이, 상기 폴리실리콘막(14)와 동일한 폴리실리콘으로 이루어진 하부 스토리지 전극 패턴(10)의 상부 일부가 같이 식각되어 표면 거칠기(roughness)가 좋지 않게 되고, 결국 소자의 신뢰성에 악영향을 미치게 된다.However, according to the conventional method described above, in the etching process for the polysilicon film 14, the transient etching is performed to completely remove the polysilicon film 14 under the storage electrode pattern 10. As a result, as shown in FIG. 1D, the upper portion of the lower storage electrode pattern 10 made of the same polysilicon as the polysilicon layer 14 is etched together, resulting in poor surface roughness. As a result, the reliability of the device is adversely affected.
또한, 상기 스토리지 전극(10+14) 하부에 질화막이 존재하기 때문에, 후속되는 콘택홀 형성을 위한 식각공정에서 산화막과의 높은 식각 선택비로 인해 가스 및 공정단계에 대한 마진이 감소되는 문제점이 발생하게 된다.In addition, since a nitride film exists under the storage electrode 10 + 14, a problem in that a margin for gas and process steps is reduced due to a high etching selectivity with an oxide film in an etching process for forming a subsequent contact hole. do.
본 발명이 이루고자 하는 기술적 과제는, 핀 구조의 스토리지 전극의 상부 표면 일부가 스토리지 전극 패턴 형성 공정 시, 같이 식각되어 표면 거칠기가 심해지는 것을 방지하여 소자의 신뢰성을 확보하고 공정 마진을 향상시킬 수 있는 반도체 소자의 커패시터 형성방법을 제공하는 것이다.The technical problem of the present invention is to prevent part of the upper surface of the storage electrode of the fin structure is etched during the storage electrode pattern forming process to prevent the surface roughness is increased to ensure the reliability of the device and improve the process margin It is to provide a method of forming a capacitor of a semiconductor device.
도 1a 내지 도 1d는 종래의 핀 구조의 커패시터의 제조공정을 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a manufacturing process of a capacitor having a conventional fin structure.
도 2a 내지 도 2f는 본 발명에 의한 핀 구조의 커패시터 형성방법을 설명하기 위한 단면도들이다.2A to 2F are cross-sectional views illustrating a method of forming a capacitor having a fin structure according to the present invention.
-- 도면의 주요부분에 대한 부호의 설명 ---Explanation of symbols for the main parts of the drawing-
100 : 층간절연막 110 : 패드 산화막100: interlayer insulating film 110: pad oxide film
120 : 식각 정지막 130 : 산화막120: etching stop film 130: oxide film
145 : 스토리지 전극 패턴 150 : 희생산화막145: storage electrode pattern 150: sacrificial oxide film
160 : 포토레지스트 패턴 170 : 폴리실리콘막160: photoresist pattern 170: polysilicon film
상기 과제를 이루기 위하여 본 발명에 의한 반도체 소자의 커패시터 형성방법은, 반도체기판 위에 층간절연막을 형성하는 단계; 상기 층간절연막 상부에 패드 산화막, 식각 방지막 및 산화막을 차례로 증착하여 콘택 형성용 패턴을 형성하는 단계와; 상기 콘택 형성용 패턴을 식각하여 스토리지 전극 콘택홀을 형성하는 단계; 상기 스토리지 전극 콘택홀이 형성된 결과물 전면에 제 1 폴리실리콘막을 증착하여 스토리지 전극 콘택홀을 매립하는 단계와; 상기 제 1 폴리실리콘막 상부에 옥시데이션 공정을 진행하여 희생산화막을 형성하는 단계와; 상기 희생산화막 상부에 커패시터가 형성될 영역 정의되도록 감광막 패턴을 형성하는 단계와; 상기 감광막 패턴을 마스크로 건식식각 공정을 진행하여 희생산화막과 제 1 폴리실리콘막을 건식식각하여 패터닝 한 다음, 연속으로 습식식각 공정을 진행하여 하부 산화막을 제거하여 스토리지 전극 패턴을 형성하는 단계와; 상기 스토리지 전극 패턴의 측면 및 하면에 스페이서 형태의 제 2 폴리실리콘막을 형성하는 단계; 및 상기 스토리지 전극 패턴 상부의 희생산화막을 세정공정에 의해 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including: forming an interlayer insulating film on a semiconductor substrate; Forming a contact forming pattern by sequentially depositing a pad oxide film, an etch stop film, and an oxide film on the interlayer insulating film; Etching the contact forming pattern to form a storage electrode contact hole; Filling a storage electrode contact hole by depositing a first polysilicon layer on the entire surface of the resultant product in which the storage electrode contact hole is formed; Performing an oxidation process on the first polysilicon film to form a sacrificial oxide film; Forming a photoresist pattern on the sacrificial oxide layer so as to define a region where a capacitor is to be formed; Performing a dry etching process using the photoresist pattern as a mask to dry-etch the sacrificial oxide film and the first polysilicon film, and subsequently performing a wet etching process to remove the lower oxide film to form a storage electrode pattern; Forming a second polysilicon layer in a spacer form on side and bottom surfaces of the storage electrode pattern; And removing the sacrificial oxide film on the storage electrode pattern by a cleaning process.
즉, 상기 본 발명에 의한 반도체 소자의 커패시터 형성방법에 의하면, 상기 스토리지 전극 형성물질인 제 1 폴리실리콘막 상부에 옥시데이션 공정에 의해 희생산화막을 형성함으로써, 후속 스토리지 전극 패턴의 측면 및 하면에 스페이서 형태의 제 2 폴리실리콘막을 형성 시, 과도 식각을 진행하더라도, 스토리지 전극 패턴의 상부가 희생산화막에 의해 보호되는 바, 상기 스토리지 전극 패턴의 상부 표면 일부가 식각되는 것이 방지되어 소자의 특성 및 신뢰성을 향상시킬 수 있게 되는것이다.That is, according to the method for forming a capacitor of a semiconductor device according to the present invention, a sacrificial oxide film is formed on the first polysilicon film, which is the storage electrode forming material, by an oxidizing process, thereby forming spacers on side and bottom surfaces of subsequent storage electrode patterns. When the second polysilicon film is formed, even when excessive etching is performed, the upper portion of the storage electrode pattern is protected by the sacrificial oxide layer, so that a portion of the upper surface of the storage electrode pattern is prevented from being etched, thereby improving the characteristics and reliability of the device. It can be improved.
상기 본 발명에 의한 반도체 소자의 커패시터 형성방법에 있어서, 상기 상기 제 1 폴리실리콘막 상부에 옥시데이션 공정을 진행하여 희생산화막을 형성하는 단계는 옥시데이션 공정을 H2O 분위기에서 약 800℃의 온도를 유지하면서 진행하여, 80 ~120 Å 두께의 희생산화막을 형성하게 되는 것이 바람직하다. 이에 따라, 상기 희생산화막은 후속 스토리지 전극 패턴의 측면 및 하면에 스페이서 형태의 제 2 폴리실리콘막을 형성 시, 과도 식각을 진행하더라도, 스토리지 전극 패턴의 상부를 보호하는 베리어 역할을 하게 된다.In the method of forming a capacitor of a semiconductor device according to the present invention, the step of forming an sacrificial oxide film by performing an oxidization process on the first polysilicon film, the oxidation process is a temperature of about 800 ℃ in H 2 O atmosphere It is preferable to proceed while maintaining, to form a sacrificial oxide film of 80 ~ 120 Å thickness. Accordingly, the sacrificial oxide layer serves as a barrier to protect the upper portion of the storage electrode pattern even when excessive etching is performed when forming the second polysilicon layer having a spacer shape on the side and the lower surface of the subsequent storage electrode pattern.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2f는 본 발명에 의한 핀 구조의 커패시터 형성방법을 설명하기 위한 단면도들이다.2A to 2F are cross-sectional views illustrating a method of forming a capacitor having a fin structure according to the present invention.
상기 본 발명에 의한 제조방법에 따르면, 종래 기술과 마찬가지 방법으로, 우선, 도 2a에 도시된 바에 있어서, 트랜지스터 등의 하부 구조물이 형성된 반도체기판(도시되지 않음)에 산화막을 증착하여 층간절연막(100)을 형성한 다음, 그 위에, 패드 산화막(110), 식각 정지막(120) 및 산화막(130)을 차례로 증착하게 된다. 그리고, 사진식각 공정으로 커패시터가 형성될 영역의 상기 막질들을 차례로 식각하여 콘택홀(미도시함)을 형성하게 된다. 이때, 상기 식각 정지막(120)은 질화막을이용하여 형성하게 된다.According to the manufacturing method according to the present invention, in the same manner as in the prior art, first, as shown in Figure 2a, by depositing an oxide film on a semiconductor substrate (not shown), the lower structure such as a transistor is formed interlayer insulating film 100 ), And then the pad oxide film 110, the etch stop film 120, and the oxide film 130 are sequentially deposited thereon. In addition, a contact hole (not shown) may be formed by sequentially etching the layers of the region where the capacitor is to be formed by a photolithography process. In this case, the etch stop layer 120 is formed using a nitride film.
이 후, 상기 콘택홀이 형성된 결과물 전면에 폴리실리콘막(140)을 증착하되, 콘택홀이 완전히 매립되도록 증착하게 된다.After that, the polysilicon layer 140 is deposited on the entire surface of the resultant formed contact hole, and the contact hole is completely deposited.
이어서, 상기 폴리실리콘막(140) 상부에 희생산화막(150)을 형성한다. 이때, 상기 희생산화막(150)은 습식 옥시데이션 공정을 H2O 분위기에서 약 800℃의 온도조건으로 약 100Å 정도 두께로 형성된다.Subsequently, a sacrificial oxide film 150 is formed on the polysilicon film 140. At this time, the sacrificial oxide film 150 is formed to a thickness of about 100 kPa in a wet oxidation process under a temperature condition of about 800 ℃ in H 2 O atmosphere.
상기 희생산화막(150)을 형성하는 공정을 진행하고 나서, 도 2b에 도시된 바와 같이, 상기 희생산화막(150) 상부에 스토리지 전극이 형성될 영역을 한정하는 포토레지스트 패턴(160)을 형성하게 된다.After the process of forming the sacrificial oxide film 150 is performed, as shown in FIG. 2B, a photoresist pattern 160 defining a region in which the storage electrode is to be formed is formed on the sacrificial oxide film 150. .
상기 포토레지스트 패턴(160) 형성공정을 진행하고 나서, 도 2c에 도시된 바와 같이, 상기 포토레지스트 패턴(160)을 마스크로 하여 희생산화막(150)과 폴리실리콘막(140)을 동일 식각 장비 내에서 각각 건식 식각하여 스토리지 전극 패턴(145)을 형성한 다음, 포토레지스트 패턴(160)을 제거하게 된다. 한편, 상기 희생산화막(150)은 C-F 계열의 가스를 식각가스로 사용하여 식각하고, 폴리실리콘막(140)은 Cl2가스를 식각가스로 사용하여 식각하는 것이 바람직하다.After the process of forming the photoresist pattern 160, as shown in FIG. 2C, the sacrificial oxide film 150 and the polysilicon film 140 are formed in the same etching apparatus using the photoresist pattern 160 as a mask. In each dry etching process to form the storage electrode pattern 145, the photoresist pattern 160 is removed. Meanwhile, the sacrificial oxide film 150 may be etched using a CF-based gas as an etching gas, and the polysilicon film 140 may be etched using Cl 2 gas as an etching gas.
그리고, 상기 스토리지 전극 패턴(145)의 하부에 형성되어 있는 산화막(130)에 대해 하부 식각 정지막(120)까지 소정의 습식 식각을 실시함으로써, 스토리지 전극 패턴(145) 하부에 잔류된 산화막(130)이 제거되어 "T" 형태의 스토리지 전극 패턴(145)이 형성하게 된다.In addition, by performing a predetermined wet etching on the oxide etch stop layer 120 formed under the storage electrode pattern 145 to the lower etch stop layer 120, the oxide layer 130 remaining under the storage electrode pattern 145. ) Is removed to form a storage electrode pattern 145 having a “T” shape.
이어서, 도 2d에 도시된 바와 같이, 상기 스토리지 전극 패턴(145)이 형성되어 있는 결과물의 전면에 폴리실리콘막(170)을 증착하면, 도시된 바와 같이 스토리지 전극 패턴을 감싸는 모양으로 폴리실리콘막(170)이 형성된다.Subsequently, as illustrated in FIG. 2D, when the polysilicon film 170 is deposited on the entire surface of the resultant in which the storage electrode pattern 145 is formed, the polysilicon film ( 170) is formed.
그리고, 도 2e에 도시된 바와 같이, 상기 스토리지 전극 패턴(145)을 감싸는 모양으로 형성된 폴리실리콘막(170)에 대해 플라즈마(plasma)를 이용한 건식식각을 실시하는 바, 스토리지 전극 패턴(145)의 하부에 있는 폴리실리콘막(170)을 완전히 제거하기 위하여 과도 식각을 진행하게 된다. 이때, 상기 폴리실리콘막(170) 식각 시, 식각정지막(120)에 의해 하부 패드 산화막(110) 또는 층간절연막(100) 표면에 손상이 가해지는 것을 방지하게 된다. 또한, 그로 인하여, 상기 스토리지 전극 패턴(145)의 측면 및 하부에 존재하는 폴리실리콘막(170)을 남기고 나머지 영역의 폴리실리콘막(170)을 제거함으로써, 핀(Fin) 구조의 스토리지 전극이 완성된다.As shown in FIG. 2E, dry etching using plasma is performed on the polysilicon layer 170 formed to surround the storage electrode pattern 145. In order to completely remove the polysilicon layer 170 in the lower portion, the excessive etching is performed. In this case, when the polysilicon layer 170 is etched, damage to the surface of the lower pad oxide layer 110 or the interlayer insulating layer 100 is prevented by the etch stop layer 120. In addition, by removing the polysilicon layer 170 in the remaining region while leaving the polysilicon layer 170 existing on the side and the bottom of the storage electrode pattern 145, the storage electrode having a fin structure is completed. do.
한편, 상기 스토리지 전극 패턴 상부에 형성된 희생산화막(150)에 의하여 스토리지 전극 패턴(145) 상부 표면을 보호하게 됨으로써 폴리실리콘막(170) 식각 시, 스토리지 전극 패턴(145) 상부 일부가 식각되어 손상되는 것을 방지하게 된다.Meanwhile, the upper surface of the storage electrode pattern 145 is protected by the sacrificial oxide layer 150 formed on the storage electrode pattern, so that a portion of the upper portion of the storage electrode pattern 145 is etched and damaged when the polysilicon layer 170 is etched. Will be prevented.
그리고, 도 2f에 도시된 바와 같이, 상기 희생산화막(150)을 후속 공정 전 불산(HF)을 이용한 세정공정에 의해 제거된다.As shown in FIG. 2F, the sacrificial oxide film 150 is removed by a cleaning process using hydrofluoric acid (HF) before the subsequent process.
계속해서, 도시는 생략되었으나, 통상의 방법에 따라 결과물 상에 유전체막을 형성하고, 전면에 폴리실리콘막을 증착하여 플레이트 전극을 형성함으로써 커패시터를 완성한다.Subsequently, although not shown, a capacitor is formed by forming a dielectric film on the resultant and depositing a polysilicon film on the entire surface to form a plate electrode according to a conventional method.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주 내에서 당업자에 의해 여러 가지 변형이 가능하다.Meanwhile, the present invention is not limited to the above-described embodiments, but various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims below.
상술한 본 발명에 의한 반도체 소자의 스토리지 전극 형성방법에 따르면, 스토리지 전극의 측면 및 하부에 질화막을 형성한 다음 상기 스토리지 전극의 상부를 산화시켜 희생산화막을 형성함으로써, 상기 희생산화막에 의해 스토리지 전극 사이에 존재하는 폴리실리콘을 완전히 제거하기 위한 과도식각에도 스토리지 전극의 표면이 보호되어 침식을 방지할 수 있다. 따라서, 스토리지 전극의 표면 거칠기를 개선하여 소자의 신뢰성을 확보하고 공정 마진을 향상시킬 수 있다.According to the method for forming a storage electrode of a semiconductor device according to the present invention, by forming a nitride film on the side and the bottom of the storage electrode and then oxidizing the upper portion of the storage electrode to form a sacrificial oxide film, between the storage electrode by the sacrificial oxide film Transient etching to completely remove the polysilicon present in the surface of the storage electrode is protected to prevent erosion. Therefore, the surface roughness of the storage electrode may be improved to ensure reliability of the device and to improve process margins.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087374A KR20040060567A (en) | 2002-12-30 | 2002-12-30 | Method for forming a capacitor of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087374A KR20040060567A (en) | 2002-12-30 | 2002-12-30 | Method for forming a capacitor of a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040060567A true KR20040060567A (en) | 2004-07-06 |
Family
ID=37352443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087374A KR20040060567A (en) | 2002-12-30 | 2002-12-30 | Method for forming a capacitor of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040060567A (en) |
-
2002
- 2002-12-30 KR KR1020020087374A patent/KR20040060567A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4813643B2 (en) | Method for forming self-aligned contact structure of semiconductor integrated circuit | |
| US7709367B2 (en) | Method for fabricating storage node contact in semiconductor device | |
| KR20010017013A (en) | Method of forming a trench in an insulating layer exceeding the photolithographic resolution in a semiconductor manufacturing | |
| KR100366634B1 (en) | Method for manufacturing semiconductor device | |
| KR100668508B1 (en) | Method for manufacturing semiconductor device with deep contact hole | |
| KR20040060567A (en) | Method for forming a capacitor of a semiconductor device | |
| KR100917057B1 (en) | Method for forming a capacitor of a semiconductor device | |
| KR100772703B1 (en) | Method of forming capacitor of memory device | |
| US11930633B2 (en) | Semiconductor device and method for preparing semiconductor device | |
| KR100440076B1 (en) | Forming method for self aligned contact of semiconductor device | |
| WO2022068266A1 (en) | Semiconductor device and preparation method therefor | |
| KR100440079B1 (en) | Forming method for self aligned contact of semiconductor device | |
| KR100310543B1 (en) | Method of forming a semiconductor device | |
| KR100800131B1 (en) | Method for fabricating semiconductor device | |
| KR930010082B1 (en) | Making method of contact hole | |
| KR950012033B1 (en) | Method of manufacturing a contact for vlsi device | |
| KR101046758B1 (en) | Semiconductor device manufacturing method | |
| KR100629694B1 (en) | Method for manufacturing semiconductor device | |
| KR100641085B1 (en) | Method for forming contact of semiconductor device | |
| KR20050116665A (en) | Method for fabricating semiconductor device | |
| KR0166033B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100525106B1 (en) | method for forming a storage node pattern in a semiconductor device | |
| KR100745057B1 (en) | Method for fabricating of semiconductor device | |
| KR100844939B1 (en) | Method for manufacturing semiconductor device with gate line of fine line width | |
| KR100997435B1 (en) | Method for manufacturing semiconductor device with saddle type transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |