KR20040055349A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20040055349A
KR20040055349A KR1020020081993A KR20020081993A KR20040055349A KR 20040055349 A KR20040055349 A KR 20040055349A KR 1020020081993 A KR1020020081993 A KR 1020020081993A KR 20020081993 A KR20020081993 A KR 20020081993A KR 20040055349 A KR20040055349 A KR 20040055349A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
metal
semiconductor device
manufacturing
Prior art date
Application number
KR1020020081993A
Other languages
English (en)
Other versions
KR100472033B1 (ko
Inventor
김백원
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0081993A priority Critical patent/KR100472033B1/ko
Publication of KR20040055349A publication Critical patent/KR20040055349A/ko
Application granted granted Critical
Publication of KR100472033B1 publication Critical patent/KR100472033B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

금속층을 형성하는 단계; 금속층 위에 감광막을 형성하는 단계; 감광막을 현상, 노광하여 감광막 패턴을 형성하는 단계; 감광막 패턴을 마스크로 하여 금속층을 식각함으로써 금속 패턴을 형성하는 단계; O2, H2O, 및 C2F6를 포함하는 감광막 제거 가스를 이용하여 감광막 패턴을 제거하는 단계;를 포함하는 반도체 소자의 제조 방법.

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 금속 식각 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서는 원하는 반도체 소자를 제조하기 위해 여러 가지의 회로 패턴들이 형성된다. 그러한 회로 패턴들 중에서 여러 가지 회로의 원활한 전기적 연결을 위해서 형성되는 금속 패턴은 반도체 소자가 고 집적화되고 고속화되면서 점점 작은 선 폭의 금속 패턴이 요구된다. 그러나, 금속 패턴의 형성과정에서는 불필요한 부산물인 폴리머 잔여물(Polymer residue)이 발생한다. 따라서, 폴리머 잔여물의 발생을 억제하거나, 발생된 폴리머 잔여물을 적절히 제거할 수 있는 방법이 요구된다.
특히, 금속 식각 공정에서는 금속 패턴의 선 폭이 작아짐에 따라 폴리머 잔여물이 완전히 제거되지 않고 남아있는 경우가 빈번하다. 이 경우에 마이크로 브리지(Micro Bridge)에 의한 누설 전류의 증가나 단락 등의 문제가 야기된다. 또한, 금속 식각 공정 후에 진행되는 감광막 제거 공정에서 이러한 폴리머 잔여물이 감광막의 제거를 방해하여 감광막 잔여물이 발생하는 문제점을 야기 할 수 있다.
이러한 문제점을 해결하기 위해 금속 식각 및 감광막 제거를 한 후 습식 클리닝 공정을 두어 폴리머 잔여물을 제거하는 방법이 제기되었다. 그러나, 이는 폴리머 잔여물의 제거에는 탁월하나 금속 패턴의 측벽에 큰 손상을 가하고, 고가의 장비를 사용함에 따른 제조 원가 비용의 상승 등의 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 금속 식각 공정 중에 발생하는 폴리머 잔여물을 제거하는 방법을 제공하는 데 목적이 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 도시한 도면으로서, 산화막 위에 금속층, 감광막이 형성된 것을 나타낸 단면도이고,
도 2는 도 1의 다음 단계로서, 감광막 패턴이 형성된 것을 나타낸 단면도이고,
도 3은 도 2의 다음 단계로서, 금속 패턴이 형성된 것을 나타낸 단면도이고,
도 4는 도 3의 다음 단계로서, 감광막을 제거하는 것을 나타낸 단면도이고,
도 5는 도 4의 다음 단계로서, 감광막 및 폴리머 잔유물이 완전히 제거된 상태를 나타낸 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 ; 산화막 20a ; 금속층 패턴
30a ; 감광막 패턴 40 ; 폴리머 잔유물
상기 목적을 달성하기 위하여 본 발명은, 금속층을 형성하는 단계; 상기 금속층 위에 감광막을 형성하는 단계; 상기 감광막을 현상, 노광하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로 하여 상기 금속층을 식각함으로써 금속 패턴을 형성하는 단계; O2, H2O, 및 C2F6를 포함하는 감광막 제거 가스를 이용하여 상기 감광막 패턴을 제거하는 단계;를 포함한다.
또한, 상기 금속 패턴을 형성하는 단계는 Cl2, BCl2, CHF3를 포함하는 플라즈마 상태의 식각 가스로 식각한다.
또한, 상기 감광막 패턴을 제거하는 단계에서 사용되는 감광막 제거 가스는 플라즈마 상태이다.
또한, 상기 감광막 패턴을 제거하는 단계는 5 내지 10 Torr의 압력 하에서 진행한다.
또한, 상기 감광막 패턴을 제거하는 단계에서 첨가되는 상기 C2F6는 1 내지 10 sccm이다.
또한, 상기 감광막 패턴을 제거하는 단계는 공정 시간이 30 내지 90 초 내이며, 180 내지 260℃의 온도에서 진행한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 우선 산화막 위에 금속층을 형성한다. 산화막은 웨이퍼(Wafer)가 될 수도있고, 반도체 소자 제조 공정 중에 형성된 산화막이 될 수도 있다. 그리고, 산화막 위에 형성된 금속층은 스퍼터링(sputtering)의 방법으로 형성할 수 있다. 다음으로, 금속층을 패터닝하기 위해 금속층 위에 감광막을 형성한다.
그리고, 도 2에 도시된 바와 같이, 감광막을 현상, 노광하여 감광막 패턴을 형성한다. 감광막 패턴은 나중에 형성될 금속 패턴과 동일한 패턴으로 형성한다.
그리고, 도 3에 도시된 바와 같이, 감광막 패턴을 마스크로 하여 식각함으로써 금속 패턴을 형성한다. 이 경우에 Cl2, BCl2, CHF3를 포함하는 플라즈마 상태의 식각제로 식각한다. 이 때, 감광막 패턴도 식각의 영향으로 형상이 변하고, 금속 패턴의 측벽에 폴리머 잔여물이 발생한다.
이러한 폴리머 잔여물의 발생에 대해 상세히 설명한다.
반도체 소자의 고 집적화에 따라 금속 패턴의 선 폭이 작을 것이 요구된다. 선 폭이 작은 금속 패턴을 형성하기 위해서는 감광막의 두께를 줄이고, 감광막의 패턴을 형성함에 있어서, 단파장의 광을 이용하는 것이 바람직하다. 그러나 단파장의 광을 금속층에 조사하면 빛의 반사가 많이 발생하므로 이를 줄이기 위해 산화막 계열의 ARC(Anti- reflect coating)층과 TiN 등을 금속층 위에 형성한다. 이에 따라 금속 식각 공정에서도 ARC 층을 식각하기 위한 CHF3등의 폴리머 유발 가스(Gas)가 사용된다. 또한, 금속 식각 공정 중에 메탈릭 폴리머(Metallic polymer)도 발생한다. 이러한 폴리머 잔여물은 금속 패턴 사이에 마이크로 브리지를 형성하거나 단락 현상을 일으킬 수 있다.
이러한 폴리머 잔여물을 제거하기 위해, 다음으로, 도 4에 도시된 바와 같이, O2, H2O, 및 C2F6를 포함하는 감광막 제거제를 이용하여 감광막 패턴을 제거한다. 감광막 제거제는 O2, H2O, 및 C2F6를 포함하는 플라즈마 상태로 이용한다.
이 경우에 C2F6는 1 내지 10 sccm 의 소량만을 첨가한다. 이는 플라즈마를 발생시키는 장비가 대부분 석영 재질이므로 C2F6이 플라즈마 발생 장비를 부식시키는 것을 미연에 방지하기 위함이다. 또한, O2, H2O 는 200 내지 5000 sccm 정도의 양이 바람직하다.
이러한 감광막 패턴을 제거하는 단계는 압력을 5 내지 10 Torr로 설정하고, 공정 시간이 30 내지 90 초 내인 것이 바람직하다. 또한, 온도는 180 내지 260℃ 로 설정하고, 500 내지 2000 Watt 의 파워로 공정을 진행하는 것이 바람직하다.
이러한 감광막 패턴을 제거하는 단계를 거친 경우에는, 도 5에 도시된 바와 같이, 금속 패턴의 측벽과 선 폭에는 폴리머 잔여물이 남아 있지 않고 완전히 제거된다. 따라서, 별도의 습식 클리닝 공정이 요구되지 않는다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 감광막 제거 공정 중에 폴리머 잔여물 제거에 효과가 큰 C2F6을 사용함으로써 폴리머 잔여물에 의한 누설 전류의 증가 및 단락 현상을 방지 할 수 있다.
또한, 별도의 클리닝 공정이 필요하지 않아서 공정 시간이 단축되고, 별도의 클리닝 장비을 사용하지 않음으로써 제조 원가의 상승을 방지할 수 있다는 장점이 있다.

Claims (7)

  1. 금속층을 형성하는 단계;
    상기 금속층 위에 감광막을 형성하는 단계;
    상기 감광막을 현상, 노광하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 하여 상기 금속층을 식각함으로써 금속 패턴을 형성하는 단계;
    O2, H2O, 및 C2F6를 포함하는 감광막 제거 가스를 이용하여 상기 감광막 패턴을 제거하는 단계;
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 금속 패턴을 형성하는 단계는 Cl2, BCl2, CHF3를 포함하는 플라즈마 상태의 식각 가스로 식각하는 반도체 소자의 제조 방법.
  3. 제2항에서,
    상기 감광막 패턴을 제거하는 단계에서 사용되는 감광막 제거 가스는 플라즈마 상태인 반도체 소자의 제조 방법.
  4. 제3항에서,
    상기 감광막 패턴을 제거하는 단계는 5 내지 10 Torr의 압력 하에서 진행하는 반도체 소자의 제조 방법.
  5. 제1항 또는 제4항에서,
    상기 감광막 패턴을 제거하는 단계에서 첨가되는 상기 C2F6는 1 내지 10 sccm인 반도체 소자의 제조 방법.
  6. 제5항에서,
    상기 감광막 패턴을 제거하는 단계는 공정 시간이 30 내지 90 초 내인 반도체 소자의 제조 방법.
  7. 제6항에서,
    상기 감광막 패턴을 제거하는 단계는 180 내지 260℃의 온도에서 진행하는 반도체 소자의 제조 방법.
KR10-2002-0081993A 2002-12-20 2002-12-20 반도체 소자의 제조 방법 KR100472033B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081993A KR100472033B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081993A KR100472033B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040055349A true KR20040055349A (ko) 2004-06-26
KR100472033B1 KR100472033B1 (ko) 2005-03-10

Family

ID=37348039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0081993A KR100472033B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100472033B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101941531B1 (ko) 2017-02-06 2019-01-23 이상운 수액세트용 유량 조절장치
KR102220569B1 (ko) 2020-09-24 2021-02-26 류양렬 수액라인 연결 장치

Also Published As

Publication number Publication date
KR100472033B1 (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
JP4335441B2 (ja) 有機反射防止膜のエッチングプロセス
KR100472033B1 (ko) 반도체 소자의 제조 방법
KR100510440B1 (ko) 세정용액및이를이용한반도체소자의세정방법
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
JP2006276869A (ja) 半導体装置の製造方法
KR100484896B1 (ko) 금속 식각 공정 시 금속 부식 방지 방법
KR0131719B1 (ko) 반도체소자의 금속배선 제조방법
KR19990057882A (ko) 반도체 장치 제조 방법
KR20100077858A (ko) 반도체 소자의 금속배선 형성 방법
KR0137619B1 (ko) 반도체 장치 제조 방법
KR20020007589A (ko) Ｃｆ４가스를 이용한 에싱 방법
KR100267771B1 (ko) 반도체소자의 제조방법
KR0172232B1 (ko) 금속패턴 형성방법
KR100217904B1 (ko) 레지스트 제거 방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100186508B1 (ko) 폴리머 제거 방법
KR0168166B1 (ko) 반도체 소자의 폴리머 제거방법
KR19980026563A (ko) 감광막 제거방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100464660B1 (ko) 반도체 소자의 식각부산물 제거방법
JPH05175159A (ja) 半導体素子の製造方法
KR20020045897A (ko) 반도체소자의 미세패턴 형성방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100686449B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee