KR20040033670A - 가변 스위치망을 이용한 위상 천이기의 회로 - Google Patents

가변 스위치망을 이용한 위상 천이기의 회로 Download PDF

Info

Publication number
KR20040033670A
KR20040033670A KR1020020062889A KR20020062889A KR20040033670A KR 20040033670 A KR20040033670 A KR 20040033670A KR 1020020062889 A KR1020020062889 A KR 1020020062889A KR 20020062889 A KR20020062889 A KR 20020062889A KR 20040033670 A KR20040033670 A KR 20040033670A
Authority
KR
South Korea
Prior art keywords
network
phase shifter
circuit
path network
phase
Prior art date
Application number
KR1020020062889A
Other languages
English (en)
Other versions
KR100473117B1 (ko
Inventor
엄순영
전순익
정영배
육종관
박한규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0062889A priority Critical patent/KR100473117B1/ko
Publication of KR20040033670A publication Critical patent/KR20040033670A/ko
Application granted granted Critical
Publication of KR100473117B1 publication Critical patent/KR100473117B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

본 발명은 반도체 스위치 소자를 이용하는 전송형 스위치망 위상 천이기에 적용되는 가변 스위치망을 이용한 위상 천이기의 회로에 관한 것이다. 이를 위하여 본 발명은 중심 주파수에서 180°의 전기적 길이를 갖는 주 전송 선로와, 주 전송 선로의 양끝단에 병렬로 연결된 45°의 전기적 길이를 갖는 개방 및 단락 스터브들로 구성되며, 원하는 위상 천이량에서 주파수 응답에 따른 최소 위상 오차 및 입출력 임피던스 정합을 제공하도록 주 전송 선로와 스터브들의 특성 임피던스들이 조정되도록 한다. 따라서, 본 발명은 두 회로망간의 위상차의 균일한 위상 특성, 즉 광대역 위상 특성을 얻을 수 있어 일반적인 위상 천이기의 대역 내에서의 위상 오차를 보정할 수 있으며, 또한, 저가의 HMIC 설계 기술로 구현 가능하며, 고주파에서 동작하는 다양한 형태의 디지털 위상 천이기를 응용 설계할 수 있고, 게다가, 위상 오차의 보정으로 인해 광대역 특성을 실현하고, 기존 회로망 구조들의 제작상의 단점들을 극복할 수 있을 뿐만 아니라, 높은 임피던스로 인해 회로의 소형화를 가져올 수 있는 효과를 제공하여 준다.

Description

가변 스위치망을 이용한 위상 천이기의 회로{ Circuit of phase shifter for variable switching }
본 발명은 가변 스위치망을 이용한 위상 천이기의 회로에 관한 것으로, 보다 상세하게는 전송 회로망의 주파수에 따른 산란 위성 특성의 기울기를 조정할 수 있는 새로운 광대역 위상 천이기를 위한 가변 스위치망을 이용한 위상 천이기의 회로에 관한 것이다.
고주파 위상 천이기는 위성 통신/방송, 이동통신, 지상통신용 위상 배열 안테나 시스템의 능동 채널 블록, 빔성형 및 빔조향 블록에 절대적으로 필요한 소자이다.
위상 천이기는 RF(무선주파수) 신호의 위상을 변화시키는 2단자 소자, 즉 직류 바이어스 전압/전류의 제어신호에 의해 입출력 신호간에 요구되는 위상차를 제공하는 기능을 갖는 소자이다.
이러한 위상 천이기는 크게 기계적인 위상 천이기와 전자적인 위상 천이기로 구분되는데, 기계적인 위상 천이기는 1940~1950년대 초기 형태이고, 전자적인 위상 천이기는 1960년대 접어들면서 반도체 다이오드 위상 천이기가 개발된 후 위상 배열 기술의 필요성에 의해 개발이 활성화되고 있다.
이하에서 상술되는 위상 천이기는 전자적인 위상 천이기를 의미한다.
위상 천이기는 디지털과 아날로그 형태로 양분되는데, 이 중에서 디지털 형태의 위상 천이기는 페라이트 소재와 다이오드와 전계효과 트랜지스터(FET) 같은 반도체소재를 이용한 기술로 나뉘어진다.
위의 페라이트 소재를 이용한 위상 천이기의 특징은 고출력, 작은 삽입 손실, 높은 입출력 정합이 유리하며, 반도체 소재를 이용한 위상 천이기의 특징은 높은 스위칭 속도, 가역성, 신뢰성, 양호한 온도 특성, 경량화 및 소형화시킬 수 있다.
특히, 반도체 소재를 이용한 위상 천이기는 크게 개폐형과 부하형으로 구분되는 전송형(Transmission type)과, 서큐레이터 결합형과 하이브리드 결합형으로 구분되는 반사형(Reflection type)으로 분류된다.
도 1은 두 표준 전송 선로들간의 주파수에 따른 위상 천이 특성을 도시한 것이다.
도 1에 도시된 바와 같이, 전송 선로의 전기적인 길이(Electrical length)차만을 이용한 단순 구조의 위상 천이기의 경우에 위상 천이 특성은 대역 내에서의 주파수별 위상 특성 차이로 인한의 위상 오차를 나타낸다.
이러한 위상 오차는 전송 선로의 위상 산란 특성으로부터 기인된 것으로 위상 오차에 대한 동작 주파수 대역폭을 제한하는 주요 원인이 된다.
위와 같은 동작 주파수 대역 내에서의 위상 오차를 줄이기 위해, 다양한 형태의 회로망이 지속적으로 연구되고 있으며, 각각의 회로망이 갖는 고유한 제한 요인으로 인하여 그 적용 범위는 일부에 국한되고 있다.
종래 기술에 따른 제1 실시예의 위상 천이기는 두 경로중 하나 경로를 선택하는 스위치 회로망 구조를 갖는다.
위의 스위치 회로망 구조는 위상이 지연되는 한 개의 경로는 Z0의 표준 전송 선로를 사용하고, 위상이 앞서는 다른 경로는 λ/8(180°) 전송 선로 중심에 λ/8(45°) 개방-단락 병렬 스터브를 갖는다.
이러한 스위치 회로망 구조는 옥타브 대역에 걸쳐 15°~ 135°범위 내에서 선택적으로 위상 천이를 할 수 있다.
그런데, 종래 기술에 따른 제1 실시예의 위상 천이기는 설계상 위상 범위가 15°~ 135°를 갖도록 제한되어 있으며, 위상이 앞서는 경로의 회로망이 낮은 특성의 임피던스로 구현되므로 이중 스터브를 적용하는 회로 구현에 바람직하지 못하는문제점이 있다.
한편, 종래 기술에 따른 제2 실시예의 광대역 180°위상 천이기는 동작 대역 내에서 입력 RF 신호에 무관하게 동작하는 구조를 갖는다.
위의 위상 천이기 비트는 두 경로로 구성되는 스위치망 구조이며, 각 경로는 결합 전송 선로 부분과 하이브리드형 회로망 부분으로 구성되고, 상대적인 위상 차이는 두 경로의 위상차로서 180°이다.
종래 기술에 따른 제2 실시예의 위상 천이기는 고정된 180° 위상 천이량을 갖으며, 부가적으로 요구되는 입출력 정합 회로가 동작 대역폭을 감소시키는 원인으로 작용한다는 문제점이 있다.
또한, 종래 기술에 따른 제2 실시예의 위상 천이기는 제작이 용이한 HMIC(Hybrid Microwave Integrated Circuit, HMIC) 기술로는 구현이 불가능하며, MMIC(Monolithic Microwave Integrated Circuit, MMIC)의 형태로만 구현이 가능하다는 제작상의 단점을 갖고 있다.
이러한 위상 천이기의 제작상의 단점은 후막 기술로 구현이 어려운 쉬프만(Schiffman) 위상 천이기에서도 확인할 수 있으며, 전송 선로 사이의 결합량이 감소할수록 대역폭 역시 감소하는 광대역 설계상의 단점을 나타낸다.
따라서, 종래 기술에 따른 제2 실시예의 위상 천이기는 제작상, 설계상의 단점으로 인해 설계 및 공정 비용과 같은 개발비용 가격이 비싸다는 문제점이 있다.
본 발명은 위의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 저가의HMIC 설계 기술로 구현 가능하며, 광대역 특성을 갖는 회로망 구조를 개발함으로써 고주파에서 동작하는 다양한 형태의 디지털 위상 천이기를 응용 설계할 수 있는 가변 스위치망을 이용한 위상 천이기를 제공하는 것이다.
도 1은 두 표준 전송 선로들간의 주파수에 따른 위상 천이 특성을 도시한 것이다.
도 2는 본 발명에 따른 제1 실시예의 가변 스위치망을 이용한 위상 천이기의 회로를 도시한 것이다.
도 3은 본 발명에 따른 제2 실시예의 가변 스위치망을 이용한 위상 천이기의 회로를 도시한 것이다.
도 4는 도 3의 제1 경로 회로망에 대한 우모드 및 기모드 등가회로의 구성을 도시한 것이다.
도 5는 도 3의 제2 경로 회로망에 대한 우모드 및 기모드 등가회로의 구성을 도시한 것이다.
도 6은 위상 천이량에 따른 각 선로들의 정규화 임피던스간의 관계를 나타낸 그래프이다.
도 7은 본 발명에 따른 제3 실시예의 가변 스위치망을 이용한 위상 천이기의 회로의 구성을 도시한 것이다.
도 8 및 도 9는 정규화 주파수에 대한 각 위상 비트의 전기적 특성을 도시한것이다.
도 10은 본 발명에 따른 실시예들의 가변 스위치망을 이용한 위상 천이기의 회로를 이용해 제작된 45°, 90°, 180°위상 천이기들의 형태를 도시한 것이다.
도 11 내지 도 13은 45°, 90°, 180°위상 비트들의 전기적인 성능들을 도시한 것이다.
도 14 내지 도 16은 각 위상 천이 비트의 S11 및 S21의 진폭 특성들을 도시한 것이다.
도 17은 각 위상 천이 비트의 S21 위상 특성들을 도시한 것이다.
도 18은 본 발명에 따른 실시예들의 가변 스위치망을 이용한 위상 천이기의 회로를 이용해 제작된 3비트 위상 천이기의 형태를 도시한 것이다.
도 19는 3비트 위상 천이기의 위상 제어 특성을 도시한 것이다.
상기한 바와 같은 목적을 실현하기 위한 본 발명에 따른 가변 스위치망을 이용한 위상 천이기의 회로의 특징은, 입출력 특성 임피던스(Z0)와 제1 전기적 길이()로 표현되는 기준 표준 전송 선로를 포함하는 제1 경로 회로망; 제2 특성 임피던스(Zm)와 제2 전기적 길이()로 표현되는 주전송 선로와, 상기 주전송 선로의 양끝단에 제3 특성 임피던스(Zs)와 제3 전기적 길이()로 표현되는 개방 병렬 스터브 선로 및 단락 병렬 스터브 선로가 연결되는 제2 경로 회로망; 및 상기 제1 경로 회로망과 제2 경로 회로망 중에서 하나의 경로만을 선택하도록 스위칭 동작하는 스위칭부를 포함한다.
위에서, 상기 제1 경로의 회로망의 기준 표준 전송 선로는 위상 천이기의 입출력 특성 임피던스(Z0) 및 전기적 길이를 조정하는 것이 바람직하다.
상기 제1 경로의 회로망의 기준 표준 전송 선로는, 상기 제1 전기적 길이가 동작 주파수 대역의 중심 주파수에서 설계된 기본 위상 천이량()에 원하는 위상 천이량을 얻기 위한 부가적인 전기적 길이를 합한 값을 갖는 것이 바람직하다.
상기 제2 경로 회로망은, 90°이상의 큰 위상 천이량을 갖는 위상 천이기 설계시, 상기 제2 전기적 길이()는 λ /2(180°)이고, 상기 제3 전기적 길이()는 λ /8(45°)인 것이 바람직하다.
상기 제2 경로 회로망은 주파수에 따른 위상의 기울기가 원하는 위상 천이량에 따라 상기 주 전송 선로의 정규화 임피던스()와 상기 스터브 선로의 정규화 임피던스()를 조정하여 얻는 것이 바람직하다.
45°이하의 작은 위상 천이량을 갖는 위상 천이기의 설계시, 상기 제2 경로 회로망의 개방 병렬 스터브 선로의 등가 커패시턴스(Cs)와 상기 단락 병렬 스터브 선로의 등가 인덕턴스(Ls)는 하기한 수학식 8로 표현된다.
상기 제1 경로 회로망과 제2 경로 회로망에서 등가 커패시턴스(Cs)와 등가 인덕턴스(Ls)를 이용한 산란 매개 변수(scattering parameters)(Sij(i, j=1,2, 3, 4))는 중심 주파수에서 하기한 수학식 9와 같이 유도된다.
상기 제1 경로 회로망과 제2 경로 회로망에 대한 상대적인 위상 천이량은 하기한 수학식 10과 같이 나타낸다.
한편, 본 발명에 따른 가변 스위치망을 이용한 위상 천이기의 회로의 또 다른 특징은, 제4 특성 임피던스(Zm1)와 제4 전기적 길이()로 표현되는 주전송 선로와, 상기 주전송 선로의 양끝단에 입출력 특성 임피던스(Z0)와 제5 전기적길이()로 표현되는 위상지연 선로들, 및 제6 특성 임피던스(Zs1)와 제6 전기적 길이()로 표현되는 개방 병렬 스터브 선로 및 단락 병렬 스터브 선로가 연결되는 제1 경로 회로망; 제7 특성 임피던스(Zm2)와 제7 전기적 길이()로 표현되는 주전송 선로와, 상기 주전송 선로의 양끝단에 제8 특성 임피던스(Zs2)와 제8 전기적 길이()로 표현되는 개방 병렬 스터브 선로 및 단락 병렬 스터브 선로가 연결되는 제2 경로 회로망; 및 상기 제1 경로 회로망과 제2 경로 회로망 중에서 하나의 경로만을 선택하도록 스위칭 동작하는 스위칭부를 포함한다.
상기 스위칭부는, 상기 제1 경로 회로망에 연결되는 제1 및 제2 다이오드 쌍과, 상기 제2 경로 회로망에 연결되는 제3 및 제4 다이오드 쌍이 토글 스위칭(toggle switching) 동작하는 것이 바람직하다.
상기 제2 경로 회로망은 제1 경로 회로망의 기준 표준 전송 선로보다 더 산란적인 위상 특성(Dispersive phase characteristic)을 갖는 것이 바람직하다.
상기 주 전송 선로의 정규화 임피던스()는 각 위상 천이량에 대해 선형적으로 증가하고, 상기 스터브 선로의 정규화 임피던스()는 각 위상 천이량에 대해 비선형적으로 감소하는 것이 바람직하다.
위상 천이량에 따른 상기 주 전송 선로 및 스터브 선로의 정규화 임피던스 관계 값들은 하기한 수학식 7과 같이 나타낸다.
상기 제1 경로 회로망과 제2 경로 회로망은 주파수에 따른 위상의 기울기가 원하는 위상 천이량에 따라 상기 주 전송 선로의 정규화 임피던스들(,)과 상기 스터브 선로의 정규화 임피던스들(,)을 조정하여 얻는 것이 바람직하다.
상기 제1 경로 회로망과 제2 경로 회로망은,
90°보다 작은 위상 천이량을 갖는 위상 천이기 설계시, 상기 제4 전기적 길이()는 λ /2(180°)이고, 상기 제6 전기적 길이()는 λ /8(45°), 제7 전기적 길이()는 λ/2(180°)이고, 상기 제8 전기적 길이()는 λ /8(45°)인 것이 바람직하다.
상기 제1 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한 우 모드 입력 임피던스는 아래 수학식 1로 표현된다.
상기 제1 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한입력 단자에서의 우 모드 반사계수()는 아래 수학식 2와 같이 나타낸다.
상기 제1 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 기모드 입력 임피던스는 아래 수학식으로 표현된다.
단,여기서,는 주 전송 선로와 스터브 선로의 특성 어드미턴스를 나타낸다.
상기 제1 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 입력 단자에서의 기모드 반사계수()는 하기한 수학식 3과 같이 나타낸다.
상기 제1 경로 회로망에 대한 산란 매개 변수(scattering parameters)(Sij(i, j=1,2))는 우 모드 및 기모드 반사계수에 중첩의 원리를 적용하여 하기한 수학식 4와 같이 나타냄;
상기 제2 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한 우 모드 입력 임피던스는 아래 수학식으로 표현되는데.
상기 제2 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한입력 단자에서의 우 모드 반사계수()는 아래 수학식과 같다.
상기 제2 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 기모드 입력 임피던스는 아래 수학식으로 표현되는데,
단,이고,=0 이다.
상기 제2 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 입력 단자에서의 기모드 반사계수()는 아래 수학식과 같이 나타내는데,
여기서,는 Y0의 입출력 특성 어드미턴스로 정규화된 주 전송 선로와 스터브 선로의 특성 어드미턴스를 나타내고,=0이다.
상기 제2 경로 회로망에 대한 산란 매개 변수(scattering parameters)(Sij(i, j=3,4)는 우 모드 및 기모드 반사계수에 중첩의 원리를 적용하여 하기한 수학식 4와 같이 나타낸다.
상기 제1 경로 회로망과 제2 경로 회로망에 대한 상대적인 위상 천이량은 하기한 수학식 6과 같다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 제1 실시예의 가변 스위치망을 이용한 위상 천이기의 회로를 도시한 것이다.
도 2에 도시된 바와 같이, 본 발명에 따른 제1 실시예의 회로는 제1 경로 회로망, 제2 경로 회로망, 스위칭부를 포함하고 있고, 90° 이상의 큰 위상 천이량을 갖는 위상 천이기 설계시 적합하다.
제1 경로 회로망은 입출력 특성 임피던스(Z0)와 제1 전기적 길이()로 표현되는 기준 표준 전송 선로(Reference standard transmission line)(TL1)를 포함한다.
기준 표준 전송 선로(TL1)는 설계하고자 하는 위상 천이기의 입출력 임피던스(Z0) 및 전기적 길이를 조정할 수 있다. 그리고, 기준 표준 전송 선로(TL1)의 전기적 길이()는 동작 주파수 대역의 중심 주파수()에서 설계된 기본 위상 천이량 180°()에 원하는 위상 천이량을 얻기 위한 부가적인 전기적 길이를 합한 값을 갖는다.
이러한 제1 경로 회로망은 1에 나타나 있듯이, 중심 주파수보다 낮은 주파수 대역에서는 중심 주파수에서보다 위상이 지연되고, 높은 주파수에서는 위상이 앞서는 전형적인 대역 내 위상오차()의 특성을 보인다.
제2 경로 회로망은 제2 특성 임피던스(Zm)와 제2 전기적 길이()로 표현되는 lambda /2(180°) 주 전송 선로(TL2)와, 주 전송 선로(TL2)의 양끝단에 제3 특성 임피던스(Zs)와 제3 전기적 길이()로 표현되는 λ /8(45°) 개방 병렬 스터브 선로(OSL1, OSL2) 및 단락 병렬 스터브 선로(SSL1, SSL2)가 연결된다.
위와 같이, 제2 경로 회로망은 OSL1과 OSL2, 및 SSL1과 SSL2로 표시되는 45°개방 및 단락 병렬 스터브 선로들이 연결된 복합 구조를 갖는다.
제2 경로 회로망은 제1 경로 회로망의 기준 표준 전송 선로보다 더 산란적인 위상 특성(Dispersive phase characteristic)을 갖으며, 주파수에 따른 위상의 기울기는 원하는 위상 천이량에 따라 주 전송 선로의 정규화 임피던스()와 스터브 선로의 정규화 임피던스()를 조정함으로써 얻을 수 있다.
스위칭부는 제1 및 제2 다이오드(D1, D2) 쌍, 제3 및 제4 다이오드(D3, D4) 쌍의 토글 스위칭(toggle switching) 동작으로 인해 제1 경로 회로망과 제2 경로 회로망 중에서 하나의 경로만을 선택한다.
도 2에서, 참조부호 ①~④는 회로의 노드점을 나타낸다.
도 3은 본 발명에 따른 제2 실시예의 가변 스위치망을 이용한 위상 천이기의 회로를 도시한 것이다.
도 3에 도시된 바와 같이, 본 발명에 따른 제2 실시예의 회로는 위의 제1 실시예와 마찬가지로 제1 경로 회로망, 제2 경로 회로망, 및 스위칭부를 포함하지만90°보다 작은 위상 천이량이 요구되는 위상 천이기 설계에 적용하기 위해 변형된 구조를 갖는다.
제1 경로 회로망은 제4 특성 임피던스(Zm1)와 제4 전기적 길이()로 표현되는 180°주 전송 선로(TL3), 주 전송 선로(TL3)의 양끝단에 입출력 특성 임피던스(Z0)와 제5 전기적 길이(/2)로 표현되는 위상지연 선로들(DTL1, DTL2), 및 제6 특성 임피던스(Zs1)와 제6 전기적 길이()로 표현되는 45°개방 병렬 스터브 선로(OSL3, OSL4) 및 45°단락 병렬 스터브 선로(SSL3, SSL4)가 연결된다.
제2 경로 회로망은 제7 특성 임피던스(Zm2)와 제7 전기적 길이()로 표현되는 180°주 전송 선로(TL4)와, 주 전송 선로(TL4)의 양끝단에 제8 특성 임피던스(Zs2)와 제8 전기적 길이()로 표현되는 45°개방 병렬 스터브 선로(OSL5, OSL6) 및 45°단락 병렬 스터브 선로(SSL5, SSL6)가 연결된다.
스위칭부는 D1~D4 다이오드들을 이용해 제1 경로 회로망과 제2 경로 회로망 중에서 하나의 경로만을 선택한다.
본 발명에 따른 제2 실시예의 회로는 제1 경로 회로망과 제2 경로 회로망의 주 전송 선로들(TL3, TL4)의 정규화 임피던스들(,), 제1 경로 회로망의 스터브 선로들(OSL3, OSL4, SSL3, SSL4)의 정규화 임피던스(), 제2 경로 회로망의 스터브 선로들(OSL5, OSL6, SSL5, SSL6)의 정규화 임피던스()를 각각 조정함으로써 원하는 위상 천이량을 얻을 수 있다.
제2 경로 회로망은 제1 경로 회로망에 비해 상대적으로 강한 산란 위상 특성을 갖는다.
위에서 상술한 본 발명에 따른 실시예들의 변 스위치망을 이용한 위상 천이기의 회로에 대한 동작을 첨부된 도면을 참고하여 설명하면 다음과 같다.
이하 설명에서, 도 4 내지 도 6은 이론적인 접근이 용이한 본 발명에 따른 제2 실시예의 변형된 구조를 이용하여 이론적 해석을 수행한다.
도 4는 도 3의 제1 경로 회로망에 대한 우모드 및 기모드 등가회로의 구성을 도시한 것이다.
도 4에 나타나 있듯이, 제1 경로 회로망에 대한 등가회로는 위상 천이기의 대칭적인 구조를 고려하여 우모드 및 기모드 해석방법을 수행하기 위한 것이다.
먼저, 우모드 등가 회로에 대한 우모드 입력 임피던스는 아래 수학식 1과 같다.
단,
여기서,는 주 전송 선로와 스터브 선로의 특성 어드미턴스를 나타낸다.
또한, 입력 단자에서의 우모드 반사계수는 아래 수학식 2와 같이 나타낸다.
위 수학식 2에서,는 Y0의 입출력 특성 어드미턴스로 정규화된 주 전송 선로와 스터브 선로의 특성 어드미턴스를 나타낸다.
다음, 동일한 방법으로 기모드 등가회로의 입력 단자에서의 기모드 반사계수는 아래 수학식 3과 같다.
수학식 3에서 기모드 반사계수는 수학식 2에서 ()가()로 대체되었음을 알 수 있다.
따라서, 제1 경로 회로망에 대해 얻어진 우모드 및 기모드 반사계수에 대하여 중첩의 원리를 적용하면 제1 경로 회로망에 대한 산란 매개 변수(scattering parameters)(Sij(i, j=1,2))가 아래 수학식 4와 같이 나타난다.
단,
도 5는 도 3의 제2 경로 회로망에 대한 우모드 및 기모드 등가회로의 구성을 도시한 것이다.
도 5에 나타나 있는 우모드 및 기모드 등가 회로를 이용하면, 제2 경로 회로망에 대한 산란 매개 변수(i, j=3,4)는 위에서 설명한 제1 경로 회로망과 동일한 해석 과정 하에=0이라는 조건과 구분 첨자를 2로 치환함으로써 아래 수학식 5를 얻을 수 있다.
단,
여기서, 상대적인 위상 천이량은 아래 수학식 6과 같고, ,,,의 관계식이 주어지며,는 중심 주파수,는 정규화 주파수를 각각 나타낸다.
단,
어느 한 실시예에서 언급한 내용 중 다른 실시예에도 적용할 수 있는 내용은 다른 실시예에서 특별히 언급하지 않아도 이를 적용할 수 있는 것은 당업자에게 자명하다.
따라서, 본 발명에 따른 제1 실시예의 회로는 도 4 및 도 5에서 기술한 동일한 방법으로 그 회로 구조에 대한 이론적인 해석을 쉽게 유도할 수 있다.
위와 같이, 도 2 및 도 3에서 제안된 본 발명에 따른 제1 및 제2 실시예의 위상 천이기의 회로는 사용자가 원하는 회로 설계를 위해 정규화 임피던스(,)의 값들을 적절히 선택하여 주파수 응답에 따른 입출력 임피던스 정합과 위상 특성을 최적화시킨다.
도 6은 위상 천이량에 따른 각 선로들의 정규화 임피던스간의 관계를 나타낸 그래프이다.
도 6은 VSWR(전압정재파비)=1.15 : 1 및 최대 위상 오차가 2°이하인 설계 조건 하에서, 본 발명에 따른 제1 및 제2 실시예에서 제안된 회로 구조의 구현 가능성을 확인하기 위해 제1 실시예의 회로 구조에 대한 컴퓨터 시뮬레이션을 통하여 추출된 위상 천이량에 따른 정규화 임피던스(,)의 최적치를 그래프로 나타낸 것이다.
도 6에 도시된 바와 같이, 스터브 선로의 특성 임피던스()는 각 위상 천이량에 대하여 비선형적으로 감소하는 반면, 주 전송 선로의 특성 임피던스()는 선형적으로 증가하는 성향을 보인다.
위상 천이량에 따른 주 전송 선로 및 스터브 선로의 임피던스 관계 값들은 도 6의 관계 그래프로부터 아래 수학식 7과 같은 근사식으로 표현될 수 있다.
단,
특히, 45°미만의 비교적 작은 위상 비트를 설계하는 경우에 스터브 선로의 특성 임피던스()의 설계 값이 HMIC(Hybrid Microwave Integrated Circuit) 기법으로는 구현이 불가능하다는 문제점이 있다.
이러한 제작상의 제한성을 극복하기 위하여, 본 발명에 따른 제2 실시예에서 제안한 변형된 구조의 회로를 이용하면 도 6의 그래프로부터 HMIC 제작 기법으로 구현이 가능한 정규화 임피던스(,)의 값들을 적절히 선택할 수 있다.
그런데, 본 발명에 따른 제2 실시예의 회로는 그 동작 주파수 대역폭이 제1 실시예의 회로에서의 대역폭보다 상대적으로 감소한다는 단점이 있다.
도 7은 본 발명에 따른 제3 실시예의 가변 스위치망을 이용한 위상 천이기의 회로의 구성을 도시한 것이다.
도 7에 도시된 바와 같이, 본 발명에 따른 제3 실시예의 회로는 위에서 설명한 제1 실시예 및 제2 실시예와 마찬가지로 제1 경로 회로망, 제2 경로 회로망, 및 스위칭부를 포함하는데, 제2 경로 회로망이 집중 소자들로 구성된다는 점이 제1 실시예 및 제2 실시예와 달라진다.
즉, 본 발명에 따른 제3 실시예의 회로는 22.5°와 같이 작은 위상 천이량을 갖는 위상 천이기를 설계하는 경우에 집중 소자들, 즉 등가 커패시턴스(Cs)와 등가 인덕턴스(Ls)를 이용하여 아주 높은 스터브 선로의 임피던스 값들을 등가적으로 대체한 구조를 갖는다.
집중 소자들을 이용하여 설계된 제3 실시예의 회로는 주파수 응답에 따른 위상 및 입출력 임피던스 정합 특성이 비대칭, 비주기적이므로 아주 작은 위상 천이량을 갖는 위상 천이기 구조에만 적합하다.
도 7과 도2를 비교해볼 때, 제2 경로 회로망의 개방 병렬 스터브 선로는 등가 커패시턴스(Cs)로, 단락 병렬 스터브 선로는 등가 인덕턴스(Ls)는 대체됨을 알 수 있다.
위에서, 등가 커패시턴스와 등가 인덕턴스는 아래 수학식 8로 나타남을 알 있다.
여기서,는 동작 주파수 대역의 중심 주파수이다.
위의 수학식 8과 같이 표기되는 집중 소자들을 이용한 제3 실시예의 회로에서 산란 매개 변수는 중심 주파수에서 수학식 9와 같이 유도된다.
단,
또한, 제1 경로 회로망과 제2 경로 회로망에 대한 상대적인 위상 천이량은 아래 수학식 10과 같이 나타나고,,,의 관계식이 주어진다.
한편, 도 8 및 도 9는 정규화 주파수에 대한 각 위상 비트의 전기적 특성을 도시한 것이다.
도 8 및 도 9는 도 2의 제1 실시예의 회로를 갖는 위상 천이기에 대하여 주어진 설계 조건과 수학식 7을 이용한 컴퓨터 시뮬레이션 결과를 도시한 것이다.
도 8 및 도 9를 통해 알 수 있듯이, 위상 천이기의 동작 특성은 위상 천이량의 증가에 따라 주파수 대역폭이 감소하는 반비례 관계를 보인다.
이러한 구조의 위상 천이기를 사용하여 90°비트 위상 천이기를 설계할 경우에, 위상 천이기의 동작 특성은 옥타브 대역폭(Octave bandwidth)을 구현할 수 있으며, 180°비트 위상 천이기를 설계할 경우에도 약 50% 정도의 광대역 특성을 보여준다.
위상 천이량에 따른 입출력 임피던스 정합 및 위상 오차 대역폭은 다음 표 1과 같이 요약된다.
위상천이량 I/O 정합 대역폭(%) 위상 오차 대역폭(%)
22.5° 0.979 11.420 117.5 115.6
45° 1.058 5.042 90.6 99.8
90° 1.245 2.348 66.0 67.8
180° 1.620 1.278 45.4 49.9
270° 2.004 0.894 35.2 38.9
- 각 위상 천이량에 대한 입출력 임피던스 정합 및 위상 오차 대역폭 -
여기서, 위상 오차 대역폭이란 위상 천이량에 따라 설계된 위상 천이기의 응답 위상 오차율을 주파수 대역폭으로 표현한 개념으로 기술한다.
위의 표 1에 의하면, 위상 천이량이 증가함에 따라,은 증가하며는 감소하는 현상을 보인다. 입출력 임피던스 정합 및 위상 오차 대역폭은 일반적으로 모두 감소하나, 임피던스 대역폭이 보다 급격히 감소하는 경향을 보인다.
이렇게 임피던스 대역폭이 급격히 감소하는 이유는, 병렬 이중 스터브의 임피던스가 감소하고 주전송 선로의 임피던스가 증가하여 중심 주파수에서 벗어난 주파수 특성이 입출력 정합 및 위상 특성에 민감하게 작용하기 때문이다.
본 발명에 따른 실시예들의 위상 천이기의 회로에 대한 이론 및 설계 검증을 위하여, 중심 주파수 3㎓에서 동작하는 45°, 90°, 180°위상 천이기를 제작하고, 이 위상천이기들을 제작하기 위한 설계변수들은 수학식 7을 이용한다.
아래 표 2에 각 위상 천이기들의 설계 변수 값들을 요약 정리하면 다음과 같다.
항목 45°PS 90°PS 180°PS
지연선로의 전기적 변수 주선로 Zm1 61.9Ω 50Ω 50Ω
180° 270° 360°
스터브선로 Zs1 12.5Ω - -
45° - -
기준선로의 전기적 변수 주선로 Zm2 71.35Ω 61.9Ω 80.8Ω
180° 180° 180°
스터브 선로 Zs2 83.7Ω 125.6Ω 62.8Ω
45° 45° 45°
독립적으로 제작된 각각의 위상 천이기(PS)들은 유전율(εr) 2.17, 기판 두께(H) 20 mils, 동박두께(T) 0.5(oz) 및 탄젠트 손실(tan δ@10㎓) 0.0009를 갖는 Taconic사의 TLY-5A 터프론 기판을 사용하여 제작된다.
이렇게 하여 제작된 제품들이 도 10에 도시되어 있는데, 도 10은 본 발명에 따른 실시예들의 가변 스위치망을 이용한 위상 천이기의 회로를 이용해 제작된 45°, 90°, 180°위상 천이기들의 형태를 도시한 것이다.
또한, 각 위상 천이기들의 레이아웃(Layout)에 대하여 상용 전자기의(Electromagnetic) 시뮬레이터인 Ensemble을 이용하여 시뮬레이션한 전기적인 성능들은 도 11 내지 도 13에 도시하고 있다.
도 11 내지 도 13은 45°, 90°, 180°위상 비트들의 전기적인 성능들을 도시한 것으로서, R은 기준 선로, D는 지연 선로를 의미한다.
도 11 내지 도 13의 시뮬레이션 결과에서 알 수 있듯이, 각 위상 천이기들의 삽입 손실 특성, 입출력 반사 손실 특성, 위상 특성은 약 150㎓ 정도의 하향 주파수 특성을 갖는다.
위와 같은 결과는 단락 회로를 위한 비어홀(Via hole) 효과 및 전송 선로간의 인터페이스 부분에서 나타나는 전이(transition) 효과를 PCB 레이아웃 설계시 정확히 반영하지 않은 것에 기인한다.
도 14 내지 도 16은 각 위상 천이 비트의 S11 및 S21의 진폭 특성들을 도시한 것이고, 도 17은 각 위상 천이 비트의 S21 위상 특성들을 도시한 것이다.
도 14 내지 도 17은 도 10과 같이 제작된 위상 천이기는 HP 8510C 벡터 망 분석기를 이용하여 전기적 성능을 측정한 결과들을 도시하고 있다.
도 14 내지 도 16의 S11 및 S21 진폭 특성, 도 17의 S21 위상 특성은 도 11 에서 도 13의 시뮬레이션 결과들의 전기적 특성들과 잘 일치함을 보여주고 있다. 또한, 도 14 내지 도 17에서는 SMA 커넥터를 포함한 결과들로서 각 단일 비트 위상 천이기들의 입출력 반사 손실이 요구되는 임피던스 대역폭에서 모두 -20dB 이하임을 알 수 있다.
도 18은 본 발명에 따른 실시예들의 가변 스위치망을 이용한 위상 천이기의 회로를 이용해 제작된 3비트 위상 천이기의 형태를 도시한 것이다.
도 18에 나타나 있듯이, 3비트 위상 천이기는 도 10과 동일한 전기적 특성을 갖는 기판을 사용하여 단일 위상 천이기들의 개별 검증 단계를 거친 후 단일 위상 천이기들을 직렬로 연결하여 설계 제작한 것이다.
도 19는 3비트 위상 천이기의 위상 제어 특성을 도시한 것으로서, 도 18의 3비트 위상 천이기의 주파수 응답에 따른 위상 제어 특성을 나타내고 있다.
도 19에 도시된 바와 같이, 도 19의 실험 결과는 약 50%의 대역폭 내에서 최대 누적 위상 오차가 5° 이하임을 보여주고, 동작 주파수 대역에서 나타나는 심한 위상 변화 특성은 위상 천이기에 적용되는 이중 스터브에 의한 주파수 특성에 기인한다.
이는 일반적으로 회로의 주 전송선로에 연결된 병렬 스터브는 대역 저지 특성을 보여주기 때문이다.
상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의한 가변 스위치망을 이용한 위상 천이기의 회로는 반도체 스위치 소자를 이용하는 전송형 스위치망 위상 천이기로서 두 회로망간의 위상차의 균일한 위상 특성, 즉 광대역 위상 특성을 얻기 위하여 표준 전송 선로의 양끝단에 λ/8 개방-단락 병렬 스터브들을 부착함으로써 일반적인 위상 천이기의 대역 내에서의 위상 오차를 보정할 수 있는 효과가 있다.
또한, 본 발명에 의한 가변 스위치망을 이용한 위상 천이기 회로는 저가의 HMIC 설계 기술로 구현 가능하며, 고주파에서 동작하는 다양한 형태의 디지털 위상 천이기를 응용 설계할 수 있는 효과가 있다.
또한, 본 발명에 의한 가변 스위치망을 이용한 위상 천이기 회로는 위상 오차의 보정으로 인해 광대역 특성을 실현하고, 기존 회로망 구조들의 제작상의 단점들을 극복할 수 있을 뿐만 아니라, 높은 임피던스로 인해 회로의 소형화를 가져올 수 있는 효과가 있다.

Claims (26)

  1. 입출력 특성 임피던스(Z0)와 제1 전기적 길이()로 표현되는 기준 표준 전송 선로를 포함하는 제1 경로 회로망;
    제2 특성 임피던스(Zm)와 제2 전기적 길이()로 표현되는 주전송 선로와, 상기 주전송 선로의 양끝단에 제3 특성 임피던스(Zs)와 제3 전기적 길이()로 표현되는 개방 병렬 스터브 선로 및 단락 병렬 스터브 선로가 연결되는 제2 경로 회로망; 및
    상기 제1 경로 회로망과 제2 경로 회로망 중에서 하나의 경로만을 선택하도록 스위칭 동작하는 스위칭부
    를 포함하는 가변 스위치망을 이용한 위상 천이기의 회로.
  2. 제 1 항에 있어서,
    상기 제1 경로의 회로망의 기준 표준 전송 선로는 위상 천이기의 입출력 특성 임피던스(Z0) 및 전기적 길이를 조정하는 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  3. 제 1 항에 있어서,
    상기 제1 경로의 회로망의 기준 표준 전송 선로는,
    상기 제1 전기적 길이가 동작 주파수 대역의 중심 주파수에서 설계된 기본 위상 천이량()에 원하는 위상 천이량을 얻기 위한 부가적인 전기적 길이를 합한 값을 갖는 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  4. 제 1 항에 있어서,
    상기 제2 경로 회로망은,
    90°이상의 큰 위상 천이량을 갖는 위상 천이기 설계시, 상기 제2 전기적 길이()는 λ /2(180°)이고, 상기 제3 전기적 길이()는 λ /8(45°)인 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  5. 제 1 항에 있어서,
    상기 제2 경로 회로망은 주파수에 따른 위상의 기울기가 원하는 위상 천이량에 따라 상기 주전송 선로의 정규화 임피던스()와 상기 스터브 선로의 정규화 임피던스()를 조정하여 얻는 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  6. 제 1 항에 있어서,
    45°이하의 작은 위상 천이량을 갖는 위상 천이기의 설계시, 상기 제2 경로 회로망의 개방 병렬 스터브 선로의 등가 커패시턴스(Cs)와 상기 단락 병렬 스터브 선로의 등가 인덕턴스(Ls)는 아래 수학식으로 표현됨;
    여기서,는 동작 주파수 대역의 중심 주파수임;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  7. 제 1항 또는 제 6 항에 있어서,
    상기 제1 경로 회로망과 제2 경로 회로망에서 등가 커패시턴스(Cs)와 등가 인덕턴스(Ls)를 이용한 산란 매개 변수(scattering parameters)(Sij(i, j=1,2, 3, 4))는 중심 주파수에서 아래 수학식과 같이 유도됨;
    단,
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  8. 제 1항 또는 제 6 항에 있어서,
    상기 제1 경로 회로망과 제2 경로 회로망에 대한 상대적인 위상 천이량은 아래 수학식과 같음;
    단,,,의 관계식이 주어짐;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  9. 제4 특성 임피던스(Zm1)와 제4 전기적 길이()로 표현되는 주전송 선로와, 상기 주전송 선로의 양끝단에 입출력 특성 임피던스(Z0)와 제5 전기적 길이()로 표현되는 위상지연 선로들, 및 제6 특성 임피던스(Zs1)와 제6 전기적길이()로 표현되는 개방 병렬 스터브 선로 및 단락 병렬 스터브 선로가 연결되는 제1 경로 회로망;
    제7 특성 임피던스(Zm2)와 제7 전기적 길이()로 표현되는 주전송 선로와, 상기 주전송 선로의 양끝단에 제8 특성 임피던스(Zs2)와 제8 전기적 길이()로 표현되는 개방 병렬 스터브 선로 및 단락 병렬 스터브 선로가 연결되는 제2 경로 회로망; 및
    상기 제1 경로 회로망과 제2 경로 회로망 중에서 하나의 경로만을 선택하도록 스위칭 동작하는 스위칭부
    를 포함하는 가변 스위치망을 이용한 위상 천이기의 회로.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 스위칭부는,
    상기 제1 경로 회로망에 연결되는 제1 및 제2 다이오드 쌍과, 상기 제2 경로 회로망에 연결되는 제3 및 제4 다이오드 쌍이 토글 스위칭(toggle switching) 동작하는 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  11. 제 1 항 또는 제 9 항에 있어서,
    상기 제2 경로 회로망은 제1 경로 회로망의 기준 표준 전송 선로보다 더 산란적인 위상 특성(Dispersive phase characteristic)을 갖는 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  12. 제 1 항 또는 제 9 항에 있어서,
    상기 주전송 선로의 정규화 임피던스()는 각 위상 천이량에 대해 선형적으로 증가하고, 상기 스터브 선로의 정규화 임피던스()는 각 위상 천이량에 대해 비선형적으로 감소하는 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  13. 제 12 항에 있어서,
    위상 천이량에 따른 상기 주전송 선로 및 스터브 선로의 정규화 임피던스 관계 값들은 아래 수학식과 같음;
    단,임;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  14. 제 9 항에 있어서,
    상기 제1 경로 회로망과 제2 경로 회로망은 주파수에 따른 위상의 기울기가 원하는 위상 천이량에 따라 상기 주전송 선로의 정규화 임피던스들(,)과 상기 스터브 선로의 정규화 임피던스들(,)을 조정하여 얻는 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  15. 제 9 항에 있어서,
    상기 제1 경로 회로망과 제2 경로 회로망은,
    90°보다 작은 위상 천이량을 갖는 위상 천이기 설계시, 상기 제4 전기적 길이()는 λ /2(180°)이고, 상기 제6 전기적 길이()는 λ /8(45°), 제7 전기적 길이()는 λ/2(180°)이고, 상기 제8 전기적 길이()는 λ /8(45°)인 것을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  16. 제 9 항에 있어서,
    상기 제1 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한 우 모드 입력 임피던스는 아래 수학식으로 표현됨;
    단,
    여기서,는 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타냄;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  17. 제 9 항에 있어서,
    상기 제1 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한입력 단자에서의 우 모드 반사계수()는 아래 수학식과 같음;
    여기서,는 Y0의 입출력 특성 어드미턴스로 정규화된 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타냄;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  18. 제 9 항에 있어서,
    상기 제1 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 기모드 입력 임피던스는 아래 수학식으로 표현됨;
    단,
    여기서,는 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타냄;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  19. 제 9 항에 있어서,
    상기 제1 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 입력 단자에서의 기모드 반사계수()는 아래 수학식과 같음;
    여기서,는 Y0의 입출력 특성 어드미턴스로 정규화된 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타냄;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  20. 제 17 항 또는 제 19 항에 있어서,
    상기 제1 경로 회로망에 대한 산란 매개 변수(scattering parameters)(Sij(i, j=1,2))는 우 모드 및 기모드 반사계수에 중첩의 원리를 적용하여 아래 수학식과 같이 나타냄;
    단,
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  21. 제 9 항에 있어서,
    상기 제2 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한우 모드 입력 임피던스는 아래 수학식으로 표현됨;
    여기서,는 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타냄;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  22. 제 9 항에 있어서,
    상기 제2 경로 회로망은 우 모드(even mode) 해석을 위한 등가 회로에 대한입력 단자에서의 우 모드 반사계수()는 아래 수학식과 같음;
    여기서,는 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타냄;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  23. 제 9 항에 있어서,
    상기 제2 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 기모드 입력 임피던스는 아래 수학식으로 표현됨;
    단,
    여기서,는 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타내고,=0 임;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  24. 제 9 항에 있어서,
    상기 제2 경로 회로망은 기모드(odd mode) 해석을 위한 등가 회로에 대한 입력 단자에서의 기모드 반사계수()는 아래 수학식과 같음;
    여기서,는 Y0의 입출력 특성 어드미턴스로 정규화된 주전송 선로와 스터브 선로의 특성 어드미턴스를 나타내고,=0임;
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  25. 제 22 항 또는 제 24 항에 있어서,
    상기 제2 경로 회로망에 대한 산란 매개 변수(scattering parameters)(Sij(i, j=3,4)는 우 모드 및 기모드 반사계수에 중첩의 원리를 적용하여 아래 수학식과 같이 나타냄;
    단,
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
  26. 제 9 항에 있어서,
    상기 제1 경로 회로망과 제2 경로 회로망에 대한 상대적인 위상 천이량은 아래 수학식과 같음;
    단,
    ,,
    을 특징으로 하는 가변 스위치망을 이용한 위상 천이기의 회로.
KR10-2002-0062889A 2002-10-15 2002-10-15 가변 스위치망을 이용한 위상 천이기의 회로 KR100473117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0062889A KR100473117B1 (ko) 2002-10-15 2002-10-15 가변 스위치망을 이용한 위상 천이기의 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0062889A KR100473117B1 (ko) 2002-10-15 2002-10-15 가변 스위치망을 이용한 위상 천이기의 회로

Publications (2)

Publication Number Publication Date
KR20040033670A true KR20040033670A (ko) 2004-04-28
KR100473117B1 KR100473117B1 (ko) 2005-03-10

Family

ID=37333079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0062889A KR100473117B1 (ko) 2002-10-15 2002-10-15 가변 스위치망을 이용한 위상 천이기의 회로

Country Status (1)

Country Link
KR (1) KR100473117B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106656093A (zh) * 2016-10-24 2017-05-10 汪茂稳 一种双频带非均匀传输线阻抗变换器的设计方法及电路
WO2019093580A1 (ko) * 2017-11-13 2019-05-16 순천향대학교 산학협력단 위상 천이기
KR102045498B1 (ko) * 2018-05-25 2019-11-18 한국과학기술원 위상 천이기 회로
CN110854483A (zh) * 2019-11-28 2020-02-28 辽宁工程技术大学 一种宽带小型化90°移相器及其设计方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313694B1 (ko) 2012-08-21 2013-10-08 전북대학교산학협력단 고조파 억제 가변 이중대역 대역통과 여파기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101801B2 (ja) * 1989-08-09 1995-11-01 三菱電機株式会社 ローデットライン形移相器
JPH0563101U (ja) * 1992-01-31 1993-08-20 三菱電機株式会社 マイクロ波位相調整回路
KR100255566B1 (ko) * 1997-12-22 2000-05-01 정선종 복합형 3비트 위상 천이기
JP3293585B2 (ja) * 1999-03-05 2002-06-17 日本電気株式会社 移相器
KR100325369B1 (ko) * 1999-05-04 2002-03-04 박태진 다이오드-단락형 선로가변 위상변위기
JP3356130B2 (ja) * 1999-09-10 2002-12-09 日本電気株式会社 移相器
JP3356139B2 (ja) * 1999-10-29 2002-12-09 日本電気株式会社 移相器
JP3626676B2 (ja) * 2000-11-27 2005-03-09 三菱電機株式会社 マイクロ波移相器及びフェーズドアレーアンテナ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106656093A (zh) * 2016-10-24 2017-05-10 汪茂稳 一种双频带非均匀传输线阻抗变换器的设计方法及电路
WO2019093580A1 (ko) * 2017-11-13 2019-05-16 순천향대학교 산학협력단 위상 천이기
KR20190054292A (ko) * 2017-11-13 2019-05-22 순천향대학교 산학협력단 위상 천이기
KR102045498B1 (ko) * 2018-05-25 2019-11-18 한국과학기술원 위상 천이기 회로
CN110854483A (zh) * 2019-11-28 2020-02-28 辽宁工程技术大学 一种宽带小型化90°移相器及其设计方法

Also Published As

Publication number Publication date
KR100473117B1 (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
KR100538822B1 (ko) 결합 선로와 병렬 개방/단락 스터브들을 이용한 광대역위상 천이기
Bae et al. A 10–67-GHz CMOS dual-function switching attenuator with improved flatness and large attenuation range
WO2004062026A1 (en) Reduced size microwave directional coupler
Kang et al. A 4-bit CMOS phase shifter using distributed active switches
KR20070089579A (ko) 스터브 소자를 이용한 다단 마이크로스트립 브랜치 라인결합기
US4612520A (en) Wideband 180-degree phase shifter bit
WO2018218995A1 (zh) 单节威尔金森功分器
KR20060020615A (ko) 디지털 위상 천이기
US20040155729A1 (en) Multi-bit phase shifter and manufacturing method thereof
KR100473117B1 (ko) 가변 스위치망을 이용한 위상 천이기의 회로
Voisin et al. A 25-50 GHz Digitally Controlled Phase-Shifter
CN111416191B (zh) 基于可变介电常数基材的宽带相位可调移相器的制备方法
Suh et al. Ka-band CMOS absorptive SP4T switch with one-third miniaturization
Potrebić et al. Microwave memristive components for smart RF front-end modules
Zhu et al. A 190-to-220GHz 4-bit Passive Attenuator with 1.4 dB Insertion Loss and Sub-0.4 dB RMS Amplitude Error using Magnetically Switchable Coupled-Lines in 0.13-µm CMOS Technology
US11979129B2 (en) Cascaded low-noise wideband active phase shifter
Bae et al. A 10–67-GHz CMOS step attenuator with improved flatness and large attenuation range
Kim et al. Millimetre-wave wideband reflection-type CPW MMIC phase shifter
Liu et al. Compact millimeter-wave SIW circuit that combines phase-shifting and attenuating functions
Lim et al. A 77 GHz CPW balun using Wilkinson structure
Temir True-time delay structures for microwave beamforming networks in S-band phased arrays
Zubir et al. Analytical solution of amplifier-antenna system’s impedance matching requirement for reliable microwave transmitter
Sharma et al. Parametric analysis of w-band rf mems spdt switch
Gupta et al. Dual-Band Wilkinson Power Divider with Port Extensions
Sun et al. A Synthesis Method for N-section Unequal Ultra-Wideband Wilkinson Power Divider With Controllable Equal-Ripple Performance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee