KR20190054292A - 위상 천이기 - Google Patents

위상 천이기 Download PDF

Info

Publication number
KR20190054292A
KR20190054292A KR1020170150392A KR20170150392A KR20190054292A KR 20190054292 A KR20190054292 A KR 20190054292A KR 1020170150392 A KR1020170150392 A KR 1020170150392A KR 20170150392 A KR20170150392 A KR 20170150392A KR 20190054292 A KR20190054292 A KR 20190054292A
Authority
KR
South Korea
Prior art keywords
phase
circuit
transmission path
resonant circuit
parallel
Prior art date
Application number
KR1020170150392A
Other languages
English (en)
Other versions
KR101988901B1 (ko
Inventor
안달
최관순
임종식
한상민
김성민
장유나
이대웅
오준석
구서
강태훈
김지원
최희윤
Original Assignee
순천향대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순천향대학교 산학협력단 filed Critical 순천향대학교 산학협력단
Priority to KR1020170150392A priority Critical patent/KR101988901B1/ko
Priority to PCT/KR2017/015614 priority patent/WO2019093580A1/ko
Publication of KR20190054292A publication Critical patent/KR20190054292A/ko
Application granted granted Critical
Publication of KR101988901B1 publication Critical patent/KR101988901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/08—Networks for phase shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/66—Phase shifters

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

본 발명은 제1 전송경로와 제2 전송경로 사이의 위상 차이를 형성하기 위한 위상 천이기에 관한 것으로, 상기 제1 전송경로를 형성하며, 미리 결정된 전기적 길이를 갖는 전송 선로로 구성되는 위상 지연 회로부와; 상기 제2 전송경로를 형성하며, 상기 위상 지연 회로부의 위상 기울기에 따라 위상 기울기를 조절할 수 있는 하나 이상의 공진회로로 구성되는 위상 조절 회로부를 포함한다.

Description

위상 천이기 {PHASE SHIFTER}
본 발명은 공진회로를 이용한 위상 천이기에 관한 것으로, 보다 구체적으로는 하나 이상의 공진회로를 이용하여 위상 기울기를 조절할 수 있고, 동작 주파수 대역에서의 반사 손실을 예측 가능하게 하는 위상 천이기에 관한 것이다.
위상 천이기(phase shifter)는 위성 통신/방송의 위상배열안테나 시스템에서 전자 빔 스캔을 위해 사용되는 중요한 2 단자망 소자이다. 이상적인 위상 천이기는 신호의 진폭 변화 없이 위상만을 변화시키는 특성을 가지며, 입출력 위상 차는 제어신호 (직류 바이어스 전압/전류)에 의해 제어된다.
최근 4G를 넘어 5G 이동통신시스템을 이용한 새로운 애플리케이션들이 꾸준히 발전하는 가운데, 5G 이동통신시스템의 데이터 속도나 에너지 효율 등의 향상을 위한 연구가 활발히 진행되고 있다. 그 중 다수 안테나를 이용한 빔 형성을 통해 사용자들간의 간섭을 공간적으로 제거하고 동시에 여러 단말기에 무선 신호를 전송하는 기술인 massive MIMO (multiple input multiple output) 기술이 핵심 기술로 급부상하고 있다.
MIMO 기술은 안테나에서 전파를 원하는 시간과 특정 방향으로 다수 안테나의 방사/수신 지향성을 높이는 공간적 필터링 개념이다. 그러나 MIMO 시스템에 사용되는 안테나 요소들의 채널 요소가 모두 독립적일 수 없으며, 이에 따른 실질적 빔 포머 설계의 복잡도가 증가하게 된다. 따라서, 안테나를 통한 무선 신호 송신 시, 케이블 길이 혹은 공간적 간섭에 의한 위상 오차로 인해 무선 신호의 품질은 떨어지게 된다.
이러한 위상 오차를 개선하기 위해서는 동작 주파수 대역에서의 위상 오차를 줄이기 위한 위상 천이기의 연구가 필요하다. 특히, 위상 천이기 중에 쉬프만(Shiffman) 위상 천이기에 대한 연구가 꾸준히 진행되고 있는데, 쉬프만 위상 천이기는 그 구조가 간단하고 마이크로스트립(microstrip) 기판으로 제작 가능한 장점이 있다.
하지만, 쉬프만 위상 천이기를 통해 광 대역 특성을 구현하기 위해서는, 쉬프만 위상 천이기의 결합선로 간 간격이 너무 좁아져 마이크로스트립 기판 제조 공정상의 한계가 있기 때문에 이를 극복하기 위한 연구가 필요하다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 하나 이상의 공진회로를 이용하여 위상 기울기를 조절할 수 있고, 동작 주파수 대역에서의 반사 손실을 예측 가능하게 하는 위상 천이기를 제공함에 있다.
또 다른 목적은 체비셰프 이론이 적용된 공진회로를 이용하여 광대역의 위상 기울기를 조절할 수 있는 위상 천이기를 제공함에 있다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 제1 전송경로와 제2 전송경로 사이의 위상 차이를 형성하기 위한 위상 천이기에 있어서, 상기 제1 전송경로를 형성하며, 미리 결정된 전기적 길이를 갖는 전송 선로로 구성되는 위상 지연 회로부; 및 상기 제2 전송경로를 형성하며, 상기 위상 지연 회로부의 위상 기울기에 따라 위상 기울기를 조절할 수 있는 하나 이상의 공진회로로 구성되는 위상 조절 회로부를 포함하는 위상 천이기를 제공한다.
좀 더 바람직하게는, 상기 위상 천이기는 제1 전송경로와 제2 전송경로 중 어느 하나의 전송경로만이 선택되도록, 동일한 방향성을 갖는 토글 스위칭 동작을 수행하는 스위치부를 더 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 공진회로는 직렬 LC 공진회로와 병렬 LC 공진회로 중 적어도 하나를 포함하는 것을 특징으로 한다. 또한, 상기 공진회로는 직렬 LC 공진회로와 등가 관계인 전송선로 및 병렬 LC 공진회로와, 병렬 LC 공진회로와 등가 관계인 쇼트 스터브(short stub) 중 적어도 하나를 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 공진회로가 직렬 LC 공진회로인 경우, 상기 직렬 LC 공진회로의 인덕터 값과 캐패시터 값은 수식
Figure pat00001
,
Figure pat00002
를 통해 계산되는 것을 특징으로 한다. 또한, 상기 공진회로가 병렬 LC 공진회로인 경우, 상기 병렬 LC 공진회로의 인덕터 값과 캐패시터 값은 수식
Figure pat00003
,
Figure pat00004
을 통해 계산되는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 위상 조절 회로부는 위상 기울기의 조절을 통해 상기 제1 전송경로와 상기 제2 전송경로 사이의 위상 차이를 일정하게 유지하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 위상 조절 회로부는 체비셰프 이론을 적용한 하나 이상의 직렬 LC 공진회로와 하나 이상의 병렬 LC 공진회로를 포함하는 것을 특징으로 한다. 또한, 상기 직/병렬 LC 공진회로의 인덕터 값과 캐패시터 값은 수식
Figure pat00005
,
Figure pat00006
,
Figure pat00007
,
Figure pat00008
를 통해 계산되는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 위상 조절 회로부는 체비셰프 필터의 리플 계수를 변화시켜 광대역의 위상 기울기를 조절하는 것을 특징으로 한다. 또한, 상기 위상 조절 회로부는 공진회로의 개수를 변화시켜 광대역의 위상 기울기를 조절하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 위상 조절 회로부는 초고주파 대역의 공진 주파수에서 발생하는 주파수 천이를 보상하기 위한 전송선로를 포함하는 것을 특징으로 한다.
본 발명의 실시 예들에 따른 위상 천이기의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 하나 이상의 공진회로를 이용하여 위상 기울기를 조절할 수 있고, 동작 주파수 대역에서의 반사 손실을 예측 가능하게 하는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 체비셰프 이론을 적용한 공진회로를 이용하여 체비셰프 필터의 리플 계수와 공진회로의 개수를 변화시킴으로써, 대역폭에 따른 위상 기울기를 조절할 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 위상 지연 회로부의 전기적 길이에 따라 0°~ 360°까지의 위상천이가 가능하며, 각각의 위상천이마다 광대역 위상조절이 가능하다는 장점이 있다.
다만, 본 발명의 실시 예들에 따른 위상 천이기가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 위상 천이기의 구성도;
도 2는 본 발명의 제1 실시 예에 따른 위상 조절 회로부의 구성도;
도 3은 도 2의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 위상 천이 결과를 도시하는 도면;
도 4는 본 발명의 제2 실시 예에 따른 위상 조절 회로부의 구성도;
도 5는 도 4의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 위상 천이 결과를 도시하는 도면;
도 6은 본 발명의 제3 실시 예에 따른 위상 조절 회로부의 구성도;
도 7은 도 6의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 위상 천이 결과를 도시하는 도면;
도 8은 본 발명의 제4 실시 예에 따른 위상 조절 회로부의 구성도;
도 9는 도 8의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 신호 크기 및 위상 천이 결과를 도시하는 도면;
도 10은 도 8의 위상 조절 회로부를 90도, 180도, 270도, 360도의 위상 천이기에 적용하여 시뮬레이션 한 결과를 도시하는 도면;
도 11은 서로 다른 리플 계수를 갖는 위상 조절 회로부를 위상 천이기에 적용하여 시뮬레이션 한 결과를 나타내는 도면;
도 12는 서로 다른 개수의 공진회로를 갖는 위상 조절 회로부를 구비하는 위상 천이기의 구성과 신호 크기 및 위상 천이 결과를 나타내는 도면;
도 13은 대역폭 고정 시, 도 12의 위상 조절 회로부의 투과 계수 및 위상 천이 결과를 나타내는 도면;
도 14는 본 발명의 제5 실시 예에 따른 위상 조절 회로부의 구성도;
도 15는 본 발명의 제6 실시 예에 따른 위상 조절 회로부의 구성도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명은 하나 이상의 공진회로를 이용하여 위상의 기울기를 조절할 수 있고, 동작 주파수 대역에서의 반사 손실을 예측 가능하게 하는 위상 천이기를 제안한다. 또한, 본 발명은 체비셰프 이론이 적용된 공진회로를 이용하여 광대역의 위상 기울기를 조절할 수 있는 위상 천이기를 제안한다.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 위상 천이기의 구성도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 위상 천이기(phase shifter, 100)는 위상 지연 회로부(110), 위상 조절 회로부(120), 제1 스위치부(130), 및 제2 스위치부(140)를 포함할 수 있다.
위상 천이기(100)는 제1 전송경로와 제2 전송경로 사이에서 위상 차이(phase difference)를 형성하기 위한 Switched-line phase shifter로써, 상호 토글 스위칭 동작으로 인해 제1 전송경로와 제2 전송경로 중 어느 하나의 전송경로만이 선택된다.
위상 지연 회로부(110)는 위상 천이기(100)의 입/출력 특성 임피던스와 설계자가 원하는 위상 천이 값에 따라 전기적인 길이의 조정이 가능한 전송 선로(transmission line)로 구성될 수 있다.
위상 지연 회로부(110)는 위상 천이기(100)의 제1 전송경로를 구성하며, 전송 선로로 인해 제1 위상 값(또는 제1 위상 기울기, θ)을 갖게 된다. 상기 제1 위상 값(θ)은 전송 선로의 전기적 길이에 따라 변경될 수 있다.
위상 조절 회로부(120)는 2-포트 회로망(2-port network)으로서, 위상 지연 회로부(110)의 위상 기울기에 따라 자신의 위상 기울기를 조절할 수 있는 하나 이상의 공진회로로 구성될 수 있다. 이를 통해, 위상 조절 회로부(120)는 동작 주파수 대역에서 균일한 위상 특성을 갖는 위상 천이기(100)를 구현할 수 있다. 즉, 위상 조절 회로부(120)는 위상 기울기의 조절을 통해 제1 전송경로와 제2 전송경로 사이의 위상 차이를 일정하게 유지할 수 있다.
위상 조절 회로부(120)를 구성하는 공진회로는 직렬 공진회로와 병렬 공진회로 중 적어도 하나를 포함할 수 있다. 상기 직렬 및 병렬 공진회로에 대한 자세한 설명은 후술하도록 한다.
위상 조절 회로부(120)는 위상 천이기(100)의 제2 전송경로를 구성하며, 하나 이상의 공진회로를 통해 제2 위상 값(θ1 또는 제2 위상 기울기)을 갖게 된다. 상기 제2 위상 값(θ1)은 공진회로를 구성하는 수동소자들(L, C)의 값에 따라 변경될 수 있다.
또한, 위상 조절 회로부(120)는, 광대역 특성을 갖는 위상 천이기를 구현하기 위해, 체비셰프(Chebyshev) 이론을 적용한 하나 이상의 공진회로(resonator)를 포함할 수 있다.
제1 및 제2 스위치부(130, 140)는, 위상 천이기(100)의 제1 전송경로와 제2 전송경로 중 어느 하나의 전송경로만이 선택되도록, 동일한 방향성을 갖는 토글 스위칭 동작을 수행할 수 있다. 이에 따라, 위상 천이기(100)로 입력되는 무선 신호는 제1 및 제2 스위치부(130, 140)의 스위칭 동작을 통해 선택된 전송경로를 통과하게 된다.
이처럼, 본 발명에 따른 위상 천이기는 위상 기울기 조절이 가능한 공진회로를 이용하여 동작 주파수 대역에서 균일한 위상 특성을 갖도록 함으로써, 기존 쉬프만(schiffman) 위상 천이기 구조에서 결합 선로의 결합 비에 따른 위상 응답 특성의 한계를 극복할 수 있다.
도 2는 본 발명의 제1 실시 예에 따른 위상 조절 회로부의 구성도이다.
도 2를 참조하면, 본 발명의 제1 실시 예에 따른 위상 조절 회로부(200)는 하나의 인덕터(L)와 하나의 캐패시터(C)가 직렬로 연결된 공진회로로 구성될 수 있다.
위상 조절 회로부(200)는 위상 천이기(100)의 제1 전송경로와 제2 전송경로 사이의 위상 차이를 동작 주파수 대역에서 균일하게 유지할 필요가 있다. 이를 위해, 위상 조절 회로부(200)는 위상 지연 회로부(110)의 위상 기울기(θ)와 동일한 위상 기울기를 갖도록 설계되어야 한다. 즉, 아래 수학식 1을 만족하도록 위상 조절 회로부(200)를 설계할 필요가 있다.
Figure pat00009
위상 조절 회로부(200)가 직렬 공진회로인 경우, 상술한 수학식 1을 이용하여 직렬 공진회로를 구성하는 수동소자들(L/C)의 값을 결정할 수 있다. 이하에서는 상기 수동소자들의 값을 계산하는 방법에 대해 상세히 설명하도록 한다.
먼저, 상술한 수학식 1을 간단히 정리하면, 아래 수학식 2를 도출할 수 있다.
Figure pat00010
직렬 공진회로의 ABCD 파라미터는 아래 수학식 3과 같이 정의될 수 있고, ABCD 파라미터에서 S 파라미터로 변환하는 수식은 아래 수학식 4와 같이 정의될 수 있다.
Figure pat00011
Figure pat00012
상술한 수학식 3과 수학식 4를 이용하여, 직렬 공진회로의 S 파라미터를 아래 수학식 5와 같이 계산할 수 있다.
Figure pat00013
여기서,
Figure pat00014
이고, Z0는 직렬 공진회로의 포트 임피던스이고, Xs는 직렬 공진회로의 리액턴스임.
직렬 공진회로를 통과하는 신호의 위상(θ1)은, 상술한 수학식 5를 이용하여 아래 수학식 6과 정의될 수 있다.
Figure pat00015
상술한 수학식 6을
Figure pat00016
로 정리하면, 아래 수학식 7과 같이 정의될 수 있다. 아래 수학식 7의 양변을 미분한 다음
Figure pat00017
로 정리하면, 아래 수학식 8과 같이 정의될 수 있다.
Figure pat00018
Figure pat00019
상술한 수학식 8에서, xs는 아래 수학식 9와 같이 정의되므로, 해당 수학식을 미분하면, 아래 수학식 10을 도출할 수 있다.
Figure pat00020
Figure pat00021
상술한 수학식 10을 수학식 8에 대입하여 정리하면, 아래 수학식 11과 같이 정의될 수 있다.
Figure pat00022
직렬 공진회로가 공진 조건인 경우(f=f0), 직렬 공진회로의 위상(θ1)은 0이므로 상술한 수학식 11은 아래 수학식 12와 같이 정리될 수 있다. 이후, 수학식 12의 양변에 ω0를 곱해주면, 아래 수학식 13과 같이 정리될 수 있다.
Figure pat00023
Figure pat00024
한편, 직렬 공진회로의 공진 각주파수에 관한 수식(
Figure pat00025
)을 정리하면, 아래 수학식 14를 도출할 수 있다. 아래 수학식 14를 수학식 13에 대입하여 정리하면, 직렬 공진회로의 인덕터 값(Ls)은 아래 수학식 15를 통해 계산될 수 있고, 직렬 공진회로의 캐패시터 값(Cs)은 아래 수학식 16을 통해 계산될 수 있다.
Figure pat00026
Figure pat00027
Figure pat00028
여기서, Z0는 직렬 LC 공진회로의 포트 임피던스, ω0는 공진 각주파수, θ0는 제1 전송경로와 제2 전송경로의 전기적 길이의 차이임.
상술한 수학식 15 및 수학식 16을 통해 계산된 수동소자 값을 갖는 직렬 LC 공진회로는 위상 지연 회로부(110)의 위상 기울기(θ)와 동일한 위상 기울기를 가짐으로써, 동작 주파수 대역에서 균일한 위상 특성을 갖는 위상 천이기를 구현할 수 있다.
도 3은 도 2의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 위상 천이 결과를 도시하는 도면이다.
도 3을 참조하면, 위상 천이기(300)는 위상 지연 회로부(310)와 위상 조절 회로부(320)를 포함할 수 있다. 상기 위상 지연 회로부(310)는 50옴의 임피던스와 45도의 전기적 길이(E)를 갖는 전송선로로 구성될 수 있다. 상기 위상 조절 회로부(320)는 직렬 LC 공진회로로 구성될 수 있다.
이러한 위상 천이기(300)를 중심 주파수(f0=1.0GHz)의 10% 대역 내에서 시뮬레이션 한 결과, 45도 위상 천이를 가지면서 약 0.2 dB의 위상 오차를 나타내고 있기 때문에, 동작 주파수 대역에서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다.
도 4는 본 발명의 제2 실시 예에 따른 위상 조절 회로부의 구성도이다.
도 4를 참조하면, 본 발명의 제2 실시 예에 따른 위상 조절 회로부(400)는 하나의 인덕터(L)와 하나의 캐패시터(C)가 병렬로 연결된 공진회로로 구성될 수 있다.
위상 조절 회로부(400)는, 동작 주파수 대역에서 위상 천이기(100)의 제1 전송경로와 제2 전송경로 사이의 위상 차이를 균일하게 유지하기 위해, 상술한 수학식 1을 만족하도록 설계할 필요가 있다.
위상 조절 회로부(400)가 병렬 공진회로인 경우, 상술한 수학식 1을 이용하여 병렬 공진회로를 구성하는 수동소자들(L/C)의 값을 결정할 수 있다. 이하에서는 상기 수동소자들의 값을 계산하는 방법에 대해 상세히 설명하도록 한다.
병렬 공진회로의 ABCD 파라미터는 아래 수학식 17과 같이 정의될 수 있고, ABCD 파라미터에서 S 파라미터로 변환하는 수식은 상술한 수학식 4와 같이 정의될 수 있다. 상술한 수학식 4와 아래 수학식 17을 이용하여, 병렬 공진회로의 S 파라미터를 아래 수학식 18과 같이 계산할 수 있다.
Figure pat00029
Figure pat00030
여기서,
Figure pat00031
이고, Z0는 병렬 공진회로의 포트 임피던스이고, BP는 병렬 공진회로의 서셉턴스임.
병렬 공진회로를 통과하는 신호의 위상(θ1)은, 상술한 수학식 18을 이용하여 아래 수학식 19와 같이 정의될 수 있다.
Figure pat00032
상술한 수학식 19를
Figure pat00033
로 정리하면, 아래 수학식 20과 같이 정의될 수 있다. 아래 수학식 20의 양변을 미분한 다음
Figure pat00034
로 정리하면, 아래 수학식 21과 같이 정의될 수 있다.
Figure pat00035
Figure pat00036
상술한 수학식 21에서, bp는 아래 수학식 22와 같이 정의되므로, 해당 수학식을 미분하면 아래 수학식 23을 도출할 수 있다.
Figure pat00037
Figure pat00038
상술한 수학식 23을 수학식 21에 대입하여 정리하면, 아래 수학식 24와 같이 정의될 수 있다.
Figure pat00039
병렬 공진회로가 공진 조건인 경우(f=f0), 병렬 공진회로의 위상(θ1)은 0이므로 상술한 수학식 24는 아래 수학식 25와 같이 정리될 수 있다. 이후, 수학식 25의 양변에 ω0를 곱해주면, 아래 수학식 26과 같이 정리될 수 있다.
Figure pat00040
Figure pat00041
한편, 병렬 공진회로의 공진 각주파수에 관한 수식(
Figure pat00042
)을 정리하면, 아래 수학식 27을 도출할 수 있다. 상술한 수학식 27을 수학식 26에 대입하여 정리하면, 병렬 공진회로의 인덕터 값(LP)은 아래 수학식 28를 통해 계산될 수 있고, 병렬 공진회로의 캐패시터 값(CP)은 아래 수학식 29를 통해 계산될 수 있다.
Figure pat00043
Figure pat00044
Figure pat00045
여기서, Z0는 직렬 LC 공진회로의 포트 임피던스, ω0는 공진 각주파수, θ0는 제1 전송경로와 제2 전송경로의 전기적 길이의 차이임.
상술한 수학식 28 및 수학식 29를 통해 계산된 수동소자 값을 갖는 병렬 LC 공진회로는 위상 지연 회로부(110)의 위상 기울기(θ)와 동일한 위상 기울기를 가짐으로써, 동작 주파수 대역에서 균일한 위상 특성을 갖는 위상 천이기를 구현할 수 있다.
도 5는 도 4의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 위상 천이 결과를 도시하는 도면이다.
도 5를 참조하면, 위상 천이기(500)는 위상 지연 회로부(510)와 위상 조절 회로부(520)를 포함할 수 있다. 상기 위상 지연 회로부(510)는 50옴의 임피던스와 45도의 전기적 길이(E)를 갖는 전송선로로 구성될 수 있다. 상기 위상 조절 회로부(520)는 병렬 LC 공진회로로 구성될 수 있다.
이러한 위상 천이기(500)를 중심 주파수(f0=1.0GHz)의 10% 대역 내에서 시뮬레이션 한 결과, 45도 위상 천이를 가지면서 약 0.2 dB의 위상 오차를 나타내고 있기 때문에, 동작 주파수 대역에서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다.
도 6은 본 발명의 제3 실시 예에 따른 위상 조절 회로부의 구성도이다.
도 6을 참조하면, 본 발명의 제3 실시 예에 따른 위상 조절 회로부(600)는 제1 직렬 공진회로(610), 병렬 공진회로(620) 및 제2 직렬 공진회로(630)를 포함할 수 있다.
위상 조절 회로부(600)는, 동작 주파수 대역에서 위상 천이기(100)의 제1 전송경로와 제2 전송경로 사이의 위상 차이를 균일하게 유지하기 위해, 상술한 수학식 1을 만족하도록 설계할 필요가 있다.
위상 조절 회로부(600)가 직/병렬 공진회로인 경우, 상술한 수학식 1을 이용하여 직/병렬 공진회로를 구성하는 수동소자들(L/C)의 값을 결정할 수 있다. 이하에서는 상기 수동소자들의 값을 계산하는 방법에 대해 간단히 설명하도록 한다.
먼저, 직/병렬 공진회로의 S 파라미터(S43)는 정규화된 임피던스를 이용하여 아래 수학식 30과 같이 계산될 수 있다. 상기 직/병렬 공진회로를 통과하는 신호의 위상(
Figure pat00046
)은, 아래 수학식 30을 기반으로 아래 수학식 31과 같이 정의될 수 있다.
Figure pat00047
Figure pat00048
상술한 직렬 공진회로 또는 병렬 공진회로 부분에서 설명한 계산 방법과 동일한 계산 방법을 이용하여 수식을 계산하면, 제1 및 제2 직렬 공진회로(610, 630)의 수동소자 값은 아래 수학식 32와 같이 정의될 수 있다. 그리고, 병렬 공진회로(620)의 수동소자 값은 아래 수학식 33과 같이 정의될 수 있다.
Figure pat00049
Figure pat00050
Figure pat00051
Figure pat00052
상술한 수학식 32 및 수학식 33을 통해 계산된 수동소자 값을 갖는 직/병렬 LC 공진회로는 위상 지연 회로부(110)의 위상 기울기(θ)와 동일한 위상 기울기를 가짐으로써, 동작 주파수 대역에서 균일한 위상 특성을 갖는 위상 천이기를 구현할 수 있다.
도 7은 도 6의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 위상 천이 결과를 도시하는 도면이다.
도 7을 참조하면, 위상 천이기(700)는 위상 지연 회로부(710)와 위상 조절 회로부(720)를 포함할 수 있다. 상기 위상 지연 회로부(710)는 50옴의 임피던스와 90도의 전기적 길이(E)를 갖는 전송선로로 구성될 수 있다. 상기 위상 조절 회로부(720)는 직/병렬 LC 공진회로로 구성될 수 있다.
이러한 위상 천이기(700)를 중심 주파수(f0=1.0GHz)의 20% 대역 내에서 시뮬레이션 한 결과, 90도 위상 천이를 가지면서 약 0.4 dB의 위상 오차를 나타내고 있기 때문에, 동작 주파수 대역에서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다.
한편, 이상 본 실시 예에서는 3개의 직/병렬 공진회로를 이용하여 위상 조절 회로부를 구현하는 방법을 예시하고 있으나 이에 제한되지는 않으며, 이보다 더 많거나 혹은 더 작은 개수의 공진회로를 다양한 방법으로 조합하여 위상 기울기를 조절하는 회로 구현이 가능하다.
이하 본 명세서에서는, 체비셰프 이론을 적용한 공진회로를 구비하는 위상 조절 회로부에 대해 설명하도록 한다.
도 8은 본 발명의 제4 실시 예에 따른 위상 조절 회로부의 구성도이다.
도 8을 참조하면, 본 발명의 제4 실시 예에 따른 위상 조절 회로부(800)는 체비셰프 이론을 적용한 직/병렬 공진회로들(810~830)을 포함할 수 있다. 이때, 상기 직/병렬 공진회로(810~830)는 두 개의 직렬 공진회로와 하나의 병렬 공진회로로 구성될 수 있다.
위상 조절 회로부(800)는, 체비셰프 이론을 적용하여 필터의 리플 계수(ripple factor)와 공진회로들의 개수를 변화시켜, 대역폭에 따른 위상 기울기를 조절할 수 있다. 또한, 위상 조절 회로부(800)는, 크기(magnitude) 대역폭을 조절할 뿐만 아니라, 0° ~ 360° 까지의 위상 천이를 가능하게 하며, 각각의 위상 천이마다 광대역 위상 조절을 수행할 수 있다.
위상 조절 회로부(800)는 이러한 직/병렬 공진회로를 이용한 대역 통과 필터 구조를 활용하여 광대역의 위상 기울기 조절이 가능한 위상 천이기(100)를 구현할 수 있다.
이하에서는 상술한 수학식 32와 수학식 33을 통해 구해진 직/병렬 공진회로의 수동소자 값을 이용한 체비셰프 이론을 적용하여, 위상 조절 회로부(800)를 구성하는 공진회로들(810~830)의 위상과 체비셰프 필터의 prototype 값(gk) 사이의 관계에 대해 설명하도록 한다.
먼저, 체비셰프 이론의 주파수 변환함수는 아래 수학식 34와 같이 정의될 수 있다.
Figure pat00053
여기서, W는 대역폭이고, ω0은 공진 각주파수이며, ω는 동작 각주파수임.
직렬 공진회로를 체비셰프 이론의 주파수 변환함수에 적용하여 얻어진 수동소자 값(LS, CS)은 아래 수학식 35와 같다. 그리고, 병렬 공진회로를 체비셰프 이론의 주파수 변환함수에 적용하여 얻어진 수동소자 값(LP, CP)은 아래 수학식 36과 같다.
Figure pat00054
Figure pat00055
Figure pat00056
Figure pat00057
여기서, gk는 체비셰프 필터의 prototype 값, k는 체비셰프 필터의 차수, W는 대역폭, ω0은 공진 각주파수, Z0는 체비셰프 필터의 입/출력 임피던스임.
제1 직렬 공진회로(810)를 위상(θ1)에 관한 수식으로 정리한 다음 체비셰프 이론을 적용하면 아래 수학식 37과 같이 계산될 수 있다. 병렬 공진회로(820)를 위상(θ2)에 관한 수식으로 정리한 다음 체비셰프 이론을 적용하면 아래 수학식 38과 같이 계산될 수 있다. 제2 직렬 공진회로(830)를 위상(θ3)에 관한 수식으로 정리한 다음 체비셰프 이론을 적용하면 아래 수학식 39와 같이 계산될 수 있다.
Figure pat00058
Figure pat00060
위상 조절 회로부(800)의 총 위상(θ)은 개별 공진회로의 위상을 합산한 값과 같고, 이를 체비셰프 필터의 prototype 값과 대역폭 간의 관계로 정리하면 아래 수학식 40과 같이 나타낼 수 있다.
Figure pat00061
여기서, gk는 체비셰프 필터의 prototype 값, k는 체비셰프 필터의 차수, W는 대역폭, θ1은 제1 직렬 공진회로(810)의 위상, θ2는 병렬 공진회로(820)의 위상, θ3은 제2 직렬 공진회로(830)의 위상임.
상술한 수학식 35 및 수학식 36을 통해 계산된 수동소자 값을 갖는 직/병렬 LC 공진회로는 위상 지연 회로부(110)의 위상 기울기(θ)와 동일한 위상 기울기를 가짐으로써, 광대역에 따라 균일한 위상 특성을 갖는 위상 천이기를 구현할 수 있다.
도 9는 도 8의 위상 조절 회로부를 구비하는 위상 천이기의 회로 구성과 신호 크기 및 위상 천이 결과를 도시하는 도면이다.
도 9를 참조하면, 위상 천이기(900)는 위상 지연 회로부(910)와 위상 조절 회로부(920)를 포함할 수 있다. 상기 위상 지연 회로부(910)는 50옴의 임피던스와 90도의 전기적 길이(E)를 갖는 전송선로로 구성될 수 있다.
상기 위상 조절 회로부(920)는 체비셰프 이론을 적용한 직/병렬 LC 공진회로로 구성될 수 있다. 여기서, 상기 위상 조절 회로부(920)는 0.001 dB ripple을 적용한 회로임을 가정한다.
이러한 위상 천이기(900)를 중심 주파수(f0=1.0GHz)의 20% 대역 내에서 시뮬레이션 한 결과, 90도 위상 천이를 가지면서 약 0.4 dB의 위상 오차를 나타내고 있기 때문에, 동작 주파수 대역에서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다. 또한, 체비셰프 필터의 리플 계수를 조정하여 크기(magnitude) 대역폭의 변화가 가능하며, 옥타브 대역 내에서 ±10도의 위상 오차를 가지는 광대역 특성이 나타나는 것을 확인할 수 있다.
도 10은 도 8의 위상 조절 회로부를 90도, 180도, 270도, 360도의 위상 천이기에 적용하여 시뮬레이션 한 결과를 도시하는 도면이다.
위상 조절 회로부는, 모든 위상 천이 값에 대해, 동작 주파수 대역에서 균일한 위상 특성을 갖는 위상 천이기를 구현할 수 있다.
가령, 도 10에 도시된 바와 같이, 위상 조절 회로부를 90도의 위상 천이기에 적용한 경우, 중심 주파수 대역에서 90도 위상 천이를 가지면서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다. 또한, 위상 조절 회로부를 180도의 위상 천이기에 적용한 경우, 중심 주파수 대역에서 180도 위상 천이를 가지면서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다. 또한, 위상 조절 회로부를 270도의 위상 천이기에 적용한 경우, 중심 주파수 대역에서 270도 위상 천이를 가지면서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다. 또한, 위상 조절 회로부를 360도의 위상 천이기에 적용한 경우, 중심 주파수 대역에서 360도 위상 천이를 가지면서 균일한 위상 슬로프(slope)를 유지하는 것을 확인할 수 있다.
도 11은 서로 다른 리플 계수를 갖는 위상 조절 회로부를 위상 천이기에 적용하여 시뮬레이션 한 결과를 나타내는 도면이다.
도 11을 참조하면, 제1 그래프(1110)는 0.001 dB의 리플 계수를 갖는 위상 조절 회로부를 90도 위상 천이기에 적용하여 시뮬레이션 한 결과이고, 제2 그래프(1120)는 1 dB의 리플 계수를 갖는 위상 조절 회로부를 90도 위상 천이기에 적용하여 시뮬레이션 한 결과이며, 제3 그래프(1130)는 3 dB의 리플 계수를 갖는 위상 조절 회로부를 90도 위상 천이기에 적용하여 시뮬레이션 한 결과이다.
제1 내지 제3 그래프(1110~1130)에 도시된 바와 같이, 위상 조절 회로부의 리플 계수가 증가할수록, magnitude 대역폭은 증가하는 반면 동작 주파수 대역이 넓어질수록 위상 천이 오차는 줄어듦을 확인할 수 있다.
도 12는 서로 다른 개수의 공진회로를 갖는 위상 조절 회로부를 구비하는 위상 천이기의 구성과 신호 크기 및 위상 천이 결과를 나타내는 도면이다. 즉, 도 12는 체비셰프 필터의 리플 및 위상 천이값을 고정한 상태에서 공진회로의 개수를 3, 5, 7, 9 단으로 증가시키면서 시뮬레이션한 결과를 나타내는 도면이다.
도 12를 참조하면, 위상 천이기(1200)는 위상 지연 회로부(1210)와 위상 조절 회로부(1220)를 포함할 수 있다. 상기 위상 지연 회로부(1210)는 50옴의 임피던스와 90도의 전기적 길이(E)를 갖는 전송선로로 구성될 수 있다.
위상 조절 회로부(1220)는 체비셰프 이론을 적용한 직/병렬 LC 공진회로로 구성될 수 있다. 여기서, 상기 위상 조절 회로부(1220)는 0.001 dB ripple을 적용한 회로임을 가정한다.
위상 조절 회로부(1220)는 홀수 개의 공진회로를 구비할 수 있다. 상기 위상 조절 회로부(1220)는 제1 내지 제4 위상 조절 회로부(1221~1224) 중 어느 하나일 수 있다. 여기서, 제1 위상 조절 회로부(1221)는 3개의 직/병렬 공진회로로 구성될 수 있고, 제2 위상 조절 회로부(1222)는 5개의 직/병렬 공진회로로 구성될 수 있고, 제3 위상 조절 회로부(1223)는 7개의 직/병렬 공진회로로 구성될 수 있으며, 제4 위상 조절 회로부(1224)는 9개의 직/병렬 공진회로로 구성될 수 있다.
이러한 위상 천이기(1200)를 동작 주파수 대역에서 시뮬레이션 한 결과, 위상 조절 회로부(1220)를 구성하는 공진회로들의 개수가 증가할수록 크기(magnitude) 대역폭이 증가함을 확인할 수 있다. 가령, 도 12의 (b)에 도시된 바와 같이, 3단일 때의 대역폭은 0.74 GHz - 1.35 GHz이고, 5단일 때의 대역폭은 0.306 GHz - 3.26 GHz이고, 7단일 때의 대역폭은 0.183 GHz - 5.45 GHz이며, 9단 일 때의 대역폭은 0.128 GHz - 7.828 GHz이기 때문에, 단수를 증가시킬수록 대역폭이 증가하는 것을 알 수 있다.
한편, 도 12의 (c)에 도시된 바와 같이, 단수 변화로 인한 위상오차는 ±5도 정도로, 단수 증가에 따른 대역폭 변화로 인해, 위상 기울기는 일정하게 유지됨을 확인할 수 있다.
도 13은 대역폭 고정 시, 도 12의 위상 조절 회로부의 투과 계수 및 위상 천이 결과를 나타내는 도면이다. 도 12와 달리, 도 13은 체비셰프 필터의 리플 및 대역폭을 고정한 상태에서 공진회로의 개수를 3, 5, 7 단으로 증가시키면서 시뮬레이션한 결과를 나타내는 도면이다.
상술한 수학식 40에 정의된 바와 같이, 체비셰프 필터의 단수가 증가하면 이에 따른 체비셰프 prototype 값 (gk)도 증가하기 때문에, 이로 인한 위상 천이값은 증가하게 된다.
도 13의 (a)에 도시된 바와 같이, 리플 및 대역폭을 고정한 상태에서, 필터의 단수를 3단에서 7단까지 증가시키면서 투과 계수의 크기 특성을 측정한 결과, 단수가 증가할수록 해당 필터의 설계 대역 외의 거절 특성이 우수함을 확인할 수 있다.
또한, 도 13의 (b)에 도시된 바와 같이, 리플 및 대역폭을 고정한 상태에서, 필터의 단수를 3단에서 7단까지 증가시키면서 위상 천이 특성을 측정한 결과, 단수가 증가하면서 위상 천이 값이 증가함을 확인할 수 있다.
도 14는 본 발명의 제5 실시 예에 따른 위상 조절 회로부의 구성도이다.
도 14를 참조하면, 본 발명의 제5 실시 예에 따른 위상 조절 회로부는 짝수 개의 공진회로를 포함할 수 있다. 이때, 상기 공진회로는 체비셰프 이론을 적용한 직/병렬 공진회로들로 구성될 수 있다.
위상 조절 회로부는 제1 내지 제3 위상 조절 회로부(1410~1430) 중 어느 하나일 수 있다. 여기서, 제1 위상 조절 회로부(1410)는 2개의 직/병렬 공진회로로 구성될 수 있고, 제2 위상 조절 회로부(1420)는 4개의 직/병렬 공진회로로 구성될 수 있으며, 제3 위상 조절 회로부(1430)는 6개의 직/병렬 공진회로로 구성될 수 있다.
위상 조절 회로부가 홀수 개의 공진회로를 구비하는 경우, 해당 회로의 입/출력 임피던스 값이 동일하게 구현될 수 있는 반면, 상기 위상 조절 회로부가 짝수 개의 공진회로를 구비하는 경우, 해당 회로의 입/출력 임피던스 값이 서로 다르게 구현될 수 있다.
위상 조절 회로부는, 체비셰프 이론을 적용하여 필터의 리플 계수(ripple factor)와 공진회로들의 개수를 변화시켜, 대역폭에 따른 위상 기울기를 조절할 수 있다. 또한, 위상 조절 회로부는, 크기(magnitude) 대역폭을 조절할 뿐만 아니라, 0°~ 360°까지의 위상 천이를 가능하게 하며, 각각의 위상 천이마다 광대역 위상 조절을 수행할 수 있다.
위상 조절 회로부(800)는 짝수 단의 직/병렬 공진회로를 이용한 대역 통과 필터 구조를 활용하여 광대역의 위상 기울기 조절이 가능한 위상 천이기를 구현할 수 있다.
도 15는 본 발명의 제6 실시 예에 따른 위상 조절 회로부의 구성도이다. 즉, 도 15는 위상 조절 회로부의 직/병렬 공진회로를 전송선로로 구현한 등가회로를 나타낸다.
도 15의 (a)를 참조하면, 위상 조절 회로부(1500)는 체비셰프 이론을 적용한 병렬 LC 공진회로(1510)와 직렬 LC 공진회로(1520)를 포함할 수 있다.
상기 직렬 LC 공진회로(1520)는, 도 15의 (b)에 도시된 바와 같은 등가회로로 구현될 수 있다. 즉, 직렬 LC 공진회로(1520)를 전송선로(1530)와 병렬 LC 공진회로(1540)로 변환할 수 있다. 이하에서는, 등가회로의 소자 값을 계산하는 방법에 대해 설명하도록 한다.
도 15의 (a)에 도시된 위상 조절 회로부(1500)의 Zin은 아래 수학식 41과 같이 정의될 수 있고, 도 15의 (b)에 도시된 위상 조절 회로부(1500)의 Zin은 아래 수학식 42와 같이 정의될 수 있다.
Figure pat00062
Figure pat00063
Figure pat00064
등가회로를 구현하기 위해, 수학식 41의 실수부와 수학식 42의 실수부는 서로 동일한 값을 가져야 하고, 수학식 41의 허수부와 수학식 42의 허수부 역시 동일한 값을 가져야 한다.
따라서, 등가회로 중 전송선로(1530)의 임피던스 값(ZA)은 아래 수학식 43과 같이 계산될 수 있고, 병렬 LC 공진회로(1540)의 수동소자 값(CP1, LP1)은 아래 수학식 44와 같이 계산될 수 있다.
Figure pat00065
Figure pat00066
Figure pat00067
Figure pat00068
Figure pat00069
한편, 도 15의 (b)에 도시된 위상 조절 회로부(1500)에서, 제1 병렬 LC 공진회로(1510)와 제2 병렬 LC 공진회로(1540)는 도 15의 (c)에 도시된 바와 같은 등가회로로 구현될 수 있다. 즉, 제1 병렬 LC 공진회로(1510)를 제1 쇼트 스터브(즉, 전송선로, 1550)로 변환할 수 있고, 제2 병렬 LC 공진회로(1540)를 제2 쇼트 스터브(1560)로 변환할 수 있다. 이하에서는, 등가회로의 소자 값을 계산하는 방법에 대해 설명하도록 한다.
병렬 LC 공진회로를 쇼트 스터브(Short Stub)로 변환하는 수식은 아래 수학식 45와 같이 정의될 수 있다. 따라서, 제1 쇼트 스터브(1550)의 임피던스 값(ZB)은 아래 수학식 46과 같이 정의될 수 있고, 제2 쇼트 스터브(1560)의 임피던스 값(ZC)은 아래 수학식 47과 같이 정의될 수 있다.
Figure pat00070
Figure pat00071
Figure pat00072
이상 상술한 바와 같이, 홀수 단 또는 짝수 단을 갖는 위상 조절 회로부에서, 직렬 LC 공진회로는 등가 관계에 있는 '전송선로와 병렬 LC 공진회로' 형태로 구현할 수 있고, 병렬 LC 공진회로는 등가 관계에 있는 단락 스터브(short stub) 형태로 구현할 수 있다.
또한, 직렬 LC 공진회로의 경우, 인덕터는 high impedance line으로 구현 가능하며, 캐패시터는 broadside-coupled capacitor, MIM capacitor 혹은 interdigital capacitor 등으로 구현 가능하다.
또한, 다른 실시 예로, 초고주파 대역에서의 공진 주파수는 사용대역의 주파수가 높아질수록, 공진 주파수에서 주파수 천이(shift)가 발생하며, 이로 인한 주파수 천이를 보상하기 위한 전송선로( 의 전기적 길이를 가지는)를 위상 조절 회로부에 추가할 수 있다. 즉, 총 위상천이는 위상천이 값에 주파수 천이 보상 값()를 합산함으로써, 원하는 공진 주파수에서의 공진기 설계가 가능하다.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 위상 천이기 110: 위상 지연 회로부
120: 위상 조절 회로부 130: 제1 스위치부
140: 제2 스위치부

Claims (12)

  1. 제1 전송경로와 제2 전송경로 사이의 위상 차이를 형성하기 위한 위상 천이기에 있어서,
    상기 제1 전송경로를 형성하며, 미리 결정된 전기적 길이를 갖는 전송 선로로 구성되는 위상 지연 회로부; 및
    상기 제2 전송경로를 형성하며, 상기 위상 지연 회로부의 위상 기울기에 따라 위상 기울기를 조절할 수 있는 하나 이상의 공진회로로 구성되는 위상 조절 회로부를 포함하는 위상 천이기.
  2. 제1항에 있어서,
    상기 제1 전송경로와 제2 전송경로 중 어느 하나의 전송경로만이 선택되도록, 동일한 방향성을 갖는 토글 스위칭 동작을 수행하는 스위치부를 더 포함하는 위상 천이기.
  3. 제1항에 있어서,
    상기 공진회로는 직렬 LC 공진회로와 병렬 LC 공진회로 중 적어도 하나를 포함하는 것을 특징으로 하는 위상 천이기.
  4. 제1항에 있어서, 상기 공진회로가 직렬 LC 공진회로인 경우,
    상기 직렬 LC 공진회로의 인덕터 값과 캐패시터 값은 아래 수학식을 통해 계산되는 것을 특징으로 하는 위상 천이기.
    [수학식]
    Figure pat00073
    ,
    Figure pat00074

    여기서, Z0는 직렬 LC 공진회로의 포트 임피던스,
    Figure pat00075
    는 공진 각주파수,
    Figure pat00076
    는 제1 전송경로와 제2 전송경로의 전기적 길이의 차이임.
  5. 제1항에 있어서, 상기 공진회로가 병렬 LC 공진회로인 경우,
    상기 병렬 LC 공진회로의 인덕터 값과 캐패시터 값은 아래 수학식을 통해 계산되는 것을 특징으로 하는 위상 천이기.
    [수학식]
    Figure pat00077
    ,
    Figure pat00078

    여기서, Z0는 병렬 LC 공진회로의 포트 임피던스,
    Figure pat00079
    는 공진 각주파수,
    Figure pat00080
    는 제1 전송경로와 제2 전송경로의 전기적 길이의 차이임.
  6. 제1항에 있어서,
    상기 위상 조절 회로부는 상기 위상 기울기의 조절을 통해 상기 제1 전송경로와 상기 제2 전송경로 사이의 위상 차이를 일정하게 유지하는 것을 특징으로 하는 위상 천이기.
  7. 제1항에 있어서,
    상기 위상 조절 회로부는 체비셰프 이론을 적용한 하나 이상의 직렬 LC 공진회로와 하나 이상의 병렬 LC 공진회로를 포함하는 것을 특징으로 하는 위상 천이기.
  8. 제7항에 있어서,
    상기 직/병렬 LC 공진회로의 인덕터 값과 캐패시터 값은 아래 수학식을 통해 계산되는 것을 특징으로 하는 위상 천이기.
    [수학식]
    Figure pat00081
    ,
    Figure pat00082
    ,
    Figure pat00083
    ,
    Figure pat00084

    여기서,
    Figure pat00085
    는 체비셰프 필터의 prototype 값, k는 체비셰프 필터의 차수, W는 대역폭,
    Figure pat00086
    은 공진 각주파수,
    Figure pat00087
    는 체비셰프 필터의 입/출력 임피던스임.
  9. 제7항에 있어서,
    상기 위상 조절 회로부는 체비셰프 필터의 리플 계수를 변화시켜 광대역의 위상 기울기를 조절하는 것을 특징으로 하는 위상 천이기.
  10. 제7항에 있어서,
    상기 위상 조절 회로부는 공진회로의 개수를 변화시켜 광대역의 위상 기울기를 조절하는 것을 특징으로 하는 위상 천이기.
  11. 제7항에 있어서,
    상기 위상 조절 회로부는 초고주파 대역의 공진 주파수에서 발생하는 주파수 천이를 보상하기 위한 전송선로를 포함하는 것을 특징으로 하는 위상 천이기.
  12. 제1항에 있어서,
    상기 공진회로는 직렬 LC 공진회로와 등가 관계인 전송선로 및 병렬 LC 공진회로와, 병렬 LC 공진회로와 등가 관계인 쇼트 스터브(short stub) 중 적어도 하나를 포함하는 것을 특징으로 하는 위상 천이기.
KR1020170150392A 2017-11-13 2017-11-13 위상 천이기 KR101988901B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170150392A KR101988901B1 (ko) 2017-11-13 2017-11-13 위상 천이기
PCT/KR2017/015614 WO2019093580A1 (ko) 2017-11-13 2017-12-28 위상 천이기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170150392A KR101988901B1 (ko) 2017-11-13 2017-11-13 위상 천이기

Publications (2)

Publication Number Publication Date
KR20190054292A true KR20190054292A (ko) 2019-05-22
KR101988901B1 KR101988901B1 (ko) 2019-06-14

Family

ID=66438456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170150392A KR101988901B1 (ko) 2017-11-13 2017-11-13 위상 천이기

Country Status (2)

Country Link
KR (1) KR101988901B1 (ko)
WO (1) WO2019093580A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149135A (ko) * 2021-04-30 2022-11-08 가천대학교 산학협력단 자기공명 영상장치의 다중 송신모드용 위상천이기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040033670A (ko) * 2002-10-15 2004-04-28 한국전자통신연구원 가변 스위치망을 이용한 위상 천이기의 회로
KR20110109619A (ko) * 2010-03-31 2011-10-06 한국전자통신연구원 통신 시스템에서 공진기 및 그를 이용한 필터

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008950A (ko) * 1999-07-06 2001-02-05 윤종용 공진 주파수 자동 조정 기능을 갖는 주파수 복조기 및 집적회로에 내장되는 위상 천이기
JP3356130B2 (ja) * 1999-09-10 2002-12-09 日本電気株式会社 移相器
JP4025183B2 (ja) * 2002-11-21 2007-12-19 日本無線株式会社 位相調整回路及びそれを備えたフィードフォワード増幅器
KR100538822B1 (ko) * 2003-05-27 2005-12-23 한국전자통신연구원 결합 선로와 병렬 개방/단락 스터브들을 이용한 광대역위상 천이기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040033670A (ko) * 2002-10-15 2004-04-28 한국전자통신연구원 가변 스위치망을 이용한 위상 천이기의 회로
KR20110109619A (ko) * 2010-03-31 2011-10-06 한국전자통신연구원 통신 시스템에서 공진기 및 그를 이용한 필터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149135A (ko) * 2021-04-30 2022-11-08 가천대학교 산학협력단 자기공명 영상장치의 다중 송신모드용 위상천이기

Also Published As

Publication number Publication date
KR101988901B1 (ko) 2019-06-14
WO2019093580A1 (ko) 2019-05-16

Similar Documents

Publication Publication Date Title
Burdin et al. Design of compact reflection-type phase shifters with high figure-of-merit
Lin et al. Arbitrary dual-band components using composite right/left-handed transmission lines
KR101498335B1 (ko) 집적된 밀리미터파 위상 천이기 및 위상 천이 방법
Jeong et al. Design and analysis of swapped port coupler and its application in a miniaturized Butler matrix
Sazegar et al. Compact tunable phase shifters on screen-printed BST for balanced phased arrays
Zhang et al. A flexible quadrature coupler with reconfigurable frequency and coupling ratio in switchable coupling direction
CA3078132A1 (en) Broadband polarizing screen with one or more radiofrequency polarizing cells
KR20040102424A (ko) 결합 선로와 병렬 개방/단락 스터브들을 이용한 광대역위상 천이기
Zhang et al. Slot-coupled directional filters in multilayer LCP substrates at 95 GHz
Muhammad et al. Beam forming networks using reduced size butler matrix
Wang et al. A compact broadband 4× 4 butler matrix with 360 continuous progressive phase shift
Chaudhary et al. Negative group delay phenomenon analysis in power divider: Coupling matrix approach
KR101988901B1 (ko) 위상 천이기
Dewantari et al. Implementation of meander line structure for size miniaturization of 4× 4 Butler matrix
CN108832246A (zh) 一种四相功分器
Chaudhary et al. Arbitrary prescribed wideband flat group delay circuits using coupled lines
Munir Experimental characterization of miniaturized meander line-based 4× 4 Butler matrix
Kim et al. A SiGe BiCMOS concurrent K/V dual-band 16-way power divider and combiner
JP4630891B2 (ja) フィルタ回路および無線通信装置
Xinyi Broadband phase shifter design for phased array radar systems
Suryana et al. Phase reconfigurable hybrid coupler implemented using capacitor-loaded transmission lines
Lee et al. Broadband quadrature hybrid design using metamaterial transmission line and its application in the broadband continuous phase shifter
Palson et al. Frequency switchable and tunable negative group delay circuits based on defected microstrip structures
US7683737B2 (en) Broadband phase shifter
Cayron et al. Compact and wideband 3-D IPD butler matrix for millimeter-wave communications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)