KR102045498B1 - 위상 천이기 회로 - Google Patents

위상 천이기 회로 Download PDF

Info

Publication number
KR102045498B1
KR102045498B1 KR1020180059550A KR20180059550A KR102045498B1 KR 102045498 B1 KR102045498 B1 KR 102045498B1 KR 1020180059550 A KR1020180059550 A KR 1020180059550A KR 20180059550 A KR20180059550 A KR 20180059550A KR 102045498 B1 KR102045498 B1 KR 102045498B1
Authority
KR
South Korea
Prior art keywords
delay
path
phase shifter
switch
double
Prior art date
Application number
KR1020180059550A
Other languages
English (en)
Inventor
홍성철
이원호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180059550A priority Critical patent/KR102045498B1/ko
Application granted granted Critical
Publication of KR102045498B1 publication Critical patent/KR102045498B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/184—Strip line phase-shifters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

위상 천이기 회로는 제1 변형 스위치드 타입 실시간 지연 위상 천이기, 제1 양면 적층 타입 지연 위상 천이기, 제1 SPDT 스위치 및 제2 SPDT 스위치를 포함한다. 제1 변형 스위치드 타입 실시간 지연 위상 천이기는 제1 지연 경로 및 제1 기준 경로를 포함하고, 제1 선택 신호를 기초로 제1 지연 경로 및 제1 기준 경로 중 하나를 선택하여 입력 신호를 선택적으로 지연시켜 제1 출력 신호를 발생한다. 제1 양면 적층 타입 지연 위상 천이기는 서로 다른 레이어에 형성되는 제2 지연 경로 및 제2 기준 경로를 포함하고, 제1 출력 신호를 선택적으로 지연시켜 제2 출력 신호를 발생한다. 제1 SPDT 스위치는 제2 선택 신호에 기초하여 제2 지연 경로 및 제2 기준 경로 중 하나와 제1 변형 스위치드 타입 실시간 지연 위상 천이기를 전기적으로 연결한다. 제2 SPDT 스위치는 제3 선택 신호에 기초하여 제2 지연 경로 및 제2 기준 경로 중 하나와 출력 단자를 전기적으로 연결한다.

Description

위상 천이기 회로{PHASE SHIFTER CIRCUIT}
본 발명은 신호 처리에 관한 것으로서, 더욱 상세하게는 빔포밍(beam-forming)에 적용하기 위한 위상 천이기 회로에 관한 것이다.
최근 연구되고 있는 5G 이동통신 시스템은, 4G 이동통신 시스템인 LTE(long term evolution)에 비해 약 수십 배에서 수백 배의 네트워크 용량을 필요로 한다. 이 때, 넓은 대역폭을 확보하기 위해 밀리미터파 통신을 기반으로 한 통신 기술이 연구되고 있다. 밀리미터파 대역에서는 기존의 4G 이동통신 시스템의 주파수 대역보다 송수신 신호가 약해지기 때문에, 이러한 문제를 극복하기 위해 빔포밍(beam-forming) 등의 기술이 이용될 수 있다.
무선통신에서 빔포밍은 스마트 안테나(smart antenna)의 한 방식으로, 안테나의 빔이 해당 단말에게만 국한하여 비추도록 하는 기술이다. 빔포밍 기술을 채용한 시스템은 여러 채널의 위상 배열 안테나로 구성되어 있으며, 핵심 블록인 위상 천이 블록과 이득 조절 블록에 대한 연구가 활발하다. 위상 천이 블록은 각 신호 경로에 적합하도록 위상을 바꿔주는 역할을 수행하며, 예를 들어 각 채널의 위상이나 시간 지연차를 일정하게 주게 되면 안테나를 통해 송수신되는 신호가 등방성이 아닌 방향성을 가진 빔모양으로 퍼지게 된다.
다만, 각 채널에 위상차를 주게 될 경우 위상 천이기를 구현하는 데에는 쉽지만 주파수에 따라 빔의 각도가 달라지며, 이에 따라 다른 주파수의 신호에 대해서는 빔의 각도가 달라서 광대역의 변조 신호를 송수신할 때 빔 부정렬(beam squinting) 현상이 생겨 송수신 신호를 왜곡시키는 문제점이 있다.
시간 지연차는 실시간 지연 위상 천이기로 주게 되는데, 시간차를 주는 경우 모든 주파수에서 빔의 방향이 일정하게 나와 광대역의 변조 신호도 왜곡없이 송수신할 수 있다. 하지만 종래의 실시간 지연 위상 천이기는 긴 전송선로를 포함하므로 큰 사이즈를 가지며, 라인이 길이 따라 전송선로의 손실이 달라지기 때문에 시간 지연 상태에 따라 실시간 지연 위상 천이기 손실 값이 달라져 이득 오차가 존재하는 문제점이 있다.
본 발명의 일 목적은 작은 면적에서 구현될 수 있고 이득 오차가 보상될 수 있는 위상 천이기 회로를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 위상 천이기 회로는 제1 변형 스위치드 타입 실시간 지연 위상 천이기, 제1 양면 적층 타입 지연 위상 천이기, 제1 SPDT(single pole double throw) 스위치 및 제2 SPDT 스위치를 포함한다. 상기 제1 변형 스위치드 타입 실시간 지연 위상 천이기는 제1 지연 경로 및 제1 기준 경로를 포함하고, 제1 선택 신호를 기초로 상기 제1 지연 경로 및 상기 제1 기준 경로 중 하나를 선택하여 입력 신호를 선택적으로 지연시켜 제1 출력 신호를 발생한다. 상기 제1 양면 적층 타입 지연 위상 천이기는 서로 다른 레이어에 형성되는 제2 지연 경로 및 제2 기준 경로를 포함하고, 상기 제1 출력 신호를 선택적으로 지연시켜 제2 출력 신호를 발생한다. 상기 제1 SPDT 스위치는 상기 제1 변형 스위치드 타입 실시간 지연 위상 천이기와 상기 제1 양면 적층 타입 지연 위상 천이기 사이에 배치되고, 제2 선택 신호에 기초하여 상기 제2 지연 경로 및 상기 제2 기준 경로 중 하나와 상기 제1 변형 스위치드 타입 실시간 지연 위상 천이기를 전기적으로 연결한다. 상기 제2 SPDT 스위치는 제3 선택 신호에 기초하여 상기 제2 지연 경로 및 상기 제2 기준 경로 중 하나와 출력 단자를 전기적으로 연결한다.
일 실시예에서, 상기 제1 변형 스위치드 타입 실시간 지연 위상 천이기는 제1 스위치, 제2 스위치, 지연 배선 및 제3 스위치를 포함할 수 있다. 상기 제1 스위치는 제1 입력 노드와 연결되고, 제1 지연 선택 신호에 기초하여 턴 온될 수 있다. 상기 제2 스위치는 제1 출력 노드와 연결되고, 상기 제1 지연 선택 신호에 기초하여 턴 온될 수 있다. 상기 지연 배선은 상기 제1 스위치와 상기 제2 스위치 사이에 연결될 수 있다. 상기 제3 스위치는 상기 제1 입력 노드 및 상기 제1 출력 노드와 직접 연결되고, 제1 기준 선택 신호에 기초하여 턴 온될 수 있다. 상기 제1 스위치, 상기 지연 배선 및 상기 제2 스위치는 상기 제1 지연 경로를 형성하며, 상기 제3 스위치는 상기 제1 기준 경로를 형성할 수 있다.
일 실시예에서, 상기 제1 양면 적층 타입 지연 위상 천이기는 접지 배선, 지연 배선 및 기준 배선을 포함할 수 있다. 상기 접지 배선은 제1 레이어에 형성될 수 있다. 상기 지연 배선은 상기 제1 레이어 상부의 제2 레이어에 형성되고, 제1 길이를 가질 수 있다. 상기 기준 배선은 상기 제1 레이어 하부의 제3 레이어에 형성되고, 상기 제1 길이보다 짧은 제2 길이를 가질 수 있다. 상기 지연 배선은 상기 제2 지연 경로를 형성하며, 상기 기준 배선은 상기 제2 기준 경로를 형성할 수 있다.
일 실시예에서, 상기 지연 배선은 제1 두께를 가지고, 상기 기준 배선은 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다.
일 실시예에서, 상기 제1 지연 경로 및 상기 제2 지연 경로 중 적어도 하나에 기초하여 상기 입력 신호의 전달 시간이 지연될 수 있다.
일 실시예에서, 상기 제1 지연 경로 및 상기 제2 지연 경로 중 적어도 하나에 기초하여 상기 입력 신호의 위상이 지연될 수 있다.
일 실시예에서, 상기 제1 지연 경로에 의한 제1 지연량은 상기 제2 지연 경로에 의한 제2 지연량보다 적을 수 있다.
일 실시예에서, 상기 위상 천이기 회로는 제2 변형 스위치드 타입 실시간 지연 위상 천이기를 더 포함할 수 있다. 상기 제2 변형 스위치드 타입 실시간 지연 위상 천이기는 제3 지연 경로 및 제3 기준 경로를 포함하고, 제4 선택 신호를 기초로 상기 제3 지연 경로 및 상기 제3 기준 경로 중 하나를 선택하여 상기 제2 출력 신호를 선택적으로 지연시켜 제3 출력 신호를 발생할 수 있다.
일 실시예에서, 상기 위상 천이기 회로는 제2 양면 적층 타입 지연 위상 천이기 및 제1 DPDT(double pole double throw) 스위치를 더 포함할 수 있다. 상기 제2 양면 적층 타입 지연 위상 천이기는 서로 다른 레이어에 형성되는 제4 지연 경로 및 제4 기준 경로를 포함하고, 상기 제2 출력 신호를 선택적으로 지연시켜 제4 출력 신호를 발생할 수 있다. 상기 제1 DPDT 스위치는 상기 제1 양면 적층 타입 지연 위상 천이기와 상기 제2 양면 적층 타입 지연 위상 천이기 사이에 배치되고, 제5 선택 신호에 기초하여 상기 제2 지연 경로 및 상기 제2 기준 경로 중 하나와 상기 제4 지연 경로 및 상기 제4 기준 경로 중 하나를 전기적으로 연결할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 위상 천이기 회로는 제1 접지 배선, 제1 지연 배선 및 제1 기준 배선을 포함한다. 상기 제1 접지 배선은 제1 레이어에 형성된다. 상기 제1 지연 배선은 상기 제1 레이어 상부의 제2 레이어에 형성되고, 제1 길이 및 제1 두께를 가진다. 상기 제1 기준 배선은 상기 제1 레이어 하부의 제3 레이어에 형성되고, 상기 제1 길이보다 짧은 제2 길이 및 상기 제1 두께보다 얇은 제2 두께를 가진다. 상기 제1 지연 배선은 제1 지연 경로를 형성하고, 상기 제1 기준 배선은 상기 제1 지연 경로와 상보적으로 활성화되는 제1 기준 경로를 형성한다. 상기 제1 지연 경로가 활성화되는 경우에 입력 신호를 지연하여 출력 신호를 발생하고, 상기 제1 기준 경로가 활성화되는 경우에 상기 입력 신호와 동일한 상기 출력 신호를 발생한다.
일 실시예에서, 상기 위상 천이기 회로는 제1 SPDT(single pole double throw) 스위치 및 제2 SPDT 스위치를 더 포함할 수 있다. 상기 제1 SPDT 스위치는 제1 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 입력 단자를 전기적으로 연결할 수 있다. 상기 제2 SPDT 스위치는 제2 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 출력 단자를 전기적으로 연결할 수 있다.
일 실시예에서, 상기 위상 천이기 회로는 제2 접지 배선, 제2 지연 배선, 제2 기준 배선, 제1 SPDT 스위치, 제1 DPDT(double pole double throw) 스위치 및 제2 SPDT 스위치를 더 포함할 수 있다. 상기 제2 접지 배선은 상기 제1 레이어에 형성될 수 있다. 상기 제2 지연 배선은 상기 제2 레이어에 형성되고, 제3 길이 및 상기 제1 두께를 가질 수 있다. 상기 제2 기준 배선은 상기 제3 레이어에 형성되고, 상기 제3 길이보다 짧은 제4 길이 및 상기 제2 두께를 가질 수 있다. 상기 제1 SPDT 스위치는 제1 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 입력 단자를 전기적으로 연결할 수 있다. 상기 제1 DPDT 스위치는 제2 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 상기 제2 지연 배선 및 상기 제2 기준 배선 중 하나를 전기적으로 연결할 수 있다. 상기 제2 SPDT 스위치는 제3 선택 신호에 기초하여 상기 제2 지연 배선 및 상기 제2 기준 배선 중 하나와 출력 단자를 전기적으로 연결할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 위상 천이기 회로는 제1 스위치, 제2 스위치, 지연 배선 및 제3 스위치를 포함한다. 상기 제1 스위치는 입력 단자와 연결되고, 제1 지연 선택 신호에 기초하여 턴 온된다. 상기 제2 스위치는 출력 단자와 연결되고, 상기 제1 지연 선택 신호에 기초하여 턴 온된다. 상기 지연 배선은 상기 제1 스위치와 상기 제2 스위치 사이에 연결된다. 상기 제3 스위치는 상기 입력 단자 및 상기 출력 단자와 직접 연결되고, 제1 기준 선택 신호에 기초하여 턴 온된다. 상기 제1 스위치, 상기 지연 배선 및 상기 제2 스위치는 제1 지연 경로를 형성하고, 상기 제3 스위치는 상기 제1 지연 경로와 상보적으로 활성화되는 제1 기준 경로를 형성한다. 상기 제1 지연 경로가 활성화되는 경우에 입력 신호를 지연하여 출력 신호를 발생하고, 상기 제1 기준 경로가 활성화되는 경우에 상기 입력 신호와 동일한 상기 출력 신호를 발생한다.
상기와 같은 본 발명의 실시예들에 따른 위상 천이기 회로는 적어도 하나의 변형 스위치드 타입 실시간 지연 위상 천이기 및 적어도 하나의 양면 적층 타입 지연 위상 천이기를 포함하여 구현될 수 있다. 변형 스위치드 타입 실시간 지연 위상 천이기는 기준 경로에 별도의 배선 없이 입력 및 출력 단자들과 직접 연결되는 스위치만을 포함하여, 상대적으로 간단한 구조 및 작은 크기로 구현될 수 있다. 양면 적층 타입 지연 위상 천이기는 지연 경로 및 기준 경로를 서로 다른 레이어에 형성하여, 상대적으로 간단한 구조 및 작은 크기로 구현될 수 있다. 또한, 변형 스위치드 타입 실시간 지연 위상 천이기를 이용하여 상대적으로 적은 지연값을 구현하고, 양면 적층 타입 지연 위상 천이기를 이용하여 상대적으로 큰 지연값을 구현함으로써, 입력 신호를 다양한 지연량만큼 지연시킬 수 있다.
한편, 본 발명의 실시예들에 따른 위상 천이기 회로는 적어도 하나의 변형 스위치드 타입 실시간 지연 위상 천이기만을 포함하거나 적어도 하나의 양면 적층 타입 지연 위상 천이기만을 포함하여 구현될 수도 있다.
도 1은 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도이다.
도 2는 도 1의 위상 천이기 회로에 포함되는 변형 스위치드 타입 실시간 지연 위상 천이기를 나타내는 회로도이다.
도 3a 및 3b는 도 1의 위상 천이기 회로에 포함되는 양면 적층 타입 지연 위상 천이기를 나타내는 사시도 및 단면도이다.
도 4 및 5는 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도들이다.
도 6은 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도이다.
도 7a 및 7b는 도 6의 위상 천이기 회로의 실제 구현 예를 나타내는 도면들이다.
도 8, 9 및 10은 도 7a 및 7b의 위상 천이기 회로의 특성을 나타내는 그래프들이다.
도 11, 12 및 13은 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도이다. 도 2는 도 1의 위상 천이기 회로에 포함되는 변형 스위치드 타입 실시간 지연 위상 천이기를 나타내는 회로도이다. 도 3a 및 3b는 도 1의 위상 천이기 회로에 포함되는 양면 적층 타입 지연 위상 천이기를 나타내는 사시도 및 단면도이다.
도 1, 2, 3a 및 3b를 참조하면, 위상 천이기 회로(1000)는 제1 변형(modified) 스위치드 타입 실시간 지연(true time delay; TTD) 위상 천이기(1100), 제1 SPDT(single pole double throw) 스위치(1200), 제1 양면 적층 타입 지연 위상 천이기(1300) 및 제2 SPDT 스위치(1400)를 포함한다. 위상 천이기 회로(1000)는 입력 단자(IT) 및 출력 단자(OT)를 더 포함할 수 있다.
도 1 및 2에 도시된 것처럼, 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)는 입력 신호를 수신하는 입력 단자(IT)와 연결되고, 제1 지연 경로(DP1) 및 제1 기준 경로(RP1)를 포함하며, 제1 선택 신호(S1)를 기초로 제1 지연 경로(DP1) 및 제1 기준 경로(RP1) 중 하나를 선택하여 상기 입력 신호를 선택적으로 지연시켜 제1 출력 신호를 발생한다.
제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)는 제1 스위치(SW1), 제2 스위치(SW2), 지연 배선(DW1) 및 제3 스위치(SW3)를 포함할 수 있다.
제1 스위치(SW1)는 제1 입력 노드(IN1)와 연결되고, 제1 지연 선택 신호(SD1)에 기초하여 턴 온될 수 있다. 제1 입력 노드(IN1)는 상기 입력 신호를 수신하는 입력 단자(IT)와 직접 연결될 수 있다. 제2 스위치(SW2)는 제1 출력 노드(ON1)와 연결되고, 제1 지연 선택 신호(SD1)에 기초하여 턴 온될 수 있다. 제1 출력 노드(ON1)는 제1 SPDT 스위치(1200)와 직접 연결되며, 제1 출력 노드(ON1)를 통해 상기 제1 출력 신호가 출력될 수 있다. 지연 배선(DW1)은 제1 스위치(SW1)와 제2 스위치(SW2) 사이에 연결될 수 있다. 제3 스위치(SW3)는 제1 입력 노드(IN1) 및 제1 출력 노드(ON1)와 직접 연결되고, 제1 기준 선택 신호(SR1)에 기초하여 턴 온될 수 있다. 제1 스위치(SW1), 지연 배선(DW1) 및 제2 스위치(SW2)는 제1 지연 경로(DP1)를 형성하며, 제3 스위치(SW3)는 제1 기준 경로(RP1)를 형성할 수 있다. 도 2의 제1 지연 선택 신호(SD1) 및 제1 기준 선택 신호(SR1)는 도 1의 제1 선택 신호(S1)에 포함될 수 있다.
제1 지연 경로(DP1) 및 제1 기준 경로(RP1)는 서로 상보적으로 활성화되며, 이를 위해 제1 지연 선택 신호(SD1) 및 제1 기준 선택 신호(SR1)는 서로 상보적으로 활성화될 수 있다. 활성화되는 경로에 따라 상기 입력 신호가 선택적으로 지연될 수 있다.
구체적으로, 제1 지연 선택 신호(SD1)가 활성화되어 제1 및 제2 스위치들(SW1, SW2)이 턴 온되는 경우에(즉, 닫히는 경우에), 제1 지연 경로(DP1)는 활성화될 수 있다. 이 때, 제1 기준 선택 신호(SR1)가 비활성화되어 제3 스위치(SW3)는 턴 오프되며(즉, 열리며), 제1 기준 경로(RP1)는 비활성화될 수 있다. 제1 지연 경로(DP1)가 활성화됨에 따라, 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)는 상기 입력 신호를 지연하여 상기 제1 출력 신호를 발생할 수 있다. 예를 들어, 상기 제1 출력 신호는 상기 입력 신호에 비하여 제1 지연량만큼 지연될 수 있다.
또한, 제1 기준 선택 신호(SR1)가 활성화되어 제3 스위치(SW3)가 턴 온되는 경우에(즉, 닫히는 경우에), 제1 기준 경로(RP1)는 활성화될 수 있다. 이 때, 제1 지연 선택 신호(SD1)가 비활성화되어 제1 및 제2 스위치들(SW1, SW2)은 턴 오프되며(즉, 열리며), 제1 지연 경로(DP1)는 비활성화될 수 있다. 제1 기준 경로(RP1)가 활성화됨에 따라, 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)는 상기 입력 신호를 지연하지 않고 상기 입력 신호와 실질적으로 동일한 상기 제1 출력 신호를 발생할 수 있다.
종래의 스위치드 타입 실시간 지연 위상 천이기는 지연 경로에 상대적으로 긴 제1 배선이 배치되고 기준 경로에 상대적으로 짧은 제2 배선이 배치되며, 상기 지연 경로의 활성화를 위한 두 개의 스위치들 및 상기 기준 경로의 활성화를 위한 다른 두 개의 스위치들을 포함하여 상대적으로 복잡한 구조를 가지는 문제가 있었다.
본 발명의 실시예들에 따른 변형 스위치드 타입 실시간 지연 위상 천이기(1100)는 제1 기준 경로(RP1)에 별도의 배선이 배치되지 않으며, 제1 기준 경로(RP1)는 제1 입력 노드(IN1) 및 제1 출력 노드(ON1)와 직접 연결되는 제3 스위치(SW3)만을 포함하여, 상대적으로 간단한 구조 및 작은 크기로 구현될 수 있다.
도 1, 3a 및 3b에 도시된 것처럼, 제1 양면 적층 타입 지연 위상 천이기(1300)는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)의 후단에 배치되고, 서로 다른 레이어에 형성되는 제2 지연 경로(DP2) 및 제2 기준 경로(RP2)를 포함하며, 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)에서 출력되는 상기 제1 출력 신호를 선택적으로 지연시켜 제2 출력 신호를 발생한다. 상기 제2 출력 신호는 위상 천이기 회로(1000)의 최종 출력 신호로서 출력 단자(OT)를 통해 제공될 수 있다.
제1 양면 적층 타입 지연 위상 천이기(1300)는 접지 배선(GW2), 지연 배선(DW2) 및 기준 배선(RW2)을 포함할 수 있다.
접지 배선(GW2)은 제1 레이어(L1)에 형성될 수 있다. 지연 배선(DW2)은 제1 레이어(L1) 상부의 제2 레이어(L2)에 형성되고, 제1 길이를 가질 수 있다. 기준 배선(RW2)은 제1 레이어(L1) 하부의 제3 레이어(L3)에 형성되고, 상기 제1 길이보다 짧은 제2 길이를 가질 수 있다. 다시 말하면, 접지 배선(GW2)을 기준으로 지연 배선(DW2) 및 기준 배선(RW2)은 서로 반대쪽에 배치되며, 지연 배선(DW2)은 접지 배선(GW2)의 제1 면 상에 배치되고 기준 배선(RW2)은 접지 배선(GW2)의 상기 제1 면과 대향하는 제2 면 상에 배치될 수 있다. 예를 들어, 지연 배선(DW2)과 기준 배선(RW2)은 평면 상에서 보았을 때 부분적으로 중첩하도록 형성될 수 있다. 지연 배선(DW2)은 제2 지연 경로(DP2)를 형성하며, 기준 배선(RW2)은 제2 기준 경로(RP2)를 형성할 수 있다. 실시예에 따라서, 지연 배선(DW2)은 임의의 시간 지연 소자로 대체될 수 있다.
일 실시예에서, 지연 배선(DW2)은 제1 두께를 가지고, 기준 배선(RW2)은 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다. 예를 들어, 상용 65nm CMOS 공정에서, 지연 배선(DW2)은 가장 두꺼운 M9 레이어에 형성되고, 기준 배선(RW2)은 상대적으로 얇은 M1 레이어에 형성될 수 있다. 지연 배선(DW2)을 기준 배선(RW2)보다 두껍게 형성함으로써, 긴 배선 길이로 인한 지연 배선(DW2)의 손실을 기준 배선(RW2)의 손실과 맞출 수 있다.
제1 지연 경로(DP1) 및 제1 기준 경로(RP1)와 유사하게, 제2 지연 경로(DP2) 및 제2 기준 경로(RP2)는 서로 상보적으로 활성화되며, 활성화되는 경로에 따라 상기 제1 출력 신호가 선택적으로 지연될 수 있다.
구체적으로, 제2 지연 경로(DP2)가 활성화되는 경우에, 제1 양면 적층 타입 지연 위상 천이기(1300)는 상기 제1 출력 신호를 지연하여 상기 제2 출력 신호를 발생할 수 있다. 예를 들어, 상기 제2 출력 신호는 상기 제1 출력 신호에 비하여 제2 지연량만큼 지연될 수 있다. 이 때, 제2 기준 경로(RP2)는 비활성화될 수 있다.
또한, 제2 기준 경로(RP2)가 활성화되는 경우에, 제1 양면 적층 타입 지연 위상 천이기(1300)는 상기 제1 출력 신호를 지연하지 않고 상기 제1 출력 신호와 실질적으로 동일한 상기 제2 출력 신호를 발생할 수 있다. 이 때, 제2 지연 경로(DP2)는 비활성화될 수 있다.
본 발명의 실시예들에 따른 양면 적층 타입 지연 위상 천이기(1300)는 제2 지연 경로(DP2) 및 제2 기준 경로(RP2)를 서로 다른 레이어에 형성하여, 상대적으로 간단한 구조 및 작은 크기로 구현될 수 있다.
제1 SPDT 스위치(1200)는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)와 제1 양면 적층 타입 지연 위상 천이기(1300) 사이에 배치되고, 제2 선택 신호(S2)에 기초하여 제2 지연 경로(DP2) 및 제2 기준 경로(RP2) 중 하나와 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)를 전기적으로 연결한다. 제2 SPDT 스위치(1400)는 제3 선택 신호(S3)에 기초하여 제2 지연 경로(DP2) 및 제2 기준 경로(RP2) 중 하나와 출력 단자(OT)를 전기적으로 연결한다. 다시 말하면, 제1 및 제2 SPDT 스위치들(1200, 1300)에 의해 제2 지연 경로(DP2) 및 제2 기준 경로(RP2) 중 하나가 활성화될 수 있다.
구체적으로, 제2 및 제3 선택 신호들(S2, S3)에 기초하여 제1 SPDT 스위치(1200)의 제1 단자(ST11) 및 제2 단자(ST12)가 전기적으로 연결되고 제2 SPDT 스위치(1400)의 제1 단자(ST21) 및 제2 단자(ST22)가 전기적으로 연결되는 경우에, 제2 지연 경로(DP2)가 활성화될 수 있다. 또한, 제2 및 제3 선택 신호들(S2, S3)에 제1 SPDT 스위치(1200)의 제1 단자(ST11) 및 제3 단자(ST13)가 전기적으로 연결되고 제2 SPDT 스위치(1400)의 제1 단자(ST21) 및 제3 단자(ST23)가 전기적으로 연결되는 경우에, 제2 기준 경로(RP2)가 활성화될 수 있다. 예를 들어, 제2 선택 신호(S2) 및 제3 선택 신호(S3)는 실질적으로 동일한 신호일 수 있다.
일 실시예에서, 제1 및 제2 SPDT 스위치들(1200, 1300)은 각각 하나의 인덕터만을 포함하는 간단한 구조로 구현될 수 있다. 예를 들어, 제1 SPDT 스위치(1200)는 제1 및 제2 단자들(ST11, ST12) 사이에 배치되는 제1 스위칭 소자, 제1 및 제3 단자들(ST11, ST13) 사이에 배치되는 제2 스위칭 소자, 및 하나의 인덕터를 포함하는 스위치드 인덕터 구조를 포함하며, 상기 두 개의 스위칭 소자들이 하나의 인덕터를 공유하는 간단한 구조로 구현될 수 있다.
일 실시예에서, 제1 지연 경로(DP1) 및 제2 지연 경로(DP2) 중 적어도 하나에 기초하여 상기 입력 신호의 전달 시간이 지연될 수 있다. 다시 말하면, 제1 지연 경로(DP1)에 의한 상기 제1 지연량 및 제2 지연 경로(DP2)에 의한 상기 제2 지연량은 각각 시간 지연량을 나타낼 수 있다.
다른 실시예에서, 제1 지연 경로(DP1) 및 제2 지연 경로(DP2) 중 적어도 하나에 기초하여 상기 입력 신호의 위상이 지연될 수 있다. 다시 말하면, 제1 지연 경로(DP1)에 의한 상기 제1 지연량 및 제2 지연 경로(DP2)에 의한 상기 제2 지연량은 각각 위상 지연량을 나타낼 수 있다.
또 다른 실시예에서, 제1 지연 경로(DP1) 및 제2 지연 경로(DP2) 중 적어도 하나에 기초하여 상기 입력 신호의 전달 시간 및 위상이 모두 지연될 수 있다.
일 실시예에서, 제1 지연 경로(DP1)에 의한 상기 제1 지연량은 제2 지연 경로(DP2)에 의한 상기 제2 지연량보다 적을 수 있다. 다시 말하면, 상대적으로 적은 지연값을 구현할 때는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)에 포함되는 제1 지연 경로(DP1)를 이용하며, 상대적으로 큰 지연값을 구현할 때는 제1 양면 적층 타입 지연 위상 천이기(1300)에 포함되는 제2 지연 경로(DP2)를 이용할 수 있다.
제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)에서, 제1 기준 경로(RP1)에 별도의 배선이 배치되지 않음에 따라, 제1 지연 경로(DP1)와 제1 기준 경로(RP1)와의 고립도가 확보되지 않아 신호에 왜곡이 생길 수 있다. 하지만, 상대적으로 적은 지연값을 구현할 때는 충분한 고립도를 얻을 수 있기 때문에(즉, 무시할 수 있을 정도의 왜곡이므로), 상대적으로 적은 지연을 조절할 때는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)를 이용하여 매우 작은 크기로 구현할 수 있다.
또한, 상대적으로 적은 지연값만으로는 원하는 정도의 충분한 지연량(또는 해상도)을 확보하기 어렵기 때문에, 상대적으로 큰 지연을 조절할 때는 제1 양면 적층 타입 지연 위상 천이기(1300)를 이용하여 구현할 수 있다. 제1 양면 적층 타입 지연 위상 천이기(1300) 역시 종래 기술 대비 작은 크기로 구현할 수 있으며, 상술한 것처럼 지연 배선(DW2)과 기준 배선(RW2)의 두께를 다르게 형성함으로써, 단위 길이당 손실값을 배선마다 다르게 하여, 제2 지연 경로(DP2) 및 제2 기준 경로(RP2)의 손실값을 같도록 하여 이득 오차를 최소화할 수 있다.
본 발명의 실시예들에 따른 위상 천이기 회로(1000)는 서로 다른 지연량을 가지는 변형 스위치드 타입 실시간 지연 위상 천이기(1100) 및 양면 적층 타입 지연 위상 천이기(1300)를 이용하여 상기 입력 신호를 다양한 지연량만큼 지연시킬 수 있다. 예를 들어, 제1 지연 경로(DP1) 및 제2 기준 경로(RP2)가 활성화된 경우에, 출력 단자(OT)를 통해 제공되는 상기 최종 출력 신호는 상기 입력 신호에 비하여 제1 지연량만큼 지연될 수 있다. 제1 기준 경로(RP1) 및 제2 지연 경로(DP2)가 활성화된 경우에, 상기 최종 출력 신호는 상기 입력 신호에 비하여 제2 지연량만큼 지연될 수 있다. 제1 지연 경로(DP1) 및 제2 지연 경로(DP2)가 활성화된 경우에, 상기 최종 출력 신호는 상기 입력 신호에 비하여 상기 제1 및 제2 지연량들의 합만큼 지연될 수 있다. 한편, 제1 기준 경로(RP1) 및 제2 기준 경로(RP2)가 활성화된 경우에, 상기 최종 출력 신호는 상기 입력 신호와 실질적으로 동일할 수 있다.
도 1에서는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)가 제1 양면 적층 타입 지연 위상 천이기(1300)의 전단에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 예를 들어 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)는 제1 양면 적층 타입 지연 위상 천이기(1300)의 후단에 배치되도록 구현될 수도 있다.
한편, 실시예에 따라서, 본 발명의 실시예들에 따른 위상 천이기 회로는 하나의 변형 스위치드 타입 실시간 지연 위상 천이기만을 포함하여 구현될 수 있다. 이 경우, 도 1 및 2를 참조하여 상술한 것처럼, 위상 천이기 회로(즉, 변형 스위치드 타입 실시간 지연 위상 천이기 회로)는 입력 단자(예를 들어, IT)와 연결되고 제1 지연 선택 신호(예를 들어, SD1)에 기초하여 턴 온되는 제1 스위치(예를 들어, SW1), 출력 단자(예를 들어, OT)와 연결되고 제1 지연 선택 신호(SD1)에 기초하여 턴 온되는 제2 스위치(예를 들어, SW2), 제1 스위치(SW1)와 제2 스위치(SW2) 사이에 연결되는 지연 배선(예를 들어, DW1), 및 입력 단자(IT) 및 출력 단자(OT)와 직접 연결되고 제1 기준 선택 신호(예를 들어, SR1)에 기초하여 턴 온되는 제3 스위치(예를 들어, SW3)를 포함하고, 제1 스위치(SW1), 지연 배선(DW1) 및 제2 스위치(SW2)는 제1 지연 경로(예를 들어, DP1)를 형성하며, 제3 스위치(SW3)는 제1 지연 경로(DP1)와 상보적으로 활성화되는 제1 기준 경로(예를 들어, RP1)를 형성하며, 제1 지연 경로(DP1)가 활성화되는 경우에 입력 신호를 지연하여 출력 신호를 발생하고, 제1 기준 경로(RP1)가 활성화되는 경우에 상기 입력 신호와 동일한 상기 출력 신호를 발생하도록 구현될 수 있다.
또한, 실시예에 따라서, 본 발명의 실시예들에 따른 위상 천이기 회로는 하나의 양면 적층 타입 지연 위상 천이기만을 포함하여 구현될 수 있다. 이 경우, 도 1, 3a 및 3b를 참조하여 상술한 것처럼, 위상 천이기 회로(즉, 양면 적층 타입 지연 위상 천이기 회로)는 제1 레이어(예를 들어, L1)에 형성되는 제1 접지 배선(예를 들어, GW2), 제1 레이어(L1) 상부의 제2 레이어(예를 들어, L2)에 형성되고 제1 길이 및 제1 두께를 가지는 제1 지연 배선(예를 들어, DW2), 및 제1 레이어(L1) 하부의 제3 레이어(예를 들어, L3)에 형성되고 상기 제1 길이보다 짧은 제2 길이 및 상기 제1 두께보다 얇은 제2 두께를 가지는 제1 기준 배선(예를 들어, RW2)을 포함하고, 제1 지연 배선(DW2)은 제1 지연 경로(예를 들어, DP2)를 형성하고, 제1 기준 배선(RW2)은 제1 지연 경로(DP2)와 상보적으로 활성화되는 제1 기준 경로(예를 들어, RP2)를 형성하며, 제1 지연 경로(DP2)가 활성화되는 경우에 입력 신호를 지연하여 출력 신호를 발생하고, 제1 기준 경로(RP2)가 활성화되는 경우에 상기 입력 신호와 동일한 상기 출력 신호를 발생하도록 구현될 수 있다.
도 4 및 5는 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도들이다. 이하 도 1과 중복되는 설명은 생략한다.
도 4를 참조하면, 위상 천이기 회로(1000a)는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100), 제1 SPDT 스위치(1200), 제1 양면 적층 타입 지연 위상 천이기(1300) 및 제2 SPDT 스위치(1400)를 포함하며, 제2 변형 스위치드 타입 실시간 지연 위상 천이기(1500), 입력 단자(IT) 및 출력 단자(OT)를 더 포함할 수 있다.
제2 변형 스위치드 타입 실시간 지연 위상 천이기(1500)를 더 포함하는 것을 제외하면, 도 4의 위상 천이기 회로(1000a)는 도 1의 위상 천이기 회로(1000)와 실질적으로 동일할 수 있다.
제2 변형 스위치드 타입 실시간 지연 위상 천이기(1500)는 제2 SPDT 스위치(1400)와 출력 단자(OT) 사이에 연결되고, 제3 지연 경로 및 제3 기준 경로를 포함하고, 제4 선택 신호(S4)를 기초로 상기 제3 지연 경로 및 상기 제3 기준 경로 중 하나를 선택하여 제1 양면 적층 타입 지연 위상 천이기(1300)에서 출력되는 상기 제2 출력 신호를 선택적으로 지연시켜 제3 출력 신호를 발생할 수 있다. 상기 제3 출력 신호는 위상 천이기 회로(1000a)의 최종 출력 신호로서 출력 단자(OT)를 통해 제공될 수 있다.
제2 변형 스위치드 타입 실시간 지연 위상 천이기(1500)는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)와 구조 및 동작이 실질적으로 동일할 수 있다. 예를 들어, 상기 제3 지연 경로가 활성화되는 경우에, 제2 변형 스위치드 타입 실시간 지연 위상 천이기(1500)는 상기 제2 출력 신호를 제3 지연량만큼 지연하여 상기 제3 출력 신호를 발생할 수 있다. 예를 들어, 상기 제3 지연 경로에 의한 상기 제3 지연량은 제2 지연 경로(DP2)에 의한 상기 제2 지연량보다 적고, 제1 지연 경로(DP1)에 의한 상기 제1 지연량과 다를 수 있다. 이를 위해, 상기 제3 지연 경로에 포함되는 지연 배선의 길이는 제1 지연 경로(DP1)에 포함되는 지연 배선(DW1)의 길이와 다를 수 있다.
본 발명의 실시예들에 따른 위상 천이기 회로(1000a)는 서로 다른 지연량을 가지는 변형 스위치드 타입 실시간 지연 위상 천이기들(1100, 1500) 및 양면 적층 타입 지연 위상 천이기(1300)를 이용하여 상기 입력 신호를 다양한 지연량만큼 지연시킬 수 있다. 변형 스위치드 타입 실시간 지연 위상 천이기들(1100, 1500)을 이용하여 상대적으로 적은 지연값을 구현하고, 양면 적층 타입 지연 위상 천이기(1300)를 이용하여 상대적으로 큰 지연값을 구현할 수 있다.
도 4에서는 제1 및 제2 변형 스위치드 타입 실시간 지연 위상 천이기들(1100, 1500)이 제1 양면 적층 타입 지연 위상 천이기(1300)의 전단 및 후단에 각각 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 직렬 연결된 두 개의 변형 스위치드 타입 실시간 지연 위상 천이기들이 제1 양면 적층 타입 지연 위상 천이기(1300)의 전단 또는 후단에 배치되도록 구현될 수도 있다.
도 5를 참조하면, 위상 천이기 회로(1000b)는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100), 제1 SPDT 스위치(1200), 제1 양면 적층 타입 지연 위상 천이기(1300) 및 제2 SPDT 스위치(1400)를 포함하며, 제1 DPDT(double pole double throw) 스위치(1600), 제2 양면 적층 타입 지연 위상 천이기(1700), 입력 단자(IT) 및 출력 단자(OT)를 더 포함할 수 있다.
제1 DPDT 스위치(1600) 및 제2 양면 적층 타입 지연 위상 천이기(1700)를 더 포함하는 것을 제외하면, 도 5의 위상 천이기 회로(1000b)는 도 1의 위상 천이기 회로(1000)와 실질적으로 동일할 수 있다.
제2 양면 적층 타입 지연 위상 천이기(1700)는 서로 다른 레이어에 형성되는 제4 지연 경로 및 제4 기준 경로를 포함하고, 제1 양면 적층 타입 지연 위상 천이기(1300)에서 출력되는 상기 제2 출력 신호를 선택적으로 지연시켜 제4 출력 신호를 발생할 수 있다. 상기 제4 출력 신호는 위상 천이기 회로(1000b)의 최종 출력 신호로서 출력 단자(OT)를 통해 제공될 수 있다.
제2 양면 적층 타입 지연 위상 천이기(1700)는 제1 양면 적층 타입 지연 위상 천이기(1300)와 구조 및 동작이 실질적으로 동일할 수 있다. 예를 들어, 상기 제4 지연 경로가 활성화되는 경우에, 제2 양면 적층 타입 지연 위상 천이기(1700)는 상기 제2 출력 신호를 제4 지연량만큼 지연하여 상기 제4 출력 신호를 발생할 수 있다. 예를 들어, 상기 제4 지연 경로에 의한 상기 제4 지연량은 제1 지연 경로(DP1)에 의한 상기 제1 지연량보다 크고, 제2 지연 경로(DP2)에 의한 상기 제2 지연량과 다를 수 있다. 이를 위해, 상기 제4 지연 경로에 포함되는 지연 배선의 길이는 제2 지연 경로(DP2)에 포함되는 지연 배선(DW2)의 길이와 다를 수 있다.
제1 DPDT 스위치(1600)는 제1 양면 적층 타입 지연 위상 천이기(1300)와 제2 양면 적층 타입 지연 위상 천이기(1700) 사이에 배치되고, 제5 선택 신호(S5)에 기초하여 제2 지연 경로(DP2) 및 제2 기준 경로(RP2) 중 하나와 상기 제4 지연 경로 및 상기 제4 기준 경로 중 하나를 전기적으로 연결할 수 있다. 다시 말하면, 제1 및 제2 SPDT 스위치들(1200, 1300)과 제1 DPDT 스위치(1600)에 의해 제2 지연 경로(DP2) 및 제2 기준 경로(RP2) 중 하나와 상기 제4 지연 경로 및 상기 제4 기준 경로 중 하나가 활성화될 수 있다.
구체적으로, 선택 신호들(S2, S3, S5)에 기초하여 제1 SPDT 스위치(1200)의 제1 및 제2 단자들(ST11, ST12)이 전기적으로 연결되고 제1 DPDT 스위치(1600)의 제1 및 제3 단자들(DT11, DT13)이 전기적으로 연결되고 제2 및 제4 단자들(DT12, DT14)이 전기적으로 연결되며 제2 SPDT 스위치(1400)의 제1 및 제2 단자들(ST21, ST22)이 전기적으로 연결되는 경우에, 제2 지연 경로(DP2) 및 상기 제4 지연 경로가 활성화될 수 있다. 또한, 선택 신호들(S2, S3, S5)에 기초하여 제1 SPDT 스위치(1200)의 제1 및 제2 단자들(ST11, ST12)이 전기적으로 연결되고 제1 DPDT 스위치(1600)의 제1 및 제4 단자들(DT11, DT14)이 전기적으로 연결되고 제2 및 제3 단자들(DT12, DT13)이 전기적으로 연결되며 제2 SPDT 스위치(1400)의 제1 및 제3 단자들(ST21, ST23)이 전기적으로 연결되는 경우에, 제2 지연 경로(DP2) 및 상기 제4 기준 경로가 활성화될 수 있다.
일 실시예에서, 제1 DPDT 스위치(1600)는 하나의 인덕터만을 포함하는 간단한 구조로 구현될 수 있다. 예를 들어, 제1 DPDT 스위치(1600)는 제1 및 제3 단자들(DT11, DT13) 사이에 배치되는 제1 스위칭 소자, 제1 및 제4 단자들(DT11, DT14) 사이에 배치되는 제2 스위칭 소자, 제2 및 제3 단자들(DT12, DT13) 사이에 배치되는 제3 스위칭 소자, 제2 및 제4 단자들(DT12, DT14) 사이에 배치되는 제4 스위칭 소자, 및 하나의 인덕터를 포함하는 공유 매칭 네트워크를 포함하며, 상기 네 개의 스위칭 소자들이 하나의 인덕터를 공유하는 간단한 구조로 구현될 수 있다.
본 발명의 실시예들에 따른 위상 천이기 회로(1000b)는 서로 다른 지연량을 가지는 변형 스위치드 타입 실시간 지연 위상 천이기(1100) 및 양면 적층 타입 지연 위상 천이기들(1300, 1700)을 이용하여 상기 입력 신호를 다양한 지연량만큼 지연시킬 수 있다. 변형 스위치드 타입 실시간 지연 위상 천이기(1100)를 이용하여 상대적으로 적은 지연값을 구현하고, 양면 적층 타입 지연 위상 천이기들(1300, 1700)을 이용하여 상대적으로 큰 지연값을 구현할 수 있다.
도 4 및 5를 참조하여 상술한 것과 유사하게, 본 발명의 실시예들에 따른 위상 천이기 회로는 두 개 이상의 임의의 개수의 변형 스위치드 타입 실시간 지연 위상 천이기들 및 양면 적층 타입 지연 위상 천이기들을 포함하여 구현될 수 있다.
도 6은 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도이다. 도 7a 및 7b는 도 6의 위상 천이기 회로의 실제 구현 예를 나타내는 도면들이다.
도 6, 7a 및 7b를 참조하면, 위상 천이기 회로(2000)는 입력 단자(IT)와 출력 단자(OT) 사이에 직렬 연결되는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(2100a), 제1 SPDT 스위치(2200a), 제1 양면 적층 타입 지연 위상 천이기(2300a), 제1 DPDT 스위치(2400a), 제2 양면 적층 타입 지연 위상 천이기(2300b), 제2 DPDT 스위치(2400b), 제3 양면 적층 타입 지연 위상 천이기(2300c), 제2 SPDT 스위치(2200b), 제2 변형 스위치드 타입 실시간 지연 위상 천이기(2100b) 및 제3 변형 스위치드 타입 실시간 지연 위상 천이기(2100c)를 포함한다.
위상 천이기 회로(2000)는 중심 주파수 약 28 GHz의 입력 신호를 수신하도록 설계될 수 있다. 또한, 상대적으로 큰 지연값을 구현하기 위한 세 개의 양면 적층 타입 지연 위상 천이기들(2300a, 2300b, 2300b) 및 상대적으로 적은 지연값을 구현하기 위한 세 개의 변형 스위치드 타입 실시간 지연 위상 천이기들(2100a, 2100b, 2100c)을 포함함으로써, 약 28 GHz에서 총 360도 및 6비트 제어를 지원할 수 있다.
예를 들어, 제1, 제2 및 제3 양면 적층 타입 지연 위상 천이기들(2300a, 2300b, 2300b)에 의해 약 17.9 pSec, 9 pSec 및 4.5 pSec의 시간 지연이 각각 제어되고, 제1, 제2 및 제3 변형 스위치드 타입 실시간 지연 위상 천이기들(2100a, 2100b, 2100c)에 의해 약 2.2 pSec, 1.1 pSec 및 0.6 pSec의 시간 지연이 각각 제어될 수 있다. 다른 예에서, 제1, 제2 및 제3 양면 적층 타입 지연 위상 천이기들(2300a, 2300b, 2300b)에 의해 약 180도, 90도 및 45도의 위상 지연이 각각 제어되고, 제1, 제2 및 제3 변형 스위치드 타입 실시간 지연 위상 천이기들(2100a, 2100b, 2100c)에 의해 약 22.5도, 11.25도 및 5.625도의 위상 지연이 각각 제어될 수 있다.
상용 65nm CMOS 공정에서 구현한 위상 천이기 회로(2000)의 레이아웃이 도 7a에 도시되어 있으며, 실제 제작된 칩이 도 7b에 도시되어 있다. 다양한 신호 패드들(GND, Digital GND, SPI CLK, SPI DIN, SPI LE, SPI DOUT, Digital VDD, VDD)이 함께 구현되며, 칩의 크기는 약 0.18mm2로 매우 작게 구현될 수 있다.
도 8, 9 및 10은 도 7a 및 7b의 위상 천이기 회로의 특성을 나타내는 그래프들이다.
도 8을 참조하면, 동작 주파수에서의 모든 비트에 따른 삽입 손실을 나타내며, 비트 제어에 따른 이득 오차는 2 dB 이내임을 확인할 수 있다.
도 9를 참조하면, 동작 주파수에서의 모든 비트에 따른 시간 지연값을 나타내며, 매우 일정한(flat) 시간 지연값을 가짐을 확인할 수 있다.
도 10을 참조하면, 동작 주파수에 따른 RMS 시간 오차를 나타내며, 모든 주파수 대역에서 0.24 pSec 이내의 오차임을 확인할 수 있다.
도 11, 12 및 13은 본 발명의 실시예들에 따른 위상 천이기 회로를 나타내는 블록도들이다.
도 11을 참조하면, 위상 천이기 회로(3000)는 입력 단자(IT)와 출력 단자(OT) 사이에 직렬 연결되는 제1 SPDT 스위치(3100), 제1 양면 적층 타입 지연 위상 천이기(3200) 및 제2 SPDT 스위치(3300)를 포함할 수 있다.
상술한 것처럼, 변형 스위치드 타입 실시간 지연 위상 천이기 없이 하나의 양면 적층 타입 지연 위상 천이기(3200)만을 포함하여 위상 천이기 회로(3000)를 구현할 수 있으며, 이 때 제1 양면 적층 타입 지연 위상 천이기(3200)에 포함되는 제1 지연 경로 및 제1 기준 경로를 활성화하기 위한 제1 및 제2 SPDT 스위치들(3100, 3300)이 추가될 수 있다. SPDT 스위치들(3100, 3300) 및 양면 적층 타입 지연 위상 천이기(3200)는 도 1의 SPDT 스위치들(1200, 1400) 및 양면 적층 타입 지연 위상 천이기(1300)와 각각 실질적으로 동일할 수 있다. 다시 말하면, 도 1의 위상 천이기 회로(1000)에서 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)를 생략함으로써 도 11의 위상 천이기 회로(3000)를 구현할 수 있다.
도 12를 참조하면, 위상 천이기 회로(3000a)는 입력 단자(IT)와 출력 단자(OT) 사이에 직렬 연결되는 제1 SPDT 스위치(3100), 제1 양면 적층 타입 지연 위상 천이기(3200), 제1 DPDT 스위치(3400), 제2 양면 적층 타입 지연 위상 천이기(3500) 및 제2 SPDT 스위치(3300)를 포함할 수 있다.
변형 스위치드 타입 실시간 지연 위상 천이기 없이 두 개의 양면 적층 타입 지연 위상 천이기들(3200, 3500)만을 포함하여 위상 천이기 회로(3000a)를 구현할 수 있으며, 이 때 제1 및 제2 양면 적층 타입 지연 위상 천이기들(3200, 3500)에 포함되는 제1 및 제2 지연 경로들 및 제1 및 제2 기준 경로들을 활성화하기 위한 제1 및 제2 SPDT 스위치들(3100, 3300) 및 제1 DPDT 스위치(3400)가 추가될 수 있다. SPDT 스위치들(3100, 3300), 양면 적층 타입 지연 위상 천이기들(3200, 3500) 및 DPDT 스위치(3400)는 도 5의 SPDT 스위치들(1200, 1400), 양면 적층 타입 지연 위상 천이기들(1300, 1700) 및 DPDT 스위치(1600)와 각각 실질적으로 동일할 수 있다. 다시 말하면, 도 5의 위상 천이기 회로(1000b)에서 제1 변형 스위치드 타입 실시간 지연 위상 천이기(1100)를 생략함으로써 도 12의 위상 천이기 회로(3000a)를 구현할 수 있다.
도 11 및 12를 참조하여 상술한 것과 유사하게, 변형 스위치드 타입 실시간 지연 위상 천이기 없이 임의의 복수 개의 양면 적층 타입 지연 위상 천이기들만을 포함하여 본 발명의 실시예들에 따른 위상 천이기 회로를 구현할 수도 있다.
도 13을 참조하면, 위상 천이기 회로(4000)는 입력 단자(IT)와 출력 단자(OT) 사이에 직렬 연결되는 제1 변형 스위치드 타입 실시간 지연 위상 천이기(4100) 및 제2 변형 스위치드 타입 실시간 지연 위상 천이기(4200)를 포함할 수 있다.
상술한 것처럼, 양면 적층 타입 지연 위상 천이기 없이 하나의 변형 스위치드 타입 실시간 지연 위상 천이기만을 포함하여 위상 천이기 회로를 구현할 수 있으며, 추가적으로 양면 적층 타입 지연 위상 천이기 없이 두 개의 변형 스위치드 타입 실시간 지연 위상 천이기들(4100, 4200)만을 포함하여 위상 천이기 회로를 구현할 수 있다. 변형 스위치드 타입 실시간 지연 위상 천이기들(4100, 4200)은 도 1의 변형 스위치드 타입 실시간 지연 위상 천이기(1100)와 각각 실질적으로 동일할 수 있다.
도 13을 참조하여 상술한 것과 유사하게, 양면 적층 타입 지연 위상 천이기 없이 임의의 복수 개의 변형 스위치드 타입 실시간 지연 위상 천이기만을 포함하여 본 발명의 실시예들에 따른 위상 천이기 회로를 구현할 수도 있다.
본 발명은 위상 천이기 회로를 포함하는 다양한 통신 장치 및 시스템과 이를 포함하는 다양한 전자 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(personal computer), 노트북(laptop computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(digital camera), 휴대용 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, 사물 인터넷(internet of things; IoT) 기기, 만물 인터넷(internet of everything; IoE) 기기, 가상 현실(virtual reality; VR) 기기, 증강 현실(augmented reality; AR) 기기 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (13)

  1. 제1 지연 경로 및 제1 기준 경로를 포함하고, 제1 선택 신호를 기초로 상기 제1 지연 경로 및 상기 제1 기준 경로 중 하나를 선택하여 입력 신호를 선택적으로 지연시켜 제1 출력 신호를 발생하는 제1 변형 스위치드 타입 실시간 지연 위상 천이기;
    서로 다른 레이어에 형성되는 제2 지연 경로 및 제2 기준 경로를 포함하고, 상기 제1 출력 신호를 선택적으로 지연시켜 제2 출력 신호를 발생하는 제1 양면 적층 타입 지연 위상 천이기;
    상기 제1 변형 스위치드 타입 실시간 지연 위상 천이기와 상기 제1 양면 적층 타입 지연 위상 천이기 사이에 배치되고, 제2 선택 신호에 기초하여 상기 제2 지연 경로 및 상기 제2 기준 경로 중 하나와 상기 제1 변형 스위치드 타입 실시간 지연 위상 천이기를 전기적으로 연결하는 제1 SPDT(single pole double throw) 스위치; 및
    제3 선택 신호에 기초하여 상기 제2 지연 경로 및 상기 제2 기준 경로 중 하나와 출력 단자를 전기적으로 연결하는 제2 SPDT 스위치를 포함하는 위상 천이기 회로.
  2. 제 1 항에 있어서, 상기 제1 변형 스위치드 타입 실시간 지연 위상 천이기는,
    제1 입력 노드와 연결되고, 제1 지연 선택 신호에 기초하여 턴 온되는 제1 스위치;
    제1 출력 노드와 연결되고, 상기 제1 지연 선택 신호에 기초하여 턴 온되는 제2 스위치;
    상기 제1 스위치와 상기 제2 스위치 사이에 연결되는 지연 배선; 및
    상기 제1 입력 노드 및 상기 제1 출력 노드와 직접 연결되고, 제1 기준 선택 신호에 기초하여 턴 온되는 제3 스위치를 포함하고,
    상기 제1 스위치, 상기 지연 배선 및 상기 제2 스위치는 상기 제1 지연 경로를 형성하며, 상기 제3 스위치는 상기 제1 기준 경로를 형성하는 것을 특징으로 하는 위상 천이기 회로.
  3. 제 1 항에 있어서, 상기 제1 양면 적층 타입 지연 위상 천이기는,
    제1 레이어에 형성되는 접지 배선;
    상기 제1 레이어 상부의 제2 레이어에 형성되고, 제1 길이를 가지는 지연 배선; 및
    상기 제1 레이어 하부의 제3 레이어에 형성되고, 상기 제1 길이보다 짧은 제2 길이를 가지는 기준 배선을 포함하고,
    상기 지연 배선은 상기 제2 지연 경로를 형성하며, 상기 기준 배선은 상기 제2 기준 경로를 형성하는 것을 특징으로 하는 위상 천이기 회로.
  4. 제 3 항에 있어서,
    상기 지연 배선은 제1 두께를 가지고, 상기 기준 배선은 상기 제1 두께보다 얇은 제2 두께를 가지는 것을 특징으로 하는 위상 천이기 회로.
  5. 제 1 항에 있어서,
    상기 제1 지연 경로 및 상기 제2 지연 경로 중 적어도 하나에 기초하여 상기 입력 신호의 전달 시간이 지연되는 것을 특징으로 하는 위상 천이기 회로.
  6. 제 1 항에 있어서,
    상기 제1 지연 경로 및 상기 제2 지연 경로 중 적어도 하나에 기초하여 상기 입력 신호의 위상이 지연되는 것을 특징으로 하는 위상 천이기 회로.
  7. 제 1 항에 있어서,
    상기 제1 지연 경로에 의한 제1 지연량은 상기 제2 지연 경로에 의한 제2 지연량보다 적은 것을 특징으로 하는 위상 천이기 회로.
  8. 제 1 항에 있어서,
    제3 지연 경로 및 제3 기준 경로를 포함하고, 제4 선택 신호를 기초로 상기 제3 지연 경로 및 상기 제3 기준 경로 중 하나를 선택하여 상기 제2 출력 신호를 선택적으로 지연시켜 제3 출력 신호를 발생하는 제2 변형 스위치드 타입 실시간 지연 위상 천이기를 더 포함하는 것을 특징으로 하는 위상 천이기 회로.
  9. 제 1 항에 있어서,
    서로 다른 레이어에 형성되는 제4 지연 경로 및 제4 기준 경로를 포함하고, 상기 제2 출력 신호를 선택적으로 지연시켜 제4 출력 신호를 발생하는 제2 양면 적층 타입 지연 위상 천이기; 및
    상기 제1 양면 적층 타입 지연 위상 천이기와 상기 제2 양면 적층 타입 지연 위상 천이기 사이에 배치되고, 제5 선택 신호에 기초하여 상기 제2 지연 경로 및 상기 제2 기준 경로 중 하나와 상기 제4 지연 경로 및 상기 제4 기준 경로 중 하나를 전기적으로 연결하는 제1 DPDT(double pole double throw) 스위치를 더 포함하는 것을 특징으로 하는 위상 천이기 회로.
  10. 제1 레이어에 형성되는 제1 접지 배선;
    상기 제1 레이어 상부의 제2 레이어에 형성되고, 제1 길이 및 제1 두께를 가지는 제1 지연 배선; 및
    상기 제1 레이어 하부의 제3 레이어에 형성되고, 상기 제1 길이보다 짧은 제2 길이 및 상기 제1 두께보다 얇은 제2 두께를 가지는 제1 기준 배선을 포함하고,
    상기 제1 지연 배선은 제1 지연 경로를 형성하고, 상기 제1 기준 배선은 상기 제1 지연 경로와 상보적으로 활성화되는 제1 기준 경로를 형성하며,
    상기 제1 지연 경로가 활성화되는 경우에 입력 신호를 지연하여 출력 신호를 발생하고, 상기 제1 기준 경로가 활성화되는 경우에 상기 입력 신호와 동일한 상기 출력 신호를 발생하는 위상 천이기 회로.
  11. 제 10 항에 있어서,
    제1 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 입력 단자를 전기적으로 연결하는 제1 SPDT(single pole double throw) 스위치; 및
    제2 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 출력 단자를 전기적으로 연결하는 제2 SPDT 스위치를 더 포함하는 것을 특징으로 하는 위상 천이기 회로.
  12. 제 10 항에 있어서,
    상기 제1 레이어에 형성되는 제2 접지 배선;
    상기 제2 레이어에 형성되고, 제3 길이 및 상기 제1 두께를 가지는 제2 지연 배선;
    상기 제3 레이어에 형성되고, 상기 제3 길이보다 짧은 제4 길이 및 상기 제2 두께를 가지는 제2 기준 배선;
    제1 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 입력 단자를 전기적으로 연결하는 제1 SPDT 스위치;
    제2 선택 신호에 기초하여 상기 제1 지연 배선 및 상기 제1 기준 배선 중 하나와 상기 제2 지연 배선 및 상기 제2 기준 배선 중 하나를 전기적으로 연결하는 제1 DPDT(double pole double throw) 스위치; 및
    제3 선택 신호에 기초하여 상기 제2 지연 배선 및 상기 제2 기준 배선 중 하나와 출력 단자를 전기적으로 연결하는 제2 SPDT 스위치를 더 포함하는 것을 특징으로 하는 위상 천이기 회로.
  13. 입력 단자와 연결되고, 제1 지연 선택 신호에 기초하여 턴 온되는 제1 스위치;
    출력 단자와 연결되고, 상기 제1 지연 선택 신호에 기초하여 턴 온되는 제2 스위치;
    상기 제1 스위치와 상기 제2 스위치 사이에 연결되는 지연 배선; 및
    상기 입력 단자 및 상기 출력 단자와 직접 연결되고, 제1 기준 선택 신호에 기초하여 턴 온되는 제3 스위치를 포함하고,
    상기 제1 스위치, 상기 지연 배선 및 상기 제2 스위치는 제1 지연 경로를 형성하고, 상기 제3 스위치는 상기 제1 지연 경로와 상보적으로 활성화되는 제1 기준 경로를 형성하며,
    상기 제1 지연 경로가 활성화되는 경우에 입력 신호를 지연하여 출력 신호를 발생하고, 상기 제1 기준 경로가 활성화되는 경우에 상기 입력 신호와 동일한 상기 출력 신호를 발생하는 위상 천이기 회로.

KR1020180059550A 2018-05-25 2018-05-25 위상 천이기 회로 KR102045498B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180059550A KR102045498B1 (ko) 2018-05-25 2018-05-25 위상 천이기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180059550A KR102045498B1 (ko) 2018-05-25 2018-05-25 위상 천이기 회로

Publications (1)

Publication Number Publication Date
KR102045498B1 true KR102045498B1 (ko) 2019-11-18

Family

ID=68727850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180059550A KR102045498B1 (ko) 2018-05-25 2018-05-25 위상 천이기 회로

Country Status (1)

Country Link
KR (1) KR102045498B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990924B2 (en) 2021-04-02 2024-05-21 Electronics And Telecommunications Research Institute Transformer-based amplifier, operating method thereof, and devices including the same
KR20240080048A (ko) 2022-11-29 2024-06-05 고려대학교 산학협력단 능동형 스위치를 이용한 스위칭 방식 위상 변화기
RU2825567C1 (ru) * 2024-06-06 2024-08-27 Акционерное общество "Микроволновые системы" Волноводный малогабаритный dpdt переключатель

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923230A (en) * 1996-03-26 1999-07-13 Murata Manufacturing Co., Ltd. Meander delay line having delay-time peaks which are a function of frequency
JP2002111324A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 信号伝送用回路基板、その製造方法及びそれを用いた電子機器
KR20040033670A (ko) * 2002-10-15 2004-04-28 한국전자통신연구원 가변 스위치망을 이용한 위상 천이기의 회로
KR20160104165A (ko) * 2015-02-25 2016-09-05 한국전자통신연구원 고속 스위칭 성능을 갖는 캐스코드 타입의 스위치 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923230A (en) * 1996-03-26 1999-07-13 Murata Manufacturing Co., Ltd. Meander delay line having delay-time peaks which are a function of frequency
JP2002111324A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 信号伝送用回路基板、その製造方法及びそれを用いた電子機器
KR20040033670A (ko) * 2002-10-15 2004-04-28 한국전자통신연구원 가변 스위치망을 이용한 위상 천이기의 회로
KR20160104165A (ko) * 2015-02-25 2016-09-05 한국전자통신연구원 고속 스위칭 성능을 갖는 캐스코드 타입의 스위치 회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990924B2 (en) 2021-04-02 2024-05-21 Electronics And Telecommunications Research Institute Transformer-based amplifier, operating method thereof, and devices including the same
KR20240080048A (ko) 2022-11-29 2024-06-05 고려대학교 산학협력단 능동형 스위치를 이용한 스위칭 방식 위상 변화기
KR102691079B1 (ko) 2022-11-29 2024-08-05 고려대학교 산학협력단 능동형 스위치를 이용한 스위칭 방식 위상 변화기
RU2825567C1 (ru) * 2024-06-06 2024-08-27 Акционерное общество "Микроволновые системы" Волноводный малогабаритный dpdt переключатель

Similar Documents

Publication Publication Date Title
TWI806070B (zh) 用於無線收發器用多波束波束成形前端架構的系統及方法
US7321339B2 (en) Phase shifters for beamforming applications
US6191735B1 (en) Time delay apparatus using monolithic microwave integrated circuit
US10848116B2 (en) Bi-directional variable gain active combiner and splitter
US10826195B2 (en) Apparatus and method for RF isolation in a packaged integrated circuit
US20100259446A1 (en) Active butler and blass matrices
US20050040874A1 (en) Micro electro-mechanical system (mems) phase shifter
US20090270051A1 (en) Beamformer and beamforming method
JP2004514362A (ja) 再構成可能な広帯域アクティブパワースプリッタ、同パワーコンバイナ及び同双方向性パワースプリッタ／パワーコンバイナ、並びにこれらに基づく回路。
US8730104B2 (en) Programmable wide-band radio frequency feed network
CN112994733B (zh) 一种基本收发单元及收发芯片
KR102045498B1 (ko) 위상 천이기 회로
JP2013034263A (ja) アンテナのためのフィードおよびモジュラフィード
US20190326664A1 (en) Compact Combiner for Phased-Array Antenna Beamformer
US10382010B2 (en) Attenuation circuit and method of controlling an attenuation circuit
EP3483981B1 (en) Programmable power combiner and splitter
US11637371B2 (en) Phased array with low-latency control interface
US10498415B2 (en) Systems and methods for a multi-mode active electronically scanned array
US20200212566A1 (en) Dual band beam generator
US20230370106A1 (en) Compact radio frequency combiner
US20030095073A1 (en) Switching device for apparatuses for receiving and/or transmitting electromagnetic waves
US9425505B2 (en) Integrated phase-shifting-and-combining circuitry to support multiple antennas
Akbar et al. Design of a scalable phased array antenna with a simplified architecture
Wang et al. Interpolation based wideband beamforming architecture
US11082102B2 (en) Beam forming antenna

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant