KR20040033202A

KR20040033202A - 다파장 광 교환 시스템

Info

Publication number: KR20040033202A
Application number: KR1020020062140A
Authority: KR
Inventors: 박세강; 이기철; 도상현; 오윤제
Original assignee: 삼성전자주식회사
Priority date: 2002-10-11
Filing date: 2002-10-11
Publication date: 2004-04-21
Also published as: EP1408715B1; JP2004135343A; US7228071B2; EP1408715A2; US20040071160A1; KR100487244B1; CN1489323A; CN100525163C; EP1408715A3; JP3808859B2

Abstract

본 발명에 따라 광 네트워크를 구성하는 다수의 노드와 연결되며, 노드간 통신을 지원하는 다파장 광 교환 시스템은, 각 노드로부터 수신된 광신호를 역다중화하여 서로 다른 파장의 채널들로 출력하는 파장 분할 역다중화부와; 상기 채널들을 목적지에 따라 분류하는 라우팅부와; 상기 분류된 채널들을 해당 출발지에 할당된 단일 파장의 채널들로 변환하는 고정 파장 변환부와; 상기 파장 변환된 채널들을 목적지별로 취합한 후 다중화된 광신호로 출력하는 파장 분할 다중화부를 포함한다.

Description

다파장 광 교환 시스템{WAVELENGTH DIVISION MULTIPLEXING OPTICAL SWITCHING SYSTEM}

본 발명은 다수의 노드(node)를 구비하는 광 네트워크(optical network)에 관한 것으로서, 특히 상기 광 네트워크에 구비되어 노드간 통신을 지원하는 광 교환 시스템에 관한 것이다.

광 교환 시스템은 종래 전기 교환 시스템의 속도, 용량의 한계를 극복하기 위해 IP 패킷(IP packet), 이더넷 프레임(ethernet frame) 등의 데이터 트래픽을 전광 영역에서 광 패킷, 버스트(burst), 또는 프레임 단위로 고속 교환하는 시스템이다.

폭발적인 인터넷 사용자 증가에 의해 향후 데이터 트래픽은 수 ~ 수십 Tb/s에 이를 전망이며 이를 수용하기 위해 전송망은 고밀도 파장 분할 다중 방식(Dense Wavelength Division Multiplexing: DWDM)을 기반으로 구축되고 있다. 그러나, 교환 망은 여전히 전기적 교환 시스템으로 구축되고 있는데 전기적 교환 시스템은 DWDM 광 전송망과 정합이 용이하지 않으며, 전기 소자의 처리 속도 한계 등에 의해 교환 용량이 수백 Gb/s 이하로 제한되고 있다. 또한, 전기적 교환 시스템은 드롭(drop)되는 데이터뿐만 아니라 통과(path-through)되는 데이터 트래픽들도 모두 전기적으로 변환하여 처리하므로, 하드웨어의 부피가 커지고 복잡성 또한 크게 가중된다. 이를 해결하기 위해 광 애드/드롭 다중화기(Optical Add/Drop Multiplexer: OADM) 등이 이용되고 있으나 데이터 트래픽이 폭발적인(bursty) 환경에서는 광 신호의 대역폭을 효율적으로 사용하지 못한다는 한계를 갖는다. 이에 따라, 전기 교환 시스템의 처리 속도 및 용량 한계를 극복하고 광 신호의 대역폭 활용을 극대화하기 위해 광 신호를 전기적으로 변화하지 않고 전광 영역에서 광 패킷, 버스트 또는 프레임 단위로 교환하는 광 교환 시스템이 연구되고 있다. 기존에 제시된 광 교환 시스템에는 광 분파기(bema splitter)와 광 게이트 스위치(optical gate switch)에 의해 스위칭 기능을 수행한 후 다량의 광섬유 지연선으로 광 프레임을 지연시킴으로써 광 프레임간의 충돌을 해결하는 방송 및 선택 방식의 교환 시스템이 있다. 그리고, 고속의 가변 파장 변환기와 도파로열 격자(Arrayed Waveguide Grating: AWG)를 사용하여 입력되는 광 프레임의 파장을 AWG 라우팅 테이블(routing table)에 따라 고속으로 변환함으로써 스위칭 기능을 수행하고, 별도의 고속 파장 변환기, 광섬유 지연선, 파장 분할 다중화기/역다중화기를 이용하여 충돌을 해결하는 파장 라우팅 방식의 시스템이 제시되었다. 현재까지 제시된 대부분의 광 교환 시스템은 광 패킷, 버스트 등의 스위칭 기능, 충돌 해결 기능을 구현하기 위해 고속의 가변 파장 변환기를 사용한다.

그러나, 가변 파장 변환기의 파장 변환 속도가 수백 ㎲ ~ 수 ㎳에 머무르고 있어서, 수 ~ 수십 ㎱ 단위의 스위칭 속도가 요구되는 광 교환 시스템에는 적합하지 않다. 수 ㎱의 파장 가변 속도를 갖는 가변 파장 변환기가 보고되고 있으나, 파장 가변 폭이 제한되며 실제로 파장이 가변되어 안정화되는 데는 수십 ㎲ 이상의 시간이 요구되므로 가변 파장 변환기가 광 교환 시스템에 적용되는 데는 근본적인 한계를 갖는다. 또한, 종래의 광 교환 시스템에서 요구되는 가변 파장 변환기의 수가 많아서 시스템의 하드웨어가 크게 복잡해 진다는 문제점을 갖는다. 그리고, 광 교환망의 용량 확장이 요구될 경우 파장의 추가 또는 입,출력 링크의 수가 증가해야 하는데, 기존에 제안된 광 교환 방식들은 파장 추가와 입, 출력 링크의 추가에 의한 확장성에 큰 한계를 갖는다. 이에 따라, 망의 요구에 의해 증가되는 용량을 수용하는데 있어 큰 단점을 갖는다. 또한, 광 데이터 간의 충돌을 해결하기 위해 대량의 광섬유 지연선이 요구되며, 이는 광 교환 시스템 하드웨어의 복잡성을 더욱 가중시키며, 또한 충돌 해결을 위한 버퍼 용량 증가 요구시 광 버퍼 확장에 단점을 갖는다. 그리고, 대부분의 방식이 중앙 집중식의 제어 방식을 이용하므로 광 교환 시스템 제어가 무척 복잡하다는 문제점을 갖는다.

본 발명은 상술한 종래의 문제점들을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 가변 파장 변환기를 사용하지 않음으로써 하드웨어 복잡성을 감소시키고 가변 파장 변환기가 갖는 근본적인 스위칭 속도 한계를 극복할 수 있는 광 교환 시스템을 제공함에 있다.

또한, 본 발명의 목적은 광 교환 망의 용량 증가가 요구될 경우 광 교환 시스템의 기존 내부 구성을 유지하면서 파장의 추가 및 입, 출력 링크의 추가가 가능한 광 교환 시스템을 제공함에 있다.

또한, 본 발명의 목적은 광 패킷, 버스트 또는 프레임 간의 충돌 문제를 해결하고 광 버퍼의 확장을 용이하게 하는 광 교환 시스템을 제공함에 있다.

또한, 본 발명의 목적은 제어 방식을 간소화하고 시스템 하드웨어의 복잡성을 감소시킬 수 있는 광 교환 시스템을 제공함에 있다.

상기한 문제점을 해결하기 위하여, 본 발명에 따라 광 네트워크를 구성하는 다수의 노드와 연결되며, 노드간 통신을 지원하는 다파장 광 교환 시스템은, 각 노드로부터 수신된 광신호를 역다중화하여 서로 다른 파장의 채널들로 출력하는 파장 분할 역다중화부와; 상기 채널들을 목적지에 따라 분류하는 라우팅부와; 상기 분류된 채널들을 해당 출발지에 할당된 단일 파장의 채널들로 변환하는 고정 파장 변환부와; 상기 파장 변환된 채널들을 목적지별로 취합한 후 다중화된 광신호로 출력하는 파장 분할 다중화부한다.

도 1은 본 발명에 따른 다파장 광 교환 시스템을 구비한 광 네트워크의 전체 구성을 나타내는 도면,

도 2는 도 1에 도시된 광 교환 시스템의 전체 구성을 나타내는 도면,

도 3은 도 2에 도시된 스위치 블록의 내부 구성을 나타내는 도면,

도 4 내지 도 6은 도 3에 도시된 스위치 블록(251~254)의 동작을 설명하기 위한 도면,

도 7은 도 3에 도시된 버퍼(331~334)의 내부 구성을 나타내는 도면,

도 8 내지 도 15는 도 2에 도시된 광 교환 시스템의 동작을 설명하기 위한 도면,

도 16 및 도 17은 도 7에 도시된 버퍼(331~334)의 동작을 설명하기 위한 도면,

도 18 내지 도 20은 도 2에 도시된 광 교환 시스템의 파장 확장성을 설명하기 위한 도면,

도 21 내지 도 23은 도 2에 도시된 광 교환 시스템의 링크 확장성을 설명하기 위한 도면,

도 24는 도 7에 도시된 버퍼의 확장성을 설명하기 위한 도면.

이하에서는 첨부도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능이나 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.

도 1은 본 발명에 따른 다파장 광 교환 시스템을 구비한 광 네트워크의 전체 구성을 나타내는 도면이며, 도 2는 도 1에 도시된 광 교환 시스템의 전체 구성을 나타내는 도면이다. 상기 광 네트워크는 제1 내지 제4 노드(111~114)와, 상기 노드들(111~114) 간의 통신을 지원하는 광 교환 시스템(200)으로 구성된다. 상기 광 네트워크 상에 전송되는 광신호는 서로 다른 파장을 갖는 제1 내지 제4 채널(λ1~λ4)로 구성되며, 상기 광 교환 시스템(200)은 파장 분할 역다중화부(210)와, 라우팅부(220)와, 고정 파장 변환부(260)와, 파장 분할 다중화부(270)를 포함한다.

상기 파장 분할 역다중화부(210)는 상기 각 노드(111~114)로부터 수신된 다파장의 광신호를 역다중화하여 제1 내지 제4 채널(λ1~λ4)로 출력하는 기능을 수행하며, 상기 제1 내지 제4 노드(111~114)와 일대일 연결된 제1 내지 제4 파장 분할 역다중화기(211~214)로 구성된다. 상기 각 파장 분할 역다중화기(211~214)와 연결된 노드(111~114)로부터 입력된 광신호를 역다중화함으로써 서로 다른 파장을 갖는 제1 내지 제4 채널(λ1~λ4)을 출력한다. 상기 파장 분할 역다중화기(211~214)로는 1×4 도파로열 격자를 사용할 수 있다.

상기 라우팅부(220)는 상기 역다중화된 채널들을 목적지에 따라 분류하는 기능을 수행하며, 분기부(230), 스위칭부(250) 및 제어부(240)를 포함한다.

상기 분기부(230)는 상기 각 채널을 일부 분기하여 출력하는 기능을 수행하며, 제1 내지 제4 커플러(231~234)를 포함한다. 상기 제1 내지 제4 커플러(231~234)는 상기 파장 분할 역다중화기(211~214)과 일대일 연결되며, 상기 각 커플러(231~234)는 해당 파장 분할 역다중화기(211~214)로부터 입력된 각 채널을 일부 분기하여 상기 제어부(240)로 출력한다.

상기 스위칭부(250)는 제어 신호에 따라 상기 각 채널을 그 목적지와 연결된경로로 스위칭하는 기능을 수행하며, 제1 내지 제4 스위치 블록(251~254)을 포함한다. 상기 제1 내지 제4 스위치 블록(251~254)은 상기 제1 내지 제4 파장 분할 역다중화기(211~214)와 일대일 연결되며, 상기 각 스위치 블록(251~254)은 제어 신호에 따라 입력된 각 채널의 경로를 스위칭하는 기능을 수행한다. 예를 들어, 입력된 채널의 목적지가 제2 노드(112)인 경우에 상기 제2 노드(112)와 연결된 경로로 출력되도록 스위칭한다.

상기 제어부(240)는 상기 분기된 채널로부터 그 목적지를 파악하고, 각 채널이 자신의 목적지로 진행할 수 있도록 제어 신호를 출력한다. 즉, 상기 제어부(240)는 입력된 각 채널에서 헤더(header)에 있는 주소지 정보와 우선 순위(Quality of Service: QoS) 정보를 읽어 해당 스위치 블록(251~254)을 제어하게 된다.

도 3은 도 2에 도시된 스위치 블록(251~254)의 내부 구성을 나타내는 도면이다. 상기 스위치 블록(251~254)은 제1 분파부(310), 제1 선택부(320) 및 버퍼링부(330)를 포함한다.

상기 제1 분파부(310)는 입력된 각 채널을 균등하게 다분기하여 출력하는 기능을 수행하며, 제1 내지 제4 분파기(311~314)를 포함한다. 상기 제1 내지 제4 분파기(311~314)는 각각 서로 다른 파장의 채널을 입력받으며, 상기 각 분파기(311~314)는 입력된 채널을 균등하게 다분기하여 출력한다.

상기 제1 선택부(320)는 제어 신호에 따라 상기 각 채널의 다분기된 광들 중에서 해당 목적지로 진행하는 광만을 출력하는 기능을 수행하며, 제1 내지 제4 반도체 광 증폭기 게이트 어레이(semiconductor optical amplifier gate array: SOA gate array, 321~324)를 포함한다. 상기 제1 내지 제4 SOA 게이트 어레이(321~324)는 상기 제1 내지 제4 분파기(311~314)와 일대일 연결되며, 상기 각 SOA 게이트 어레이(321~324)는 온/오프(On/Off) 스위칭용으로서 고속 스위치인 제1 내지 제4 SOA(SOA1~SOA4)를 포함한다. 제어부(240)는 상기 각 SOA 게이트 어레이(321~324)에 제어 신호를 출력함에 따라 해당 SOA 게이트 어레이(321~324)를 구성하는 제1 내지 제4 SOA(SOA1~SOA4) 중에서 하나만을 스위치 온함으로써 입력된 채널이 자신의 목적지로 향할 수 있도록 제어한다.

상기 버퍼링부(330)는 상기 제1 선택부(320)에서 출력되어 동일한 목적지로 향하는 채널들을 시간순으로 정렬하는 기능을 수행하며, 제1 내지 제4 버퍼(buffer, 331~334)를 포함한다. 상기 제1 버퍼(331)는 상기 제1 SOA들(SOA1)과, 상기 제2 버퍼(332)는 상기 제2 SOA들(SOA2)과, 상기 제3 버퍼(333)는 상기 제3 SOA들(SOA3)과, 상기 제4 버퍼(334)는 상기 제4 SOA들(SOA4)과 연결된다. 상기 각 버퍼(331~334)는 출력단에서 신호의 충돌을 방지하기 위해 출력 순서를 재배열하는 기능을 수행한다.

도 4 내지 도 6은 도 3에 도시된 스위치 블록(251~254)의 동작을 설명하기 위한 도면이다. 도 4는 제1 분파부(310)에 입력되는 제1 내지 제4 채널을 나타낸 도면이고, 도 5는 버퍼부(330)로 입력되는 제1 내지 제4 채널을 나타낸 도면이며, 도 6은 상기 버퍼부(330)에서 출력되는 제1 내지 제4 채널을 나타낸 도면이다. 제1내지 제4 채널(λ1~λ4)이 상기 스위치 블록(251~254)으로 입력되고, 제1 및 제2채널(λ1,λ2)은 제1 노드(111), 제3 채널(λ3)은 제2 노드(112), 그리고 제4 채널(λ4)은 제3 노드(113)를 그 목적지로 한다. 제어부(240)는 상기 각 채널의 주소지 정보를 읽은 후, 제1 SOA 게이트 어레이(321)의 제1 SOA(SOA1)를 스위치 온하여 제1채널(λ1)을 제1 버퍼(331)로 출력하고, 제2 SOA 게이트 어레이(322)의 제1 SOA(SOA1)를 스위치 온하여 제2채널(λ2)을 제1 버퍼(331)로 출력하며, 제3 SOA 게이트 어레이(323)의 제2 SOA(SOA2)를 스위치 온하여 제3채널(λ3)을 제2 버퍼(332)로 출력하고, 제4 SOA 게이트 어레이(324)의 제3 SOA(SOA3)를 스위치 온하여 제4채널(λ4)을 제3 버퍼(333)로 출력한다.

도 7은 도 3에 도시된 버퍼(331~334)의 내부 구성을 나타내는 도면이다. 상기 버퍼(331~334)는 보조 스위칭부(410), 제2 분파부(420), 제2 선택부(430), 제1 지연부(440) 및 제2 합파부(470)를 포함한다.

상기 보조 스위칭부(410)는 이하 기술되는 상기 버퍼(331~334)의 확장을 돕는 기능을 수행하며, 제1 내지 제4 스위치(411~414)를 포함한다. 상기 제1 내지 제4 스위치(411~414)는 서로 다른 파장의 제1 내지 제4 채널을 입력받으며, 상기 각 스위치(411~414)는 입력된 채널을 그대로 통과시키며, 하나의 입력단과 두 개의 출력단을 구비하는 1×2 스위치로 구성될 수 있다.

상기 제2 분파부(420)는 동일한 목적지로 향하는 채널들을 각각 균등하게 다분기하여 출력하는 기능을 수행하며, 제1 내지 제4 분파기(421~424)를 포함한다. 상기 제1 내지 제4 분파기(421~424)는 상기 제1 내지 제4 스위치(411~414)와 일대일 연결되며 각각 서로 다른 파장의 채널을 입력받고, 상기 각 분파기(421~424)는 입력된 채널을 균등하게 다분기하여 출력한다.

상기 제2 선택부(430)는 제어 신호에 따라 입력된 각 채널의 다분기된 광들 중에서 할당된 지연 시간에 부합하는 광만을 출력하는 기능을 수행하며, 제1 내지 제4 SOA 게이트 어레이(431~434)를 포함한다. 상기 제1 내지 제4 SOA 게이트 어레이(431~434)는 상기 제1 내지 제4 분파기(421~424)와 일대일 연결되며, 상기 각 SOA 게이트 어레이(431~434)는 온/오프(On/Off) 스위칭용으로서 고속 스위치인 제1 내지 제4 SOA(SOA1~SOA4)를 포함한다. 제어부는 상기 각 SOA 게이트 어레이(431~434)에 제어 신호를 출력함에 따라 해당 SOA 게이트 어레이(431~434)를 구성하는 제1 내지 제4 SOA(SOA1~SOA4) 중에서 하나만을 스위치 온함으로써 입력된 각 채널이 할당된 지연 시간만큼 지연되도록 제어한다. 상기 제어부(240)는 동일한 목적지로 향하는 채널들이 겹치지 않도록 적어도 시간 간격 T(>0)를 가지고 직렬로 펼쳐지도록 제어 신호를 출력한다.

상기 제1 지연부(440)는 상기 제2 선택부(430)에서 출력되는 각 채널을 할당된 시간만큼 지연하여 출력하는 기능을 수행하며, 제1 합파부(450) 및 제1 지연 경로부(460)를 포함한다. 상기 제1 합파부(450)는 제1 내지 제4 합파기(451~454)를 포함하며, 상기 각 합파기(451~454)는 상기 제1 내지 제4 SOA 게이트 어레이(431~434)로부터 서로 다른 파장의 채널들을 취합하여 출력하는 기능을 수행한다. 상기 제1 합파기(451)는 상기 제1 SOA들(SOA1)과 연결되며, 상기 제2 합파기(452)는 상기 제2 SOA들(SOA2)과 연결되고, 상기 제3 합파기(453)는 상기 제3 SOA들(SOA3)과 연결되며, 상기 제4 합파기(454)는 상기 제4 SOA들(SOA4)과 연결된다. 상기 제1 지연 경로부(460)는 제1 내지 제4 지연선(461~464)을 포함하며, 상기 각 지연선(461~464)은 할당된 지연 시간만큼 입력된 채널을 지연하여 출력하는 기능을 수행한다. 0의 지연 시간을 갖는 상기 제1 지연선(461)은 상기 제1 합파기(451)와 연결되고, T의 지연 시간을 갖는 상기 제2 지연선(462)은 상기 제2 합파기(452)와 연결되며, 2T의 지연 시간을 갖는 상기 제3 지연선(463)은 상기 제3 합파기(453)와 연결되고, 3T의 지연 시간을 갖는 상기 제4 지연선(464)은 상기 제4 합파기(454)와 연결된다.

상기 제2 합파부(470)는 상기 제1 내지 제4 지연선(461~464)을 지난 제1 내지 제4 채널(λ1~λ4)을 취합하여 출력한다.

도 16 및 도 17은 도 7에 도시된 버퍼(331~334)의 동작을 설명하기 위한 도면이다. 도 16을 참조하면, 제1 노드(111)를 목적지로 하는 제1 및 제2 채널(λ1,λ2)이 상기 버퍼로 입력된다. 제어부(240)는 제1 SOA 게이트 어레이(431)의 제1 SOA(SOA1)를 스위치 온함으로써 제1 채널(λ1)이 0의 지연 시간을 갖는 제1 지연선(461)을 지나게 하고, 제2 SOA 게이트 어레이(432)의 제2 SOA(SOA2)를 스위치 온함으로써 제2 채널(λ2)이 T의 지연 시간을 갖는 제2 지연선(462)을 지나게 한다. 도 17에는 상기 버퍼(331~334)로부터 출력되는 제1 및 제2 채널(λ1,λ2)이 도시되어 있다.

다시 도 2를 참조하면, 상기 고정 파장 변환부(260)는 상기 라우팅부(220)에 의해 분류된 서로 다른 파장의 채널들을 해당 출발지에 할당된 파장의 채널들로 변환한다. 상기 고정 파장 변환부(260)는 제1 내지 제4 고정 파장 변환기 어레이(fixed wavelenth converter array: FWC array, 261~264)로 구성되며, 상기 제1 내지 제4 FWC 어레이(261~264)는 상기 제1 내지 제4 스위치 블록(251~254)과 일대일 연결된다. 즉, 상기 제1 FWC 어레이(261)는 상기 제1 스위치 블록(251)으로부터 입력된 서로 다른 파장의 제1 내지 제4 채널을 단일 파장의 제1 채널들로 변환하고, 상기 제2 FWC 어레이(262)는 상기 제2 스위치 블록(252)으로부터 입력된 서로 다른 파장의 제1 내지 제4 채널을 단일 파장의 제1 채널들로 변환하며, 상기 제3 FWC 어레이(263)는 상기 제3 스위치 블록(253)으로부터 입력된 서로 다른 파장의 제1 내지 제4 채널을 단일 파장의 제1 채널들로 변환하고, 상기 제4 FWC 어레이(264)는 상기 제4 스위치 블록(254)으로부터 입력된 서로 다른 파장의 제1 내지 제4 채널을 단일 파장의 제1 채널들로 변환한다.

상술한 바와 같이, 상기 고정 파장 변환부(260)를 거치게 되면 제1 노드(111)로부터 입력된 제1 내지 제4 채널(λ1 ~ λ4)은 어느 목적지 주소를 갖고 있던지 제1 채널들로 변환되어 해당 목적지로 향하게 되며, 제2 노드(112)로부터 입력된 제1 내지 제4 채널(λ1 ~ λ4)은 제2 채널들로 변환되어 해당 목적지로 향하게 된다. 어느 한 목적지에서 살펴보면 주변 출발지들에서 출력된 채널들은 항상 서로 다른 파장들로 변환되어 입력되기 때문에 서로간에 충돌이 발생하지 않아 별도의 충돌 해결용 광섬유 지연선이 필요치 않으며, 유동적으로 파장을 바꾸어 주는 가변 파장 변환기를 사용하지 않고 충돌을 해결할 수 있어 가변 파장 변환기의 불안정성과 지연 시간을 피하고 어디로든 원하는 커넥션(connection)을 이룰 수 있다.

예를 들어, 제1 노드(111)로부터 입력된 4 채널의 광신호가 모두 제1 노드(111)를 목적지로 하는 최악의 경우에도, 상기 제어부(240)는 목적지에 맞게 상기 제1 스위치 블록(251)의 제1 SOA들(SOA1)을 스위치 온하게 되며, 다시 제1 버퍼(331)의 제1 내지 제4 분파기(421~424)에서 각 채널이 4분기된 다음 겹치는 시간대의 제1 내지 제4 채널(λ1~λ4)을 재배열하기 위해 각각 순서대로 0 ~ 3T의 제1 내지 제3 지연선(461~464)을 거치게 된다. 그러면, 일정 시간 간격 T를 가지고 제1 내지 제4 채널(λ1~λ4)이 순서대로 배열되며 제1 FWC 어레이(261)를 거쳐 모두 단일 파장의 제1 채널들(λ1)로 바뀌어 목적지인 제1 노드(111)으로 출력되게 된다. 만일 이때, 다른 노드로부터 입력된 채널이 제1 노드(111)를 목적지로 할 경우에도 동일한 과정을 거치고 해당 FWC 어레이에서 앞서 제1 노드(111)에서 입력되어 제1 노드(111)로 향하는 제1 채널(λ1)과는 다른 파장의 채널로 변환되어 출력되기 때문에, 목적지에서 보면 파장이 서로 겹치지 않아 별도의 충돌은 발생하지 않는다.

상기 파장 분할 다중화부(270)는 상기 고정 파장 변환부(260)에서 파장 변환된 채널들을 목적지별로 취합한 후 다중화된 광신호로 출력하는 기능을 수행하며, 제1 내지 제4 파장 분할 다중화기(271~274)를 포함한다. 상기 제1 내지 제4 파장 분할 다중화기(271~274)는 상기 제1 내지 제4 노드(111~114)와 일대일 연결된다. 상기 제1 파장 분할 다중화기(271)는 상기 제1 내지 제4 FWC 어레이(261~264)의제1 FWC들(FWC1)과 연결되며, 상기 제2 파장 분할 다중화기(272)는 제2 FWC들(FWC2)과 연결되고, 상기 제3 파장 분할 다중화기(273)는 제3 FWC들(FWC3)과 연결되며, 상기 제4 파장 분할 다중화기(274)는 제4 FWC들(FWC4)과 연결된다.

도 8 내지 도 15는 도 2에 도시된 광 교환 시스템의 동작을 설명하기 위한 도면이다. 도 8의 (a)는 제1 노드(111)로부터 입력되는 광신호를 나타내며, 도 8의 (b)는 제2 노드(112)로부터 입력되는 광신호를 나타낸다.

도 9는 제1 스위치 블록(251)으로 입력되는 제1 채널 내지 제4 채널(λ1~λ4)을 나타내고, 제1 채널(λ1) 및 제2 채널(λ2)은 제1 노드(111)를 목적지로 하고, 제3 채널(λ3)은 제2 노드(112)를 목적지로 하며, 제4 채널(λ4)은 제3 노드(113)를 목적지로 한다.

도 10은 제2 스위치 블록(252)으로 입력되는 제1 채널 내지 제4 채널(λ1~λ4)을 나타내며, 제1 채널(λ1)은 제1 노드(111)를 목적지로 하고, 제2 채널(λ2)은 제2 노드(112)를 목적지로 하며, 제3 채널(λ3)은 제3 노드(113)를 목적지로 하고, 제4 채널(λ4)은 제4 노드(114)를 목적지로 한다.

도 11은 제1 FWC 어레이(261)의 제1 FWC(FWC1)로 입력되는 제1 및 제2 채널(λ1,λ2)을 나타내고, 도 11의 (b)는 제1 FWC 어레이(261)의 제2 FWC(FWC2)로 입력되는 제3 채널(λ3)을 나타내며, 도 11의 (c)는 제1 FWC 어레이(261)의 제3 FWC(FWC3)로 입력되는 제4 채널(λ4)을 나타내고, 도 11의 (d)는 제1 FWC 어레이(261)의 제4 FWC(FWC4)로 입력되는 채널이 없음을 나타낸다. 도시된 바와 같이, 제1 노드(111)를 목적지로 하는 제1 및 제2 채널(λ1,λ2)은 상기 제1FWC(FWC1)로 입력되고, 제2 노드(112)를 목적지로 하는 제3 채널(λ3)은 제2 FWC(FWC2)로 입력되며, 제3 노드(113)를 목적지로 하는 제4 채널(λ4)은 제3 FWC(FWC3)로 입력됨을 알 수 있다.

도 12의 (a)는 제2 FWC 어레이(262)의 제1 FWC(FWC1)로 입력되는 제1 채널(λ1)을 나타내고, 도 12의 (b)는 제2 FWC 어레이(262)의 제2 FWC(FWC2)로 입력되는 제2 채널(λ2)을 나타내며, 도 12의 (c)는 제2 FWC 어레이(262)의 제3 FWC(FWC3)으로 입력되는 제3 채널(λ3)을 나타내고, 도 12의 (d)는 제2 FWC 어레이(262)의 제4 FWC(FWC4)로 입력되는 제4 채널(λ4)을 나타낸다. 도시된 바와 같이, 제1 노드(111)를 목적지로 하는 제1 채널(λ1)은 상기 제1 FWC(FWC1)로 입력되고, 제2 노드(112)를 목적지로 하는 제2 채널(λ2)은 상기 제2 FWC(FWC2)로 입력되며, 제3 노드(113)를 목적지로 하는 제3 채널(λ3)은 상기 제3 FWC(FWC3)로 입력되며, 제4 노드(114)를 목적지로 하는 제4 채널(λ4)은 상기 제4 FWC(FWC4)로 입력됨을 알 수 있다.

도 13의 (a)는 제1 FWC 어레이(261)의 제1 FWC(FWC1)에서 출력되는 제1 채널들(λ1)을 나타내고, 도 13의 (b)는 제1 FWC 어레이(261)의 제2 FWC(FWC2)에서 출력되는 제1 채널(λ1)을 나타내며, 도 13의 (c)는 제1 FWC 어레이(261)의 제3 FWC(FWC3)에서 출력되는 제1 채널(λ1)을 나타내고, 도 13의 (d)는 제1 FWC 어레이(261)의 제4 FWC(FWC4)에서 출력되는 채널이 없음을 나타낸다. 도시된 바와 같이, 상기 제1 FWC 어레이(261)는 입력되는 제1 내지 제4 채널(λ1~λ4)을 제1 채널(λ1)로 파장 변환하여 출력함을 알 수 있다.

도 14의 (a)는 제2 FWC 어레이(262)의 제1 FWC(FWC1)에서 출력되는 제2 채널(λ2)을 나타내고, 도 14의 (b)는 제2 FWC 어레이(262)의 제2 FWC(FWC2)에서 출력되는 제2 채널(λ2)을 나타내며, 도 14의 (c)는 제2 FWC 어레이(262)의 제3 FWC(FWC3)에서 출력되는 제2 채널(λ2)을 나타내고, 도 14의 (d)는 제2 FWC 어레이(262)의 제4 FWC(FWC4)에서 출력되는 제2 채널(λ2)을 나타낸다. 도시된 바와 같이, 상기 제2 FWC 어레이(262)는 입력된 제1 내지 제4 채널(λ1~λ4)을 제2 채널(λ2)로 파장 변환하여 출력함을 알 수 있다.

도 15의 (a)는 제1 파장 분할 다중화기(271)에서 출력되는 광신호를 나타내며, 도 15의 (b)는 제2 파장 분할 다중화기(272)에서 출력되는 광신호를 나타내며, 도 15의 (c)는 제5 파장 분할 다중화기(273)에서 출력되는 광신호를 나타내며, 도 15의 (d)는 제4 파장 분할 다중화기(274)에서 출력되는 광신호를 나타낸다. 도시된 바와 같이, 상기 제1 내지 제4 파장 분할 다중화기(271~274)는 입력된 하나 이상의 채널을 파장 분할 다중화하여 출력함을 알 수 있다.

지금까지 노드 수와 파장 수가 모두 4로 동일하게 고정된 경우를 살펴보았는데, 네트워크 운영 도중 수요가 늘어나거나 새로운 노드가 추가되어 파장을 증가시킬 필요가 있거나 또는 링크가 늘어나는 경우가 존재할 때 기존의 연결 관계의 변화없이 일부 소자의 추가만으로 네트워크 구성을 유지할 수 있는 파장 확장성(Wavelength Modularity)이나 링크 확장성(Link Modularity)도 설계시 고려해야할 중요한 요인이 된다.

도 18 내지 도 20은 도 2에 도시된 광 교환 시스템의 파장 확장성을 설명하기 위한 도면이다. 도 18 내지 도 20에 도시된 광 교환 시스템(200')은 도 2에 도시된 광 교환 시스템(200)에 파장 확장을 위해 구성 소자들이 추가로 구비된 것이므로, 이하 중복되는 설명은 생략하기로 하고, 동일한 구성 소자에 대해서는 동일한 도면 부호를 사용하기로 한다.

도 18을 참조하면, 각 파장 분할 역다중화기(211~214)는 연결된 노드로부터 입력된 5채널의 광신호를 역다중화함으로써 서로 다른 파장을 갖는 제1 내지 제5 채널(λ1~λ5)을 출력한다.

도 19를 참조하면, 스위치 블록(251'~254')은 제5 채널(λ5)을 처리하기 위해 제5 분파기(315)와, 제5 SOA 게이트 어레이(325)를 더 구비한다. 상기 제5 분파기(315)는 제5 채널(λ5)을 입력받으며, 상기 제5 분파기(315)는 입력된 제5 채널(λ5)을 균등하게 4분기하여 출력한다. 상기 제5 SOA 게이트 어레이(325)는 상기 제5 분파기(315)와 연결되며, 상기 제5 SOA 게이트 어레이(325)는 제1 내지 제4 SOA(SOA1~SOA4)를 포함한다. 제어부(240)가 상기 제5 SOA 게이트 어레이(325)에 제어 신호를 출력함에 따라 제1 내지 제4 SOA(SOA1~SOA4) 중에서 하나만을 스위치 온함으로써 입력된 제5 채널(λ5)이 자신의 목적지로 향할 수 있도록 제어한다.

도 20을 참조하면, 버퍼(331'~334')는 제5 채널(λ5)을 처리하기 위해 제5 스위치(415)와, 제5 분파기(425)와, 제5 SOA 게이트 어레이(435)를 더 구비한다. 상기 제5 스위치(415)는 입력된 제5 채널(λ5)을 그대로 통과시킨다. 상기 제5 분파기(425)는 상기 제5 스위치(415)와 연결되며 입력된 제5 채널(λ5)을 균등하게 4분기하여 출력한다. 상기 제5 SOA 게이트 어레이(435)는 상기 제5 분파기(425)와연결되며, 상기 제5 SOA 게이트 어레이(435)는 제1 내지 제4 SOA(SOA1~SOA4)를 포함한다. 제어부(240)는 상기 제5 SOA 게이트 어레이(435)에 제어 신호를 출력함에 따라 제1 내지 제4 SOA 게이트(SOA1~SOA4) 중에서 하나만을 스위치 온함으로써 입력된 채널이 0 ~ 3T의 지연 시간들을 갖는 상기 제1 내지 제4 지연선(461~464) 중 하나를 거치도록 제어한다. 상기 제어부(240)는 동일한 목적지로 향하는 채널들이 겹치지 않도록 적어도 시간 간격 T(>0)를 가지고 직렬로 펼쳐지도록 제어 신호를 출력한다.

상술한 바와 같이, 노드간의 연결을 재구성할 필요없이 용이하게 효과적인 라우팅을 수행할 수 있음을 알 수 있다. 즉, 도 2와 도 18에 도시된 광 교환 시스템들(200,200')에서 노드간의 연결 관계는 동일하게 유지된다.

도 21 내지 도 23은 도 2에 도시된 광 교환 시스템의 링크 확장성을 설명하기 위한 도면이다. 도 21 내지 도 23에 도시된 광 교환 시스템(200'')은 도 2에 도시된 광 교환 시스템(200)에 링크 확장을 위해 구성 소자들이 추가로 구비된 것이므로, 이하 중복되는 설명은 생략하기로 하고, 동일한 구성 소자에 대해서는 동일한 도면 부호를 사용하기로 한다.

도 21을 참조하면, 상기 광 교환 시스템(200'')은 제1 내지 제5 노드(111~115)와 연결되며, 상기 노드들 간의 통신을 지원한다. 상기 광 교환 시스템(200'')은 상기 제5 노드(115)와 연결된 제5 파장 분할 역다중화기(215)와, 제5 커플러(235)와, 제5 스위치 블록(255'')과, 제5 FWC들(FWC5)과, 제5 FWC 어레이(265'')와, 상기 제5 노드(115)와 연결된 제5 파장 분할 다중화기(275)를 더구비한다. 상기 제5 파장 분할 역다중화기(215)는 연결된 제5 노드(115)로부터 입력된 4채널의 광신호를 역다중화함으로써 서로 다른 파장을 갖는 제1 내지 제4 채널(λ1~λ4)을 출력한다. 상기 제5 커플러(235)는 상기 제5 파장 분할 역다중화기(215)와 상기 제5 스위치 블록(255'') 사이에 개재됨으로써 그 사이에 진행하는 채널들을 각각 일부 분기하여 상기 제어부(240)로 출력한다.

도 22를 참조하면, 각 스위치 블록(251''~255'')은 제5 SOA들(SOA5)과, 제5 버퍼(335'')를 더 구비한다. 각 분파기(311)는 입력된 채널을 균등하게 4-분기하여 출력한다. 제1 내지 제4 SOA 게이트 어레이(321''~324'')는 제1 내지 제4 분파기(311~314)와 일대일 연결되며, 상기 각 SOA 게이트 어레이(321''~324'')는 제1 내지 제5 SOA 게이트(SOA1~SOA5)를 포함한다. 제어부(240)는 상기 각 SOA 게이트 어레이(321''~324'')에 제어 신호를 출력함에 따라 해당 SOA 게이트 어레이(321''~324'')를 구성하는 제1 내지 제5 SOA 게이트(SOA1~SOA5) 중에서 하나만을 스위치 온함으로써 입력된 채널이 자신의 목적지로 향할 수 있도록 제어한다.

도 23을 참조하면, 버퍼(331''~335'')는 제5 SOA들(SOA5)과, 제5 합파기(455)와, 제5 지연선(465)을 더 구비한다. 각 분파기(421~424)는 연결된 스위치(411~414)로부터 입력된 해당 채널을 균등하게 5분기하여 출력한다. 각 SOA 게이트 어레이(431''~434'')는 제1 내지 제5 SOA(SOA1~SOA5)를 포함한다. 제어부(240)는 상기 각 SOA 게이트 어레이(431''~434'')에 제어 신호를 출력함에 따라 해당 SOA 게이트 어레이(431''~434'')를 구성하는 제1 내지 제5 SOA(SOA1~SOA5) 중에서 하나만을 스위치 온함으로써 입력된 채널이 0 ~ 4T의 지연시간들을 갖는 상기 제1 내지 제5 지연선(461~465) 중 하나를 거치도록 제어한다. 상기 제어부(240)는 동일한 목적지로 향하는 동일 파장의 채널들이 겹치지 않도록 적어도 시간 간격 T(>0)를 가지고 직렬로 펼쳐지도록 제어 신호를 출력한다. 제5 합파기(455)는 상기 제1 내지 제4 SOA 게이트 어레이(431''~434'')의 제5 SOA들(SOA5)과 연결된다. 4T의 지연 시간을 갖는 상기 제5 지연선(465)은 상기 제5 합파기(455)와 연결된다. 상기 제2 합파부(470)는 상기 제1 내지 제5 지연선(461~465)을 지난 제1 내지 제4 채널(λ1~λ4)을 취합하여 출력한다.

다시 도 21을 참조하면, 제1 내지 제5 FWC 어레이(261''~265'')는 상기 제1 내지 제5 스위치 블록(251''~255')과 일대일 연결되며, 상기 제5 FWC 어레이(265'')는 상기 제5 스위치 블록(255'')으로부터 입력된 서로 다른 파장의 제1 내지 제4 채널을 단일 파장의 제5 채널들로 변환한다.

상기 파장 분할 다중화부(270'')는 상기 고정 파장 변환부(260'')에 의해 파장 변환된 채널들을 목적지별로 취합한 후 다중화된 광신호로 출력하는 기능을 수행한다. 상기 파장 분할 다중화부(270'')는 제1 내지 제5 파장 분할 다중화기(271~275)를 포함하며, 상기 제1 내지 제5 파장 분할 다중화기(271~275)는 상기 제1 내지 제5 노드(111~115)와 일대일 연결된다. 상기 제1 파장 분할 다중화기(111)는 제1 FWC들(FWC1)과 연결되며, 상기 제2 파장 분할 다중화기(272)는 제2 FWC들(FWC2)과 연결되고, 상기 제3 파장 분할 다중화기(273)는 제3 FWC들(FWC3)과 연결되며, 상기 제4 파장 분할 다중화기(274)는 제4 FWC들(FWC4)과 연결되고, 상기 제5 파장 분할 다중화기(275)는 제5 FWC들(FWC5)과 연결된다.

상술한 바와 같이, 기존의 노드 연결 관계를 유지한 채 용이하게 링크 확장이 가능함을 알 수 있다.

한편, 파장이 늘어나거나 링크의 수가 늘어나면 0 ~ 4T의 지연 시간을 갖는 광섬유 지연선만으로는 충돌을 해결하기에 부족한 경우가 생길 수 있는데, 이를 해결하기 위해서는 버퍼의 확장성이 요구된다.

도 24는 도 7에 도시된 버퍼의 확장성을 설명하기 위한 도면이다. 도 24에 도시된 버퍼는 도 7에 도시된 버퍼(331~334)에 확장을 위해 구성 소자들이 추가로 구비된 것이므로, 이하 중복되는 설명은 생략하기로 하고, 동일한 구성 소자에 대해서는 동일한 도면 부호를 사용하기로 한다. 상기 버퍼는 제2 지연부(510), 제3 분파부(520), 제3 선택부(530), 제3 지연부(540), 제4 합파부(570) 및 제5 합파부(580)를 더 구비하며, 상기 제3 지연부(540)는 제3 합파부(550) 및 제2 지연 경로부(560)를 포함한다. 또한, 상기 제3 분파부(520)는 제2 분파부(420)와, 상기 제3 선택부(530)는 제2 선택부(430)와, 상기 제3 지연부(540)는 제1 지연부(440)와, 상기 제4 합파부(570)는 제2 합파부(470)와 동일한 구성을 갖는다.

각 스위치(411~414)는 서로 다른 파장의 채널을 입력받으며, 상기 각 스위치(411~414)는 제어 신호에 따라 입력된 채널을 제1 또는 제2 출력단으로 출력한다.

상기 제2 지연부(510)는 보조 스위칭부(410)에서 출력되는 각 채널을 할당된 시간만큼 지연하여 출력하는 기능을 수행하며, 4 개의 제5 지연선들(511~514)을 포함한다. 상기 제5 지연선들(511~514)은 각각 4T의 지연 시간을 가지며, 상기 제1내지 제4 스위치(411~414)와 일대일 연결된다.

상기 제5 합파부(580)는 상기 제2 및 제4 합파부(470,570)로부터 입력된 제1 내지 제4 채널(λ1~λ4)을 결합하여 출력한다.

제어부(240)는 상기 각 스위치(411~414)에 제어 신호를 출력함에 따라 입력된 채널이 제1 또는 제2 출력단으로 출력되도록 제어하며, 동일한 목적지로 향하는 채널들이 겹치지 않도록 적어도 시간 간격 T(>0)를 가지고 직렬로 펼쳐지도록 제어 신호를 출력한다. 즉, 상기 각 스위치(411~414)의 제1 출력단으로 출력되는 채널은 0 ~ 3T의 지연을 겪게 되며, 상기 각 스위치(411~414)의 제2 출력단으로 출력되는 채널은 4T ~ 7T의 지연을 겪게 된다.

상술한 바와 같이, 상기 버퍼는 중복된 구성을 가짐으로써 도 7에 도시된 구성에 더해진 소자들을 모듈화하는 것이 용이하며, 이러한 모듈을 단순히 추가함으로써 기존 구성에서의 충돌을 해결할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 다파장 광 교환 시스템은 전체 소자수를 줄이면서 파장 수 만큼의 적은 수의 광섬유 지연선을 이용하여 충돌을 해결할 수 있고, 분파기와 SOA를 이용하는 스위칭 부분과 일정 시간 간격의 광섬유 지연선을 사용하는 버퍼 부분을 각각 모듈화할 수 있어서 노드 수나 파장 수 증가시 확장이 용이함은 물론 많은 비용 절감 효과를 가져올 수 있다는 이점이 있다.

또한, 본 발명에 따른 다파장 광 교환 시스템은 파장 변환 시간과 안정성에있어 아직 적용하기 힘든 가변 파장 변환기 대신 고정적으로 특정 파장으로 변환해 주는 고정 파장 변환기를 사용하여 신호를 재배열함으로써 안정적인 충돌해결과 동시에 목적지로의 스위칭이 원활하게 된다는 이점이 있다. 더욱이, 원하는 목적지 노드와 원하는 지연선을 선택하게 해주는 제어부도 서로의 연관 관계없이 각각의 노드별로 독립적인 제어가 가능해 전체 시스템의 로드를 줄일 수 있다는 이점을 갖게 된다.

Claims

광 네트워크를 구성하는 다수의 노드와 연결되며, 노드간 통신을 지원하는 다파장 광 교환 시스템에 있어서,

각 노드로부터 수신된 광신호를 역다중화하여 서로 다른 파장의 채널들로 출력하는 파장 분할 역다중화부와;

상기 채널들을 목적지에 따라 분류하는 라우팅부와;

상기 분류된 채널들을 해당 출발지에 할당된 단일 파장의 채널들로 변환하는 고정 파장 변환부와;

상기 파장 변환된 채널들을 목적지별로 취합한 후 다중화된 광신호로 출력하는 파장 분할 다중화부를 포함함을 특징으로 하는 다파장 광교환 시스템.
제1항에 있어서, 상기 라우팅부는,

상기 각 채널을 일부 분기하여 출력하는 분기부와;

제어 신호에 따라 상기 각 채널을 그 목적지와 연결된 경로로 스위칭하는 스위칭부와;

상기 각 분기된 채널로부터 그 목적지를 파악하고, 각 채널이 자신의 목적지로 진행할 수 있도록 제어 신호를 출력하는 제어부를 포함함을 특징으로 하는 다파장 광교환 시스템.
제2항에 있어서, 상기 스위칭부는,

상기 각 채널을 균등하게 다분기하여 출력하는 제1 분파부와;

제어 신호에 따라 상기 각 채널의 다분기된 광들 중에서 해당 목적지로 진행하는 광만을 출력하는 제1 선택부와;

상기 제1 선택부에서 출력되어 동일한 목적지로 향하는 채널들을 시간순으로 정렬하는 버퍼링부를 포함함을 특징으로 하는 다파장 광교환 시스템.
제3항에 있어서, 상기 버퍼링부는,

동일한 목적지로 향하는 채널들을 각각 균등하게 다분기하여 출력하는 제2 분파부와;

제어 신호에 따라 상기 각 채널의 다분기된 광들 중에서 할당된 지연 시간에 부합하는 광만을 출력하는 제2 선택부와;

상기 제2 선택부에서 출력되는 각 채널을 할당된 시간만큼 지연하여 출력하는 지연부와;

상기 지연부를 지나서 입력된 채널들을 취합하여 출력하는 합파부를 포함함을 특징으로 하는 다파장 광교환 시스템.
광 네트워크를 구성하는 다수의 노드와 연결되며, 노드간 통신을 지원하는 다파장 광 교환 시스템에 있어서,

상기 다수의 노드와 일대일 연결되며, 각각 연결된 노드를 출발지로 하여 수신된 광신호를 역다중화하여 서로 다른 파장의 채널들로 출력하는 다수의 파장 분할 역다중화기와;

상기 다수의 파장 분할 역다중화기와 일대일 연결되며, 각각 입력된 채널을 그 목적지에 따라 분류하는 다수의 스위치 블록과;

상기 다수의 스위치 블록과 일대일 연결되며, 각각 해당 스위치 블록으로부터 입력된 채널들의 파장들을 그 출발지에 할당된 파장으로 변환하는 다수의 고정 파장 변환기 어레이와;

상기 다수의 노드와 일대일 연결되며, 각각 상기 파장 변환된 채널들 중 자신과 연결된 노드를 목적지로 하는 채널들을 취합하여 다중화된 광신호로 출력하는 다수의 파장 분할 다중화기를 포함함을 특징으로 하는 다파장 광교환 시스템.
제5항에 있어서,

각각 서로 연결된 파장 분할 역다중화기와 스위치 블록 사이에 개재되며, 그 사이로 진행하는 각 채널을 일부 분기하여 출력하는 다수의 커플러와;

상기 분기된 채널로부터 그 목적지를 파악하고, 각 채널이 자신의 목적지로진행할 수 있도록 상기 다수의 스위치 블록으로 제어 신호를 출력하는 제어부를 더 포함함을 특징으로 하는 다파장 광교환 시스템.
제6항에 있어서, 상기 스위치 블록은,

연결된 파장 분할 역다중화기로부터 서로 다른 파장의 채널들을 입력받으며, 각각 입력된 채널을 균등하게 다분기하여 출력하는 다수의 분파기와;

상기 다수의 제1 분파기와 일대일 연결되고, 각각 제어 신호에 따라 구비된 다수의 반도체 광 증폭기(SOA) 중 하나만을 스위치 온하며, 상기 다수의 SOA는 각각 연결되는 목적지가 할당되어 있는 다수의 SOA 게이트 어레이와;

각각 연결되는 목적지가 할당되어 있으며, 각각 상기 다수의 SOA 게이트 어레이에서 출력되는 채널들 중 할당된 목적지를 향하는 채널들을 시간순으로 정렬하는 다수의 버퍼를 포함함을 특징으로 하는 다파장 광교환 시스템.
제7항에 있어서, 상기 버퍼는,

각각 동일한 목적지로 향하는 채널들을 각각 균등하게 다분기하여 출력하는 다수의 분파기와;

상기 다수의 분파기와 일대일 연결되고, 각각 제어 신호에 따라 구비된 다수의 SOA 중 하나만을 스위치 온하며, 상기 다수의 SOA는 서로 다른 지연 시간들이할당되는 다수의 SOA 게이트 어레이와;

각각 상기 다수의 SOA 게이트 어레이에서 동일한 지연 시간이 할당된 SOA들과 연결되며, 각각 할당된 지연 시간만큼 입력된 채널을 지연하여 출력하는 다수의 지연선과;

상기 다수의 지연선을 지난 채널들을 취합하여 출력하는 합파기를 포함함을 특징으로 하는 다파장 광교환 시스템.