KR101521839B1 - 광섬유들 사이의 신호들을 스위칭하기 위한 광 노드 - Google Patents

광섬유들 사이의 신호들을 스위칭하기 위한 광 노드 Download PDF

Info

Publication number
KR101521839B1
KR101521839B1 KR1020147009014A KR20147009014A KR101521839B1 KR 101521839 B1 KR101521839 B1 KR 101521839B1 KR 1020147009014 A KR1020147009014 A KR 1020147009014A KR 20147009014 A KR20147009014 A KR 20147009014A KR 101521839 B1 KR101521839 B1 KR 101521839B1
Authority
KR
South Korea
Prior art keywords
optical
input
signals
switches
output
Prior art date
Application number
KR1020147009014A
Other languages
English (en)
Other versions
KR20140059285A (ko
Inventor
크리스티앙 시모노
프랑세스코 바콘디오
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20140059285A publication Critical patent/KR20140059285A/ko
Application granted granted Critical
Publication of KR101521839B1 publication Critical patent/KR101521839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0016—Construction using wavelength multiplexing or demultiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0024—Construction using space switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0052—Interconnection of switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0052—Interconnection of switches
    • H04Q2011/0058—Crossbar; Matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0075—Wavelength grouping or hierarchical aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

A개의 광 멀티플렉서들을 포함하는 광 노드가 제안된다. 각각의 디멀티플렉서는 그의 N 개의 출력 포트들에서 입력 광 멀티-코어 광섬유의 N 개의 광 코어들로부터 수신된 N 개의 입력 광 신호들을 제공하도록 적응된다. 또한, 광 노드는 B 개의 광 멀티플렉서들을 포함한다. 각각의 멀티플렉서는 N 개의 입력 포트들에서 N 개의 출력 광 신호들을 수신하고, N 개의 출력 광 신호들을 출력 멀티-코어 광섬유의 N 개의 광 코어들로 삽입하도록 구성된다. 광 노드는 입력 광 신호들 중 하나를 상이한 멀티플렉서들의 B 개의 입력 포트들상에 동시에 스위칭하고, 상이한 디멀티플렉서들의 A 개의 출력 포트들로부터의 A 개의 입력 광 신호들을 멀티플렉서들 중 하나의 동일한 입력 포트 상에 조합하도록 구성가능하다. 대안적으로, N 개의 입력 신호들은 공간 멀티플렉싱된 멀티-모드 광섬유의 N 개의 상이한 모드 신호들로부터 수신되고, 이후 N 개의 멀티-모드 신호로서 공간 멀티플렉싱된 멀티-모드 광섬유로 송신된다.

Description

광섬유들 사이의 신호들을 스위칭하기 위한 광 노드{OPTICAL NODE FOR SWITCHING SIGNALS BETWEEN OPTICAL FIBERS}
본 발명은 원격 통신들의 분야에 관한 것이고, 상세하게는 광섬유들 사이의 광 신호들을 스위칭하기 위한 광 노드에 관한 것이다.
다수의 입력 광 단일-코어 광섬유들과 다수의 출력 광 단일-코어 광섬유들 사이의 신호들을 스위칭하는 광 노드들이 알려져 있다. 각각의 단일-코어 광섬유는 광 노드를 다른 광 네트워크 요소들과 접속한다. 각각의 입력 단일-코어 광섬유 내에서, 상이한 입력 광 파장들로 구성된 입력 광 신호가 존재할 수 있다. 각각의 광 파장은 각각의 데이터 신호를 전달할 수 있다.
입력 단일-코어 광섬유들 중 하나로부터 각각의 입력 광 파장을 갖는 데이터 신호를 출력 단일-코어 광섬유들 중 하나 상에 스위칭하기 위해서, 광 노드는 아키텍처를 포함하고, 상기 아키텍처는:
- 입력 단일-코어 광섬유의 각각의 입력 광 신호는 대응하는 광 스플리터에 의해 다수의 파장 선택 스위치들 상으로 분할되고, 여기서 각각의 출력 단일-코어 광섬유는 대응하는 파장 선택 스위치에 접속된다.
파장 선택 스위치는 이후 파장 선택 스위치에 의해 수신된 상이한 입력 광 신호들의 상이한 광 파장들을 조합한다.
따라서, 광 스플리터가 입력 광 신호를 분할해야 하는 부분은 출력 단일-코어 광섬유의 수에 의해 결정된다. 또한, 파장 선택 스위치가 입력 광 신호들을 수신하기 위해 포함되어야 하는 포트들의 수는 입력 단일-코어 광섬유들의 수에 의해 결정된다.
본 발명의 목적은 광섬유들 사이의 신호들을 스위칭하기 위해 알려진 광 노드들을 개선하는 것이다.
제안된 광 노드는 A 개의 광 디멀티플렉서들을 포함한다. 각각의 디멀티플렉서는 그의 N 개의 출력 포트들에서 입력 광 멀티-코어 광섬유의 N 개의 광 코어들로부터 수신되거나 공간적으로 멀티플렉싱된 멀티-모드 광섬유의 N 개의 상이한 멀티모드 신호들로부터 수신된 N 개의 입력 광 신호들을 제공하도록 구성된다.
또한, 광 노드는 B 개의 광 멀티플렉서들을 포함한다. 각각의 멀티플렉서는 N 개의 입력 포트들에서 N 개의 출력 광 신호들을 수신하고, N 개의 출력 광 신호들을 출력 멀티-코어 광섬유의 N 개의 광 코어들로 삽입하거나 또는 출력 광 신호들의 각각을 각각의 공간적으로 멀티플렉싱된 멀티-모드 신호들로서 공간적으로 멀티플렉싱된 멀티-모드 광섬유로 삽입하도록 구성된다.
광 노드는:
- 입력 광 신호들 중 하나를 상이한 멀티플렉서들의 B 개의 입력 포트들상에 동시에 스위칭하고,
- 상이한 디멀티플렉서들의 A 개의 출력 포트들로부터 A 개의 입력 광 신호들을 멀티플렉서들 중 하나의 동일한 입력 포트 상에 조합하도록 구성가능하다.
이를 행하기 위해서, 광 노드는:
- 최대 A*N 개의 입력 포트들 및 최대 M*N 개의 출력 포트들을 포함하는 최대 M 개의 광 스위치들로서, M은 A 및 B의 최대값인, 상기 M 개의 광 스위치들,
- A*N 개의 광 스플리터들로서, 각각이 입력 신호들 중 하나를 수신하고 수신된 입력 신호를 광 스위치들의 각각의 하나의 입력 포트 상으로 분할하는, 상기 A*N 개의 광 스플리터들, 및
- B*N 개의 파장 선택 스위치들로서, 각각이 광 스위치들의 출력 포트들로부터 최대 M 개의 입력 광 신호들을 수신하고, 수신된 입력 광 신호들을 멀티플렉서들 중 하나의 동일한 입력 포트상으로 조합하는, 상기 B*N 개의 파장 선택 스위치들을 포함한다.
알려진 해결책들을 통해 제안된 광 노드의 이점들을 이해하기 위해, 다음의 양태들을 고려해야 한다:
파장 레벨에서 입력 광 신호들의 스위칭이 달성되면, 입력 멀티-코어 광섬유의 특정 코어를 통해 수신된 입력 광 파장이 B 개의 상이한 출력 멀티-코어 광섬유들의 B 개의 코어들상으로 스위칭될 수 있다.
하나의 출력 멀티-코어 광섬유의 모든 코어들이 광 노드를 하나의 및 동일한 광 네트워크 디바이스와 접속하기 때문에, 입력 광 파장은 모든 B 개의 출력 멀티-코어 광섬유들의 모든 B*N 개의 코어들상으로 스위칭가능해야 할 필요는 없지만, 이러한 하나의 입력 광 파장은 B 개의 상이한 출력 멀티-코어 광섬유들상의 B 개의 코어들에 스위칭될 수 있는 것으로 충분하다. 이는 입력 광 신호가 M 개의 상이한 스위치들의 M 개의 입력 포트들상에 단지 M회만 분할되는 아키텍처에 의해 달성된다. 또한, 파장 선택 스위치들의 각각은 M 개의 광 스위치들로부터 최대 M 개의 입력 광 신호들을 수신한다.
상이한 멀티-코어 광섬유들의 모든 코어들이, 종래 기술로부터 알려진 바와 같이, 마치 단일-코어 광섬유들의 코어들인 것처럼 처리되는 경우, 각각의 입력 광 신호는 B*N 개의 출력 코어들의 모든 B*N 개의 파장 선택 스위치들상으로 B*N 회 분할되어야 한다. 또한, 파장 선택 스위치들의 각각은 A 개의 입력 코어들 중 A*N 개의 코어들의 A*N 개의 입력 광 신호들을 수신 및 조합하기 위한 A*N 개의 입력 포트들을 포함해야 한다.
알려진 해결책을 통해 제안된 광 노드의 이점들은 적어도 두 가지이다. 각각의 입력 광 신호는 이를 B*N 회 분할하는 대신 최대 M회 분할하고, 이는 입력 광 신호들의 각각에 대하여 더 적은 광 출력 손실을 초래한다. 또한, 각각의 파장 선택 스위치는 단지 A*N 개의 입력 포트들 대신에 입력 광 신호들을 수신하기 위해 최대 M 개의 입력 포트들을 포함할 필요만이 있고, 이는 더 적은 복잡성의 더 저렴한 파장 선택 스위치들을 초래한다.
종래 기술로부터 알려진 바와 같은 종래의 광 노드와 제안된 광 노드를 비교하기 위해, A=3 개의 입력 멀티-코어 광섬유들 및 B=3 개의 출력 멀티-코어 광섬유들이 있는 예를 고려할 수 있고, 이들의 각각은 N=3 개의 코어들을 갖는다. 따라서, A 및 B 값들의 최대값 M은 M=3이다.
제안된 광 노드에 따라, 각각의 입력 신호는 최대 M=3회로 분할되고, 여기서 종래 기술에 따라, 각각의 입력 신호는, 명확하게 더 적은 광 출력 손실을 초래하는, 최대 B*N = 3*3 = 9회로 분할된다. 또한, 제안된 광 노드에 따라 각각의 파장 선택 스위치는 최대 M=3 입력 포트들을 포함하고, 종래 기술에 따라, 입력 신호는, 명확하게 더 적은 복잡성 및 더 저렴한 파장 선택 스위치들을 초래하는, B*N = 3*3 = 9회로 분할된다.
멀티-코어 신호들의 개별적인 코어들에 대한 상기 약술된 바와 같은 유사한 고려 사항들은 멀티-모드 광섬유들의 개별적인 모드 신호들의 경우에 대해서 유지한다.
본 발명은 입력 광 신호들의 각각에 대하여 더 적은 광 출력 손실 및 더 적은 복잡성의 더 저렴한 파장 선택 스위치들을 갖는 광섬유들 사이의 신호들을 스위칭하기 위한 개선된 광 노드들을 제공한다.
도 1은 종래 기술로부터 알려진 광 노드를 도시하는 도면.
도 2는 제 1 실시예에 따른 동일한 수의 입력 및 출력 멀티-코어 광섬유들을 갖는 제안된 광 노드를 도시하는 도면.
도 3은 제 1 실시예에 따른 출력 멀티-코어 광섬유들보다 큰 수의 입력 멀티-코어 광섬유들을 갖는 제안된 광 노드를 도시하는 도면.
도 4는 제 1 실시예에 따른 입력 멀티-코어 광섬유들보다 큰 수의 출력 멀티-코어 광섬유들을 갖는 제안된 광 노드를 도시하는 도면.
도 5는 제 2 실시예에 따른 동일한 수의 입력 및 출력 멀티-코어 광섬유들을 갖는 제안된 광 노드를 도시하는 도면.
도 6은 제 2 실시예에 따른 출력 멀티-코어 광섬유들보다 큰 수의 입력 멀티-코어 광섬유들을 갖는 제안된 광 노드를 도시하는 도면.
도 7은 제 2 실시예에 따른 입력 멀티-코어 광섬유들보다 큰 수의 출력 멀티-코어 광섬유들을 갖는 제안된 광 노드를 도시하는 도면.
도 1은 종래 기술에 따른 광 노드(O)를 도시한다. 입력부에서, 다수의 광 스플리터들(S1, S2, S3)을 포함하고, 노드(O)는 입력 광 단일-코어 광섬유들(ISC1, ISC2, ISC3)로부터 도 1에 명시적으로 도시되지 않은 대응하는 입력 광 신호들을 광 스플리터들을 통해 수신한다. 그의 출력부에서, 노드(O)는 다수의 파장 선택 스위치들(W1, W2, W3)을 포함하고, 그의 각각은 출력 광 단일-코어 광섬유(OSC1, OSC2, OSC3)에 접속된다.
각각의 입력 광 신호는 분할되어 각각의 파장 선택 스위치(W1, W2, W3)상에 분배된다. 따라서, 각각의 파장 선택 스위치(W1, W2, W3)는 입력 단일-코어 광섬유들(ISC1, ISC2, ISC3)이 존재하는 만큼의 입력 포트들을 포함한다. 파장 선택 스위치(W1, W2, W3)에서, 개별적인 광 파장들은 이후 수신된 입력 광 신호들로부터 선택되고 이들을 대응하는 출력 단일-코어 광섬유(OSC1, OSC2, OSC3)로 송신하기 전에 조합된다.
제 1 실시예
도 2는 제 1 실시예에 따라 제안된 광 노드(ON1)을 도시한다. 도시된 예시에서, 입력 광 멀티-코어 광섬유들(IMC1, IMC2, IMC3)의 수 A는 출력 광 멀티-코어 광섬유들(OMC1, OMC2, OMC3)의 수 B와 같다. 본 출원의 일반적인 개시에 대한 임의의 제약 없이, A 및 B의 수들은 도시된 예시에서 값 A=3 및 B=3으로 선택된다. 각각의 멀티-코어(IMC1, IMC2, IMC3, OMC1, OMC2, OMC3)는 노드(ON1)를 각각의 광 네트워크 디바이스와 접속한다.
각각의 멀티-코어(IMC1, IMC2, IMC3, OMC1, OMC2, OMC3)는 N 개의 광 코어들을 포함한다. 본 출원의 일반적인 개시에 대한 임의의 제약 없이, N의 수들은 도시된 예시에서 N=3으로 선택된다.
또한, 입력 멀티 코어(IMC1, IMC2, IMC3)는 각각의 광 공간적 디멀티플렉서(D1, D2, D3)의 입력 포트에 접속된다. 각각의 디멀티플렉서(D1, D2, D3)는 N 개의 출력 포트들을 포함한다.
공간적 디멀티플렉서(D1)는 입력 멀티-코어들(IMC1, IMC2, IMC3)의 각각의 N 개의 코어들로부터 수신되는 N 개의 입력 광 신호들(IOS11, IOS12, IOS13)을 그의 각각의 N 개의 출력 포트들에서 제공한다. 디멀티플렉서들(D1)의 N 개의 출력 포트들의 각각이 각각의 광 스플리터(S11, ..., S13)에 접속되고, 광 스플리터에 공간 디멀티플렉서(D1)가 N 개의 각각의 입력 광 신호들(IOS11, IOS12, IOS13) 중 하나를 제공한다. 도 2에 도시된 바와 같이 공간적 디멀티플렉서들(D2, D3)에 대해 유사하게 고려된다.
입력 광 신호들(IOS11, ..., IOS33)의 각각은 한 세트의 광 파장들을 포함할 수 있다. 광 파장은 대응하는, 개별적인 데이터 신호를 나타낼 수 있다. 제안된 노드(ON1)의 목적은 하나 이상의 광 파장들이 입력 멀티-코어(IMC1, IMC2, IMC3)의 코어로부터 출력 멀티-코어들(OMC1, OMC2, OMC3)의 각각의 적어도 하나의 코어상에 스위칭될 수 있는 해결책을 달성하는 것이다.
노드(ON1)에 포함되는 광 스위치들(OS1, OS2, OS3)의 수는 B=3과 같은 출력 멀티-코어들(OMC1, OMC2, OMC3)의 수와 동일하게 선택된다. 각각의 광 스위치(OS1, OS2, OS3)는 다수의 입력 포트들을 포함하고, 멀티-코어(IMC1, IMC2, IMC3, OMC1, OMC2, OMC3) 내 포함된 코어들의 수 N 및 입력 멀티-코어(IMC1, IMC2, IMC3)의 수 A에 의존하여 A*N으로 선택된다. 광 스플리터들(S11, ..., S33)의 각각은 B=3 개의 출력 포트들을 포함하고, B=3 개의 출력 포트들의 각각은 B 개의 광 스위치들(OS1, OS2, OS3)의 다른 스위치의 하나의 입력 포트에 접속된다.
각각의 광 스위치(OS1, OS2, OS3)는 다수의 출력 포트들을 포함하고, 이들은 멀티-코어(IMC1, IMC2, IMC3, OMC1, OMC2, OMC3) 내 포함된 코어들의 수 N 및 입력 멀티-코어(IMC1, IMC2, IMC3)의 수 A에 의존하여 A*N으로 선택된다. 도시된 예시에서, 출력 포트들의 수는 A*N = 3*3 =9이다.
B=3 개의 출력 멀티-코어들(OMC1, OMC2, OMC3)의 각각은 B=3 개의 광 공간적 멀티플렉서(M1, M2, M3)의 각각에 접속된다. 광 멀티플렉서들(M1, M2, M3)의 각각은 N=3개의 입력 포트들을 포함한다. 광 멀티플렉서들(M1, M2, M3)은 그들의 N 개의 입력 포드들에서 각각의 광 신호들을 수신하고 출력 멀티-코어들(OMC1, OMC2, OMC3)의 N 개의 광 코어들의 각각의 광 코어에 이들 수신된 광 신호들의 각각을 삽입하도록 구성된다.
광 멀티플렉서들(M1, M2, M3)의 입력 포트들의 각각은 N*B = 9 개의 파장 선택 스위치들(W11, ..., W33)의 각각의 파장 선택 스위치에 접속된다. 각각의 파장 선택 스위치(W11, ..., W33)는 A=3 개의 각각의 광 신호들이 수신될 수 있는 A=3 개의 입력 포트들을 포함한다. 파장 선택 스위치(W11, ..., W33)는 A 개의 입력 포트들을 통해 수신되는 광 신호들로부터 광 파장들을 선택하고, 선택된 광 파장들을 출력 광 신호로서 조합하도록 구성된다. 이러한 출력 광 신호는 이후 파장 선택 스위치(W11, ..., W33)의 출력부에서 그것이 접속되는 멀티플렉서(M1, M2, M3)의 상기 입력부로 제공된다. 멀티플렉서(M1)를 통해 동일한 출력 멀티-코어(OMC1)에 접속되는, 모든 파장 선택 스위치들(W11, W12, W13)의 모든 입력 포트들은 동일한 각각의 광 스위치(OS1)의 출력 포트들에 접속된다. 광 스위치(OS2)에 관한 파장 선택 스위치들(W21, W22, W23), 및 광 스위치(OS3)에 관한 파장 선택 스위치들(W31, W32, W33)의 입력 포트들에 대하여 동일하게 고려된다.
노드(ON1)의 아키텍처는, 입력 멀티-코어(IMC1, IMC2, IMC3)의 코어들 중 하나로부터 수신된 특정 광 신호의 하나 이상의 광 파장들이 B=3 개의 상이한 출력 멀티-코어들(OMC1, OMC2, OMC3)의 B=3 개의 상이한 코어들상에 스위칭될 수 있는 것이다. 예를 들면, 도 2에 도시된 바와 같이, 입력 신호(IOS11)의 하나 이상의 광 파장들은,
- 스위치(OS1) 및 파장 선택 스위치(W12)를 통해 출력 멀티-코어(OMC1)의 코어 상에,
- 스위치(OS2) 및 파장 선택 스위치(W23)를 통해 출력 멀티-코어(OMC2)의 코어 상에,
- 스위치(OS3) 및 파장 선택 스위치(W31)를 통해 출력 멀티-코어(OMC3)의 코어 상에, 스위칭될 수 있다.
또한, 노드(ON1)의 아키텍처에 의해, 출력 멀티-코어(OMC1, OMC2, OMC3)의 특정 코어 내에서 A=3 개의 상이한 입력 멀티-코어들(IMC1, IMC2, IMC3)의 A=3 개의 코어들로부터 수신되는 최대 A=3 개의 입력 신호들의 광 파장들을 조합할 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 파장 선택 스위치(W31)에서, 광 신호들(IOS11, IOS21, IOS31)은 스위치(O3)를 통해 그들을 파장 선택 스위치(W31)의 A=3 개의 상이한 입력 포트들상에 스위칭함으로써 조합될 수 있다.
노드(ON1)의 제안된 아키텍처는 입력 멀티-코어들(IMC1, IMC2, IMC3)의 코어들 중 하나로부터 수신된 특정 광 신호의 하나 이상의 광 파장들을 동일한 출력 멀티-코어의 상이한 코어들 상으로 스위칭하는 것을 허용하지 않는다. 예를 들면, 도 2의 노드(ON1)의 구성에서 도시된 바와 같이, 신호(IOS11)는 스위치(OS1) 및 파장 선택 스위치(W12)를 통해 출력 멀티-코어(OMC1)의 하나의 코어상에만 스위칭될 수 있고, 출력 멀티-코어(OMC1)의 임의의 다른 코어들상에는 스위칭될 수 없다. 그러나, 멀티-코어(OMC1)의 모든 코어들이 노드(ON1)을 하나의 동일한 다른 광학 장치와 접속시키고 있기 때문에, 입력 신호(ISO11)의 하나 이상의 파장들이 출력 멀티-코어(OMC1)의 하나의 코어상에 스위칭될 수 있는 것으로 충분하다. 출력 멀티-코어(OMC1)의 상이한 코어들 상으로의 입력 신호(ISO11)의 상이한 파장들의 스위칭은 스위칭의 더 큰 융통성을 허용하지만, 이는 상기 언급된 이유들 때문에 필요하지 않다.
종래 기술에 따른 해결책을 통해 제안된 노드(ON1)의 이점은 실제로, 제안된 노드(ON1)가 감소된 수의 기술적인 서브디바이스들을 갖는 축소된 아키텍처에 의해 입력 멀티-코어(IMC1, IMC2, IMC3)의 코어들 중 하나로부터 수신된 특정 광 신호의 하나 이상의 광 파장들의 B 개의 상이한 입력 멀티-코어들(OMC1, OMC2, OMC3)의 B 개의 상이한 코어들상으로 스위칭을 달성한다. 도 1에 관하여 이전에 개요로 설명된 바와 같이, 종래 기술에 따른 해결책은 A*N 개의 입력 코어들 각각에 대하여 광 스플리터를 사용하고, 상기 광 스플리터는 B*N 개의 파장 선택 스위치들(W11, ..., W13)의 각각 상에 각각의 입력 신호를 B*N = 3*3 = 9 회 분할하고, 이는 차례로 각각이 A*N = 3*3 = 9 개의 입력 포트들을 포함할 필요가 있다. 제안된 노드는 A*N 개의 광 스플리터들(S11, ..., S33)의 각각이 입력 신호를 단지 B=3 회 분할할 필요가 있고, 이는 B*N 개의 파장 선택 스위치들(W11, ..., W33)이 단지 A=3 개의 입력 포트들을 포함할 필요가 있는 아키텍처를 갖는다. 이는, 각각이 A*N 개의 입력 포트들 및 A*N 개의 출력 포트들을 갖는, B 개의 광 스위치들(OS1, OS2, OS3)을 사용함으로써 달성된다. 따라서, 제안된 노드는 종래 기술로부터 알려진 해결책보다 덜 복잡하고 따라서 또한 더 저렵한 아키텍처를 포함한다. 또한, 광 스플리터(S11, ..., S33)가 입력 광 신호를 B*N 회가 아닌 단지 B 회만 분할할 필요가 있기 때문에, 각각의 광 스플리터(S11, ..., S33)에서 생성된 신호들 손실이 감소된다.
도 3은 입력 멀티-코어들(IMC1, IMC2, IMC3)의 수 A=3이 출력 멀티-코어들(OMC1, OMC2)의 수 B=2보다 큰 경우에 제 1 실시예에 따른 제안된 광 노드(ON1´)를 도시한다. 도 3의 노드(ON1´)는:
- 입력 멀티-코어(OMC3),
- 멀티플렉서(M3),
- 멀티플렉서(M3)에 접속되는 파장 선택 스위치들(W31, ..., W33),
- 광 스위치(OS3),
- 및 이들 요소들 사이의 모든 접속들을 제외하고, 도 2의 노드(ON1)와 같은 모든 요소들을 포함한다.
또한, 광 스플리터들(S11, ..., SI3)은 단지 B=2 개의 출력 포트들만을 포함하고, 따라서 입력 신호들을 단지 B=2 회만 분할한다.
노드(ON1´)의 아키텍처는 입력 멀티-코어들(IMC1, IMC2, IMC3)의 코어들 중 하나로부터 수신된 특정한 광 신호의 하나 이상의 광 파장들이 B=2 개의 상이한 출력 멀티-코어들(OMC1, OMC2, OMC3)의 B=2 개의 상이한 코어들 상에 스위칭될 수 있는 것이다. 또한, 노드(ON1´)의 아키텍처를 사용하여, A=3 개의 상이한 입력 멀티-코어들(IMC1, IMC2, IMC3)의 A=3 개의 코어들로부터 수신되는 최대 A=3 개의 입력 신호들의 광 파장들을 출력 멀티-코어들(OMC1, OMC2)의 특정 코어 내에서 결합하는 것이 가능하다.
도 4는 출력 멀티-코어들(OMC1, OMC2, OMC3)의 수 B=3이 입력 멀티-코어들(IMC1, IMC2)의 수 A=2보다 큰 경우에 제 1 실시예에 따른 제안된 광 노드(ON1´)를 도시한다. 도 4의 노드(ON1˝)는:
- 입력 멀티-코어(IMC3),
- 디멀티플렉서(D3),
- 디멀티플렉서(D3)에 접속되는 광 스플리터들(S31, ..., S33),
- 광 스위치들(OS3),
- 및 이들 요소들 사이의 모든 접속들을 제와하고, 도 2의 노드(ON1)와 같은 모든 요소들을 포함한다.
또한, 광 스위치들(OS1´, OS2´, OS3´)은 단지 A*N = 2*3 =6 개의 입력 포트들 및 출력 포트들만을 포함한다. 또한, 파장 선택 스위치들(W11´, ..., W33´)은 단지 A=2 개의 입력 포트들만을 포함한다.
노드(ON1˝)의 아키텍처는 입력 멀티-코어들(IMC1, IMC2)의 코어들 중 하나로부터 수신된 특정한 광 신호의 하나 이상의 광 파장들이 B=3 개의 상이한 출력 멀티-코어들(OMC1, OMC2, OMC3)의 B=3 개의 상이한 코어들 상에 스위칭될 수 있는 것이다. 또한, 노드(ON1˝)의 아키텍처를 사용하여, A=2 개의 상이한 입력 멀티-코어들(IMC1, IMC2)의 A=2 개의 코어들로부터 수신되는 최대 A=2 개의 입력 신호들의 광 파장들을 출력 멀티-코어들(OMC1, OMC2, OMC3)의 특정 코어 내에서 결합하는 것이 가능하다.
도 2, 도 3, 및 도 4에 도시된 제 1 실시예의 노드들(ON1, ON1´, ON1˝)의 개시를 요약하기 위해서, 노드(ON1, ON1´, ON1˝)는:
- 입력 광 신호들의 적어도 하나를 B개의 상이한 멀티플렉서들의 B개의 입력 포트들상에 동시에 스위칭하고,
- 상이한 디멀티플렉서들의 A 개의 출력 포트들로부터 A개의 입력 광 신호들을 멀티플렉서들 중 하나의 멀티플렉서의 동일한 입력 포트상에 조합하도록 구성가능하다.
이를 위해, 노드(ON1, ON1´, ON1˝)는:
- 최대 A*N 개의 입력 포트들 및 최대 A*N 개의 출력 포트들을 포함하는 최대 B 개의 광 스위치들,
- A*N 개의 광 스플리터들로서, 각각이 입력 신호들 중 하나를 수신하고 B 개의 광 스위치들의 각각의 하나의 입력 포트 상에 수신된 입력 신호를 최대 B 회 분할하도록 구성되는, 상기 A*N 개의 광 스플리터들, 및
- B*N 개의 파장 선택 스위치들로서, 각각이 광 스위치들의 출력 포트들로부터 최대 A 개의 입력 광 신호들을 수신하고 멀티플렉서들 중 하나의 멀티플렉서의 각각의 동일한 입력 포트상에 수신된 입력 광 신호들을 조합하도록 구성되는, 상기 B*N 개의 파장 선택 스위치들을 포함한다.
도 2, 도 3, 및 도 4에 관하여 개요로 설명된 이러한 제 1 실시예의 상기 설명들에서, 입력 신호들(IOS11, ..., IOS13)이 수신되는 광섬유들은 멀티-코어 광섬유들(IMC1, IMC2, IMC3)이고, 신호들이 송신되는 광섬유들은 또한 멀티-코어 광섬유들(OMC1, OMC2, OMC3)이다. 대안적으로, N 개의 코어들을 갖는 멀티-코어 광섬유들로부터 N 개의 입력 신호들을 수신하는 대신에, 멀티-모드 광섬유로부터 수신된 N 개의 개별적인 모드들을 갖는 N 개의 입력 신호들이 존재할 수 있다. 또한, N 개의 신호들이 멀티-코어 광섬유의 N 개의 개별적인 코어들로 삽입되는 대신, 개별적인 모드들을 갖는 N 개의 상이한 모드 신호들로서 멀티-모드 광섬유에 삽입된 N 개의 신호들이 존재할 수 있다. 이러한 경우에, 멀티-모드 광섬유에 접속된 디멀티플렉서(D1, D2, D3)는 모드-신호를 특정 광 단일-모드 신호로 변환하는 적어도 N 개의 모드-변환기들을 포함한다. 또한, 멀티-모드 광섬유에 접속된 멀티플렉서(M1, M2, M3)는 N 개의 파장 선택 스위치들로부터 수신된 N 개의 광 신호들을 각각의 개별 모드들을 갖는 N 개의 광 신호들로 변환하는 N 개의 모드 변환기들을 포함한다.
신호 열화 및/또는 광 신호 출력의 감소를 보상하기 위해서, 하나 이상의 광 증폭기들이 제안된 광 노드에 포함될 수 있다. 이러한 증폭기들은 디멀티플렉서(D1, D2, D3) 앞에, 디멀티플렉서(D1, D2, D3) 뒤에, 및 이와 같이 또한 광 스플리터(S11, ..., S33) 앞에, 파장 선택 스위치(W11, ..., W33) 뒤에 또는 멀티플렉서(M1, M2, M3) 뒤에 위치될 수 있다.
제 2 실시예
도 5는 제 2 실시예에 따라 제안된 광 노드(ON2)를 도시한다. 도시된 예시에서, 입력 광 멀티-코어 광섬유들(IMC1, IMC2, IMC3)의 수 A는 출력 광 멀티-코어 광섬유들(OMC1, OMC2, OMC3)의 수 B와 같다.
도 5는 도 2에 이미 도시되고 하나의 차이점을 제와하고 상기에 이미 기술된 모든 요소들을 도시한다. 이러한 차이점은, 멀티플렉서(M1)를 통해 동일한 출력 멀티-코어(OMC1)에 접속되는 모든 파장 선택 스위치들(W11, W12, W13)의 모든 A 개의 입력 포트들이 동일한 각각의 광 스위치(OS1)의 출력 포트들에 접속된다. 대신, 파장 선택 스위치(W11, ..., W33)의 각각의 입력 포트는 광 스위치들(OS1, OS2, OS3)의 상이한 광 스위치의 입력 포트에 접속된다.
도 5에 도시된 노드(ON2)의 아키텍처는 도 2에 도시된 노드에 관하여 이미 기술된 바와 같이 광 파장들을 스위칭하는 것을 허용한다. 또한, 노드(ON2)는 입력 광 신호들의 하나 이상의 광 파장들을 동일한 입력 멀티-코어의 최대 A=3 개의 상이한 코어들상에 스위칭하도록 구성가능하다. 예를 들면, 도 5에 도시된 바와 같이, 입력 광 신호(IOS11)는:
- 광 스위치(OS1)를 통해 출력 멀티-코어(OMC1)의 제 1 코어에 접속된 파장 선택 스위치(W11) 상에,
- 광 스위치(OS2)를 통해 출력 멀티-코어(OMC1)의 제 2 코어에 접속된 파장 선택 스위치(W12) 상에,
- 및 광 스위치(OS3)를 통해 출력 멀티-코어(OMC1)의 제 3 코어에 접속된 파장 선택 스위치(W13) 상에, 스위칭된다.
이러한 종류의 스위칭은 동일한 입력 광 신호(IOS11)의 상이한 파장들을 동일한 출력 멀티-코어(OMC1)의 상이한 코어들상에 분배하게 하고, 이는 동일한 출력 멀티-코어(OMC1)의 상이한 코어들 사이의 파장들의 부하 균형을 달성하는 이점이 있다.
도 6은 입력 멀티-코어들(IMC1, IMC2, IMC3)의 수 A=3이 출력 멀티-코어들(OMC1, OMC2)의 수 B=2보다 큰 경우 제 2 실시예에 따른 제안된 광 노드(ON2´)를 도시한다. 도 6의 노드(ON2´)는:
- 출력 멀티-코어(OMC3),
- 멀티플렉서(M3),
- 멀티플렉서(M3)에 접속되는 파장 선택 스위치들(W31, ..., W33),
- 및 이들 요소들 사이의 모든 접속들을 제외하고, 도 5의 노드(ON2)와 같은 모든 요소들을 포함한다.
또한, 광 스위치들(OS1#, OS2#, OS3#)은 단지 B*N = 2*3 = 6 개의 출력 포트들만을 포함한다.
노드(ON2´)의 아키텍처는, 입력 멀티-코어들(IMC1, IMC2, IMC3)의 코어들 중 하나로부터 수신된 특정 광 신호의 하나 이상의 광 파장들이 B=2 개의 상이한 출력 멀티-코어들(OMC1, OMC2)의 A=3 개의 상이한 코어들상에 스위칭될 수 있는 것이다. 또한, 노드(ON2´)의 아키텍처를 사용하여, A=3 개의 상이한 입력 멀티-코어들(IMC1, IMC2, IMC3)의 A=3 개의 코어들로부터 수신되는 최대 A=3 개의 입력 신호들의 광 파장들을 출력 멀티-코어(OMC1, OMC2)의 특정 코어내에서 조합하는 것이 가능하다.
또한, 노드(ON2´)는 입력 광 신호들의 하나 이상의 광 파장들을 동일한 출력 멀티-코어의 최대 A=3 개의 상이한 멀티코어들상에 또한 스위칭하도록 구성가능하다. 이러한 종류의 스위칭은 동일한 입력 광 신호의 상이한 파장들을 동일한 출력 멀티-코어의 상이한 코어들상에 분배하게 하고, 이는 동일한 출력 멀티-코어의 상이한 코어들 사이의 파장들의 부하 균형을 달성하는 이점이 있다.
도 7은 출력 멀티-코어들(OMC1, OMC2, OMC3)의 수 B=3이 입력 멀티-코어들(IMC1, IMC2)의 수 A=2보다 큰 경우 제 2 실시예에 따른 제안된 광 노드(ON2˝)를 도시한다. 도 7의 노드(ON2˝)는,
- 입력 멀티-코어(IMC3),
- 디멀티플렉서(D3),
- 광 스플리터들(S31, ..., S33),
- 및 이들 요소들 사이의 모든 접속들을 제외하고, 도 5의 노드(ON2)와 같은 모든 요소들을 포함한다.
또한, 광 스위치들(OS1*, OS2*, OS3*)은 단지 A*N = 2*3 = 6 개의 입력 포트들만을 포함한다.
노드(ON2˝)의 아키텍처는, 입력 멀티-코어들(IMC1, IMC2)의 코어들 중 하나로부터 수신된 특정 광 신호의 하나 이상의 광 파장들이 B=3 개의 상이한 출력 멀티-코어들(OMC1, OMC2, OMC3)의 B=3 개의 상이한 코어들상에 스위칭될 수 있는 것이다. 또한, 노드(ON2˝)의 아키텍처를 사용하여, A=2 개의 상이한 입력 멀티-코어들(IMC1, IMC2)의 A=2 개의 코어들로부터 수신되는 최대 B=3 개의 입력 신호들의 광 파장들을 출력 멀티-코어(OMC1, OMC2, OMC3)의 특정 코어내에서 조합하는 것이 가능하다.
또한, 노드(ON2˝)는 입력 광 신호들의 하나 이상의 광 파장들을 또한 동일한 출력 멀티-코어의 최대 B=3 개의 상이한 멀티코어들상에 스위칭하도록 구성가능하다. 이러한 종류의 스위칭은 동일한 입력 광 신호의 상이한 파장들을 동일한 출력 멀티-코어의 상이한 코어들상에 분배하게 하고, 이는 동일한 출력 멀티-코어의 상이한 코어들 사이의 파장들의 부하 균형을 달성하는 이점이 있다.
도 5, 도 6, 및 도 7에 도시된 제 2 실시예의 노드들(OS2, OS2´, ON2˝)의 개시를 요약하기 위해, 노드(OS2, OS2´, ON2˝)는:
- 입력 광 신호들 중 적어도 하나를 M 개의 상이한 멀티플렉서들의 M 개의 입력 포트들 상에 동시에 스위칭하고,
- M 개의 입력 광 신호들을 상이한 디멀티플렉서들의 M 개의 출력 포트들로부터 멀티플렉서들 중 하나의 멀티플렉서의 동일한 입력 포트 상에 조합하도록, 구성 가능하고, 여기서 M은 수 A 및 B의 최대값이다.
이를 위해, 노드(OS2, OS2´, ON2''')는,
- 최대 A*N 개의 입력 포트들 및 최대 M*N 개의 출력 포트들을 포함하는 최대 M 개의 광 스위치들,
- A*N 개의 광 스플리터들로서, 각각이 칙신 신호들 중 하나를 수신하고 수신된 입력 신호를 M 개의 광 스위치들의 각각의 하나의 입력 포트상에 최대 M 회 분할하도록 구성되는, 상기 A*N 개의 광 스플리터들,
- 및 B*N 개의 파장 선택 스위치들로서, 각각이 광 스위치들의 출력 포트들로부터 최대 M 개의 입력 광 신호들을 수신하고, 수신된 입력 광 신호들을 멀티플렉서들 중 하나의 멀티플렉서의 각각의 동일한 입력 포트상에 조합하도록 구성되는, 상기 B*N 개의 파장 선택 스위치들,을 포함한다.
도 5, 도 6, 및 도 7에 관한 개요로 설명된 바와 같은 이러한 제 2 실시예의 상기 설명들에서, 입력 신호들(IOS11, ..., IOS33)이 수신되는 광섬유들은 멀티-코어 광섬유들(IMC1, IMC2, IMC3)이고, 신호들이 전송되는 광섬유들은 또한 멀티-코어 광섬유들(OMC1, OMC2, OMC3)이다. 대안적으로, N 개의 코어들을 갖는 멀티-코어 광섬유로부터 N 개의 입력 신호들을 수신하는 대신, 멀티-모드 광섬유로부터 수신된 N 개의 개별적인 모드들을 갖는 N 개의 입력 신호들이 존재할 수 있다. 또한, N 개의 신호들이 멀티-코어 광섬유의 N 개의 각각의 코어들로 삽입되는 대신에, 개별적인 모드들을 갖는 N 개의 상이한 모드 신호들로서 멀티-코드 광섬유로 삽입된 N 개의 신호들이 존재할 수 있다. 이러한 경우에는, 멀티-모드 광섬유에 접속된 디멀티플렉서(D1, D2, D3)는 모드-신호를 특정 광 단일-모드 신호로 변환하는 적어도 N 개의 모드-변환기들을 포함한다. 또한, 멀티-코드 광섬유에 접속된 멀티플렉서(M1, M2, M3)는 N 개의 파장 선택 스위치들로부터 수신된 N 개의 광 신호들을 각각의 개별적인 모드들을 갖는 N 개의 광 신호들로 변환하는 N 개의 모드 변환기들을 포함한다.
신호 열화 및/또는 광 신호 출력의 감소를 보상하기 위해, 하나 이상의 광 증폭기들이 제안된 광 노드에 포함될 수 있다. 이러한 증폭기들은 디멀티플렉서(D1, D2, D3) 앞에, 디멀티플렉서(D1, D2, D3) 후에, 및 이와 같이 또한 광 스플리터(S11, ..., S33) 앞에, 파장 선택 스위치(W11, ..., W33) 후에 또는 멀티플렉서(M1, M2, M3) 후에 위치될 수 있다.
실시예들의 요약
상술된 두 개의 실시예들을 요약하기 위해서, 이들 실시예들 모두에서, 제안된 광 노드는,
- A 개의 광 디멀티플렉서들로서, 각각이 N 개의 출력 포트들에서 입력 광 멀티-코어 광섬유의 각각의 N 개의 광 코어들로부터 수신된 각각의 입력 광 신호들을 제공하도록 구성된, 상기 A 개의 광 디멀티플렉서들, 및
- B 개의 광 멀티플렉서들로서, 각각이 N 개의 입력 포트들에서 각각의 출력 광 신호들을 수신하고, 출력 광 신호들의 각각을 출력 멀티-코어 광섬유의 N 개의 광 코어들의 각각의 코어로 삽입하도록 구성되는, 상기 B 개의 광 멀티플렉서들을 포함한다.
이들 실시예들 모두에서, 제안된 광 노드는,
- 입력 광 신호들의 적어도 하나를 상이한 멀티플렉서들의 B 개의 입력 포트들상에 동시에 스위칭하고,
- 상이한 디멀티플렉서들의 A 개의 출력 포트들로부터 입력 광 신호들 중 적어도 A개를 멀티플렉서들 중 하나의 멀티플렉서의 동일한 입력 포트 상에 조합하도록 구성가능하다.
이들 실시예들 모두에서, 광 노드는,
- 최대 A*N 개의 입력 포트들 및 최대 M*N 개의 출력 포트들을 포함하는 최대 M 개의 광 스위치들로서, M은 A 및 B의 수의 최대값인, 상기 최대 M 개의 광 스위치들,
- A*N 개의 광 스플리터들로서, 각각이 입력 신호들 중 하나를 수신하고 수신된 하나의 입력 신호를 광 스위치들의 각각의 하나의 입력 포트상에 분할하도록 구성되는, 상기 A*N 개의 광 스플리터들,
- 및 B*N 개의 파장 선택 스위치들로서, 각각이 광 스위치들의 출력 포트들로부터 최대 M 개의 입력 광 신호들을 수신하고, 수신된 입력 광 신호들을 멀티플렉서들 중 하나의 멀티플렉서의 각각의 동일한 입력 포트상에 조합하도록 구성되는, 상기 B*N 개의 파장 선택 스위치들,을 포함한다.
또한, 광 스플리터들은 광 노드에서 입력 신호의 하나 이상의 파장들을 드롭하는 드롭 채널상에 입력 신호들을 추가로 분할하기 위해, 도면들에 명시적으로 도시되지 않은 추가의 드롭 출력 포트들을 포함할 수 있다.
또한, 출력 멀티-코어 광섬유의 코어로 삽입되는 조합된 광 신호 상에 하나 이상의 광 파장들을 광 노드에 부가적으로 추가하기 위한, 도면들에 명시적으로 도시되지 않은 추가적인 추가 입력 포트들을 포함할 수 있다.
설명 및 도면들은 단순히 본 발명의 원리들을 예시한다. 따라서, 본 기술의 숙련자들은, 여기서 명시적으로 기술되거나 도시되지 않았지만, 본 발명의 원리들을 구현하고 그의 정신 및 범위 내에 포함되는 다양한 장치들을 생각할 수 있을 것임이 이해될 것이다. 또한, 여기에 인용된 모든 예시들은 주로 독자가 본 발명의 원리들 및 본 기술을 촉진하기 위해 발명자들에 의해 기여된 개념들을 이해하는 것을 돕기 위한 교육적인 목적들을 위해서만 명확히 의도되고, 이러한 특별히 인용된 예시들 및 조건들에 대한 제한이 없는 것으로 해석되어야 한다. 더욱이, 본 발명의 원리들, 양태들, 및 실시예들을 인용하는 여기의 모든 진술들 및 그의 특정 예시들은 그의 균등물들을 포함하는 것으로 의도된다.
여기의 임의의 블록도들은 본 발명의 원리들을 구현하는 예시적인 회로의 개념적인 관점들을 나타내는 것이 본 기술의 숙련자들에 의해 이해되어야 한다.

Claims (8)

  1. 광 노드에 있어서,
    A 개의 광 디멀티플렉서들(D1, D2, D3)로서, 각각이, N 개의 출력 포트들에서, 입력 광 멀티-코어 광섬유(IMC1, IMC2, IMC3)의 각각의 N 개의 광 코어들로부터 수신되거나 또는 공간적으로 멀티플렉싱된 멀티-모드 광섬유의 N 개의 멀티모드 신호들로부터 수신된 각각의 입력 광 신호들(IOS11..., IOS33)을 제공하도록 구성되는, 상기 A 개의 광 디멀티플렉서들(D1, D2, D3); 및
    B 개의 광 멀티플렉서들(M1, M2, M3)로서, 각각이 N 개의 입력 포트들에서 각각의 출력 광 신호들을 수신하고, 상기 출력 광 신호들의 각각을 출력 멀티-코어 광섬유(OMC1, OMC2, OMC3)의 N 개의 광 코어들의 각각의 코어에 삽입하거나, 상기 출력 광신호들의 각각을 각각의 공간적으로 멀티플렉싱된 멀티-모드 신호들로서 공간적으로 멀티플렉싱된 멀티-모드 광섬유로 삽입하도록 구성되는, 상기 B 개의 광 멀티플렉서들(M1, M2, M3)을 포함하고,
    상기 광 노드는:
    상기 입력 광 신호들의 적어도 하나를 상이한 상기 멀티플렉서들(M1, M2, M3)의 B 개의 입력 포트들상에 동시에 스위칭하고,
    상이한 상기 광 디멀티플렉서들(D1, D2, D3)의 A 개의 출력 포트들로부터 상기 입력 광 신호들(IOS11, ..., IOS33) 중 적어도 A 개를 상기 멀티플렉서들(M1, M2, M3) 중 하나의 멀티플렉서의 동일한 입력 포트상에 조합하도록 구성가능하고,
    상기 광 노드는:
    최대 A*N 개의 입력 포트들 및 최대 M*N 개의 출력 포트들을 포함하는 최대 M 개의 광 스위치들(OS1, OS2, OS3)로서, M은 수 A 및 B의 최대값인, 상기 최대 M 개의 광 스위치들(OS1, OS2, OS3),
    A*N 개의 광 스플리터들(S11, ..., S33)로서, 각각이 상기 입력 신호들(IOS11, ..., IOS33) 중 하나를 수신하고, 상기 수신된 하나의 입력 신호를 상기 광 스위치들(OS1, OS2, OS3)의 각각의 하나의 입력 포트 상에 분할하도록 구성되는, 상기 A*N 개의 광 스플리터들(S11, ..., S33), 및
    B*N 개의 파장 선택 스위치들(W11, ..., W33)로서, 각각이 광 스위치들(OS1, OS2, OS3)의 상기 출력 포트들로부터 최대 M 개의 입력 광 신호들을 수신하고, 상기 수신된 입력 광 신호들을 상기 멀티플렉스들(M1, M2, M3) 중 각각의 동일한 입력 포트상에 조합하도록 구성되는, 상기 B*N 개의 파장 선택 스위치들을 포함하는, 광 노드.
  2. 제 1 항에 있어서,
    상기 광 노드는:
    최대 A*N 개의 출력 포트들을 포함하는 최대 B 개의 광 스위치들(OS1, OS2, OS3), 및
    B*N 개의 파장 선택 스위치들(W11, ..., W33)로서, 각각이 동일한 상기 광 스위치들(OS1, OS2, OS3)의 각각의 출력 포트들로부터 최대 A 개의 입력 광 신호들(IOS11, ..., IOS33)을 수신하고, 상기 수신된 입력 광 신호들을 상기 멀티플렉서들(M1, M2, M3)의 하나의 멀티플렉서의 각각의 동일한 입력 포트상에 조합하도록 구성되는, 상기 B*N 개의 파장 선택 스위치들(W11, ..., W33)을 포함함으로써,
    상이한 상기 광 디멀티플렉서들(D1, D2, D3)의 A 개의 출력 포트들로부터의 최대 A 개의 상기 입력 광 신호들(IOS11, ..., IOS33)을 상기 멀티플렉서들(M1, M2, M3) 중 하나의 각각의 동일한 입력 포트에서 조합하도록 구성가능한, 광 노드.
  3. 제 1 항에 있어서,
    상기 광 노드는:
    최대 B*N 개의 출력 포트들을 포함하는 M 개의 광 스위치들(OS1, OS2, OS3), 및
    B*N 개의 파장 선택 스위치들(W11, ..., W33)로서, 각각이 M개의 상이한 상기 광 스위치들(OS1, OS2, OS3)의 각각의 출력 포트들로부터 최대 M 개의 입력 광 신호들을 수신하고, 상기 수신된 입력 광 신호들(IOS11, ..., IOS33)을 상기 멀티플렉서들(M1, M2, M3) 중 하나의 각각의 동일한 입력 포트상에 조합하도록 구성되는, 상기 B*N 개의 파장 선택 스위치들(W11, ..., W33)을 포함함으로써,
    상기 입력 광 신호들(IOS11, ..., IOS33) 중 적어도 하나를 동일한 상기 멀티플렉서들(M1, M2, M3)의 M 개의 입력 포트들상에 동시에 스위칭하도록 또한 구성가능한, 광 노드.
  4. 제 2 항에 있어서,
    파장 선택 스위치들(W11, ..., W33)의 모든 입력 포트들은 상기 광 스위치들(OS1, OS2, OS3)의 동일한 광 스위치의 출력 포트들에 접속되는, 광 노드.
  5. 제 3 항에 있어서,
    파장 선택 스위치들(W11, ..., W33)의 각각의 입력 포트는 상기 광 스위치(OS1, OS2, OS3)의 상이한 광 스위치의 출력 포트에 접속되는, 광 노드.
  6. 제 2 항에 있어서,
    스플리터(S11, ..., S33)는 B 개의 출력 포트들을 포함하고, 상기 출력 포트들의 각각은 상기 광 스위치들(OS1, OS2, OS3)의 상이한 광 스위치의 하나의 입력 포트에 접속되는, 광 노드.
  7. 제 3 항에 있어서,
    스플리터(S11, ..., S33)는 M 개의 출력 포트들을 포함하고, 상기 출력 포트들의 각각은 상기 광 스위치들(OS1, OS2, OS3)의 상이한 광 스위치의 하나의 입력 포트에 접속되는, 광 노드.
  8. 제 2 항 또는 제 3 항에 있어서,
    상기 멀티플렉서들(M1, M2, M3)의 각각은 N 개의 입력 포트들을 포함하고, 상기 입력 포트들의 각각은 상기 파장 선택 스위치들(W11, ..., W33)의 각각의 출력 포트에 접속되는, 광 노드.
KR1020147009014A 2011-09-22 2012-09-14 광섬유들 사이의 신호들을 스위칭하기 위한 광 노드 KR101521839B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11306200.4 2011-09-22
EP11306200.4A EP2574076B1 (en) 2011-09-22 2011-09-22 Optical node for switching signals between optical fibers
PCT/EP2012/068061 WO2013041456A1 (en) 2011-09-22 2012-09-14 Optical node for switching signals between optical fibers

Publications (2)

Publication Number Publication Date
KR20140059285A KR20140059285A (ko) 2014-05-15
KR101521839B1 true KR101521839B1 (ko) 2015-05-27

Family

ID=46851501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147009014A KR101521839B1 (ko) 2011-09-22 2012-09-14 광섬유들 사이의 신호들을 스위칭하기 위한 광 노드

Country Status (6)

Country Link
US (1) US9203542B2 (ko)
EP (1) EP2574076B1 (ko)
JP (1) JP2014528216A (ko)
KR (1) KR101521839B1 (ko)
CN (1) CN103828390A (ko)
WO (1) WO2013041456A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150086200A1 (en) * 2013-09-20 2015-03-26 Alcatel-Lucent Usa Inc. Space To Wavelength Superchannel Conversion
US9560427B2 (en) * 2014-05-28 2017-01-31 Huawei Technologies Co., Ltd. Scalable silicon photonic switching architectures for optical networks
TW201611534A (zh) * 2014-09-15 2016-03-16 Chunghwa Telecom Co Ltd 高速動態智慧型全光交換裝置
WO2016100989A2 (en) * 2014-12-19 2016-06-23 Cornell University Processing of multimode optical signals
JP6404769B2 (ja) * 2015-04-30 2018-10-17 日本電信電話株式会社 波長クロスコネクト装置及び光クロスコネクト装置
US10094980B2 (en) * 2016-01-12 2018-10-09 King Saud University Three-dimensional space-division Y-splitter for multicore optical fibers
JP6510444B2 (ja) * 2016-02-29 2019-05-08 日本電信電話株式会社 波長クロスコネクト装置及びモジュール
JP6510443B2 (ja) * 2016-02-29 2019-05-08 日本電信電話株式会社 波長クロスコネクト装置
JP6622113B2 (ja) * 2016-02-29 2019-12-18 日本電信電話株式会社 光クロスコネクト装置及びモジュール
JP2018006474A (ja) * 2016-06-29 2018-01-11 日本電信電話株式会社 光ファイバ通信システム
US10382843B2 (en) * 2016-08-24 2019-08-13 Verizon Patent And Licensing Inc. Colorless, directionless, contentionless, spaceless, and flexible grid reconfigurable optical node
US20190342027A1 (en) * 2016-12-05 2019-11-07 Nec Corporation Optical transmission device and optical transmission method
JP6634006B2 (ja) * 2016-12-19 2020-01-22 日本電信電話株式会社 光信号処理装置
FR3075990A1 (fr) * 2017-12-21 2019-06-28 Orange Modes spatiaux multimodaux augmentes pour fibre optique
JP7092993B2 (ja) * 2018-03-06 2022-06-29 日本電信電話株式会社 光伝送システム及び光伝送方法
US10359566B1 (en) * 2018-12-07 2019-07-23 King Saud University Planar waveguide converter
US11888584B2 (en) * 2020-02-18 2024-01-30 Nippon Telegraph And Telephone Corporation Optical transmission system, optical transmission apparatus and optical transmission method
US20240007215A1 (en) * 2022-06-30 2024-01-04 Nokia Solutions And Networks Oy Add/drop capability for spatial division multiplexed optical systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040033202A (ko) * 2002-10-11 2004-04-21 삼성전자주식회사 다파장 광 교환 시스템
KR20040096154A (ko) * 2003-05-07 2004-11-16 삼성전자주식회사 고속 광 라우팅 장치 및 그 방법
WO2010036268A1 (en) * 2008-09-26 2010-04-01 Dynamic Method Enterprises Limited Modular wss-based communications system with colorless add/drop interfaces
JP2011082988A (ja) * 2009-10-09 2011-04-21 Fujitsu Ltd 光ネットワークの検査方法及び光ノード

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2281400A (en) * 1998-12-30 2000-07-24 Optical Technologies Usa Corp Wavelength-modular optical cross-connect switch
EP2141842B1 (fr) * 2008-06-30 2013-07-31 Alcatel Lucent Dispositif de commutation de signaux optiques
FR2933256B1 (fr) * 2008-06-30 2012-11-30 Alcatel Lucent Dispositif de commutation de signaux optiques
JP5004914B2 (ja) * 2008-09-26 2012-08-22 日本電信電話株式会社 光クロスコネクト装置および光ネットワーク
DE102009025232A1 (de) * 2009-06-13 2010-12-16 Technische Universität Dortmund Verfahren und Vorrichtung zur Übertragung optischer Informationen zwischen Senderstation und Empfängerstation über einen Mehrmoden-Lichtwellenleiter
US8320769B2 (en) 2009-06-26 2012-11-27 Alcatel Lucent Transverse-mode multiplexing for optical communication systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040033202A (ko) * 2002-10-11 2004-04-21 삼성전자주식회사 다파장 광 교환 시스템
KR20040096154A (ko) * 2003-05-07 2004-11-16 삼성전자주식회사 고속 광 라우팅 장치 및 그 방법
WO2010036268A1 (en) * 2008-09-26 2010-04-01 Dynamic Method Enterprises Limited Modular wss-based communications system with colorless add/drop interfaces
JP2011082988A (ja) * 2009-10-09 2011-04-21 Fujitsu Ltd 光ネットワークの検査方法及び光ノード

Also Published As

Publication number Publication date
CN103828390A (zh) 2014-05-28
KR20140059285A (ko) 2014-05-15
JP2014528216A (ja) 2014-10-23
US20140219657A1 (en) 2014-08-07
EP2574076B1 (en) 2013-10-02
EP2574076A1 (en) 2013-03-27
WO2013041456A1 (en) 2013-03-28
US9203542B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
KR101521839B1 (ko) 광섬유들 사이의 신호들을 스위칭하기 위한 광 노드
US8995832B2 (en) Transponder Aggregator-based optical loopback in a MD-ROADM
JP6060648B2 (ja) 光ドロップ装置、光アド装置および光アド／ドロップ装置
Ji et al. Colorless and directionless multi-degree reconfigurable optical add/drop multiplexers
US9654209B2 (en) Low cost secure ROADM branching unit with redundancy protection
US9414134B2 (en) Secure wavelength selective switch-based reconfigurable branching unit for submarine network
US9654246B2 (en) Low cost secure submarine ROADM branching unit using bidirectional wavelength-selective switch
CN104350698A (zh) 光路由选择装置和方法
US10256936B2 (en) Method and apparatus for optical node construction using software programmable ROADMs
US10284932B2 (en) Method and apparatus for optical node construction using software programmable ROADMs
EP2782360B1 (en) Twin Multicast Switch
US9866346B2 (en) Redundancy protection for reconfigurable optical add/drop multiplexing (ROADM) branching unit
US9609401B2 (en) Optical switch, optical transmission device, and optical switching method
JP6510444B2 (ja) 波長クロスコネクト装置及びモジュール
US9654850B2 (en) Wavelength multiplexer, and method and program for identifying failed portion
US6859576B2 (en) Optical cross-connect system
CA2235050A1 (en) Wavelength dividing circuit with arrayed-waveguide grating monitor port
US7356217B2 (en) Add-drop device and cross-connect device for wavelength multiplex signals
US8774631B2 (en) Switch node
US10574380B2 (en) Method and apparatus for optical node construction using software programmable ROADMs having N X M wavelength selective switches
JP2008259133A (ja) 光クロスコネクト装置及び光クロスコネクトシステム及び光クロスコネクト装置における信号制御方法
KR100594736B1 (ko) 파장선택 스위치 및 파장선택 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee