KR20040032259A - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20040032259A
KR20040032259A KR1020020061208A KR20020061208A KR20040032259A KR 20040032259 A KR20040032259 A KR 20040032259A KR 1020020061208 A KR1020020061208 A KR 1020020061208A KR 20020061208 A KR20020061208 A KR 20020061208A KR 20040032259 A KR20040032259 A KR 20040032259A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
organic anti
forming
reflection film
Prior art date
Application number
KR1020020061208A
Other languages
English (en)
Other versions
KR100494147B1 (ko
Inventor
이성구
정재창
황영선
복철규
신기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0061208A priority Critical patent/KR100494147B1/ko
Priority to TW092109572A priority patent/TWI281209B/zh
Priority to JP2003119816A priority patent/JP2004134728A/ja
Priority to US10/461,107 priority patent/US7220679B2/en
Priority to CNB03149031XA priority patent/CN1260773C/zh
Publication of KR20040032259A publication Critical patent/KR20040032259A/ko
Application granted granted Critical
Publication of KR100494147B1 publication Critical patent/KR100494147B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 대한 것으로, 특히, 반도체 소자의 포토 레지스트 패턴을 형성하는 과정에서, 반사 방지막에 대해 식각 공정을 진행하여, 미세한 굴곡이 형성되도록 함으로써, 포토 레지스트와 반사 방지막 사이의 접촉 면적을 늘려 포토 레지스트 패턴이 무너지는 현상을 방지할 수 있도록 하는 반도체 소자의 패턴 형성 방법에 관한 것이다.

Description

반도체 소자의 패턴 형성 방법{PATTERN FORMING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 패턴 형성 방법에 대한 것으로, 특히, 반도체 소자의 포토 레지스트 패턴을 형성하는 과정에서, 반사 방지막에 대해 식각 공정을 진행하여, 미세한 굴곡이 형성되도록 함으로써, 포토 레지스트와 반사 방지막 사이의 접촉 면적을 늘려 포토 레지스트 패턴이 무너지는 현상을 방지할 수 있도록 하는 반도체 소자의 패턴 형성 방법에 관한 것이다.
반도체 제조 공정중 초미세 패턴 형성 공정에서는 포토 레지스트 막의 하부막층의 광학적 성질 및 감광막 두께의 변동에 의한 정재파(standing wave), 반사(reflective notching)와 상기 하부막으로부터의 회절광 및 반사광에 의한 포토레지스트 패턴의 CD(critical dimension)의 변동이 불가피하게 일어난다. 따라서 노광원으로 사용하는 빛의 파장대에서 광 흡수를 잘하는 물질을 도입하여 하부막층에서 반사를 막을 수 있는 막을 하부막과 포토레지스트 사이에 도입하게 되었는 바, 이 막이 반사방지막이다. 상기 반사방지막은 크게 사용되는 물질의 종류에 따라 무기계 반사 방지막과 유기계 반사 방지막으로 구분될 수 있는데, 최근에는 유기 반사 방지막을 주로 사용하고 있으며, 이에 따라. 많은 유기계 반사 방지막이 제안된 바 있다.
한편, 포토 레지스트와 유기 반사 방지막의 접착성이 좋지 않을 경우, 반사 방지막의 상부에 형성된 포토 레지스트 패턴이 무너지는 현상이 발생할 수 있는 바, 이러한 문제점을 해결하기 위하여, 크게 두 가지의 방법이 사용되고 있다. 먼저, 포토 레지스트와 반사 방지막 사이의 접착성을 증가시키기 위하여, 패턴 형성에 사용되는 포토 레지스트의 종류에 따라, 이러한 특정 포토 레지스트에 맞는 유기 반사 방지막을 개발하는 방법이 있다. 그러나, 유기 반사 방지막의 개발에는 한계가 있으며, 더구나, 개발 비용 및 시간이 크게 소요되게 되는 바, 포토 레지스트의 종류에 따라, 이에 맞는 반사 방지막을 개발하는 방법은 경제성을 크게 저해할 수 있다.
다음으로, 포토 레지스트와 반사 방지막 사이의 접착성을 증가시키기 위하여, 포토 레지스트 패턴과 반사 방지막 사이의 접촉 면적을 증가시키는 방법이 있다. 그러나, 일단 패턴의 CD가 정해지고 나면, 반사 방지막과 포토 레지스트 패턴 사이의 접촉 면적이 거의 고정되게 되므로, 종래에는 상기 반사 방지막과 포토 레지스트 패턴의 접촉 면적을 효과적으로 증가시킬 수 있는 방법이 개발되지 못하여 왔던 것이 사실이며, 이에 따라, 종래 기술에 의하여 포토 레지스트 패턴을 형성하는 경우, 여전히 패턴의 무너짐 현상이 발생하여 왔던 것이 사실이다.
이러한 종래 기술의 문제점으로 인하여, 포토 레지스트 패턴과 반사 방지막의 접촉 면적을 효과적으로 증가시킬 수 있고, 이에 따라, 상기 패턴과 반사 방지막 사이에 접착도를 증가시킬 수 있어서, 패턴의 무너짐 현상을 방지할 수 있는 반도체 소자의 패턴 형성 방법이 절실히 요구되고 있다.
이에 본 발명의 목적은 반사 방지막에 식각을 진행하여, 반사 방지막에 대해 미세한 굴곡이 형성되도록 함으로써, 포토 레지스트와 반사 방지막 사이의 접촉 면적을 늘릴 수 있어서, 포토 레지스트 패턴이 무너지는 현상을 방지할 수 있도록 하는 반도체 소자의 패턴 형성 방법을 제공하는데 있다.
도 1은 종래 기술에 의하여 패턴을 형성한 경우, 패턴의 무너짐 현상이 발생함을 보여주는 전자 현미경 사진이며,
도 2는 본 발명에 의한 방법에 의하여 패턴을 형성한 경우, 패턴의 모습을 나타내는 전자 현미경 사진이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 (a) 피식각층의 상부에 유기 반사 방지막 조성물을 도포하고, 이에 대해 베이크를 진행하여 유기 반사 방지막을 형성하는 단계; (b) 상기 형성된 유기 반사 방지막에 대해 식각 공정을 진행하여, 유기 반사 방지막 상에 미세한 굴곡을 형성하는 단계; 및 (c) 상기 유기 반사 방지막의 상부에 포토 레지스트를 도포하고, 노광한 다음 현상하여 포토 레지스트 패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 패턴 형성 방법을 제공한다.
즉, 상기 본 발명의 패턴 형성 방법에 의하면, 피식각층의 상부에 형성된 유기 반사 방지막에 대해 별도의 식각을 진행하여 미세한 굴곡을 형성함으로써, 반사 방지막과 포토 레지스트 패턴 사이에 접촉 면적을 증가시킬 수 있어서, 유기 반사 방지막과 포토 레지스트의 접착성이 좋지 않음으로써 일어나는 포토 레지스트 패턴의 무너짐 현상을 방지할 수 있으며, 이에 따라, 양호한 포토 레지스트 패턴을 형성할 수 있게 된다.
상기 본 발명에 의한 패턴 형성 방법에 있어서, 상기 베이크 공정은 150-300℃의 온도에서 1-5분간 수행함이 바람직하다. 이러한 조건으로 베이크를 진행함으로써, 상기 유기 반사 방지막 내에 포함된 열산 방지제로부터 산이 발생되어, 반사 방지막 내에 가교 결합이 형성되며, 이에 따라, 포토레지스트의 용매에 용해되지 않는 반사 방지막이 형성된다.
또한, 상기 본 발명에 의한 패턴 형성 방법에 있어서, 상기 패턴을 형성하는 단계 중 노광하기 전이나 후에 베이크 공정을 부가적으로 진행할 수 있으며, 이러한 베이크 공정은 70-200℃의 온도에서 수행됨이 바람직하다.
그리고, 본 발명에 의한 상기 패턴 형성 방법은 주로 ArF 광원을 사용하는 초미세 패턴 형성 공정에 적용되나, KrF, EUV를 포함하는 원자외선(DUV), E-빔, X-선 또는 이온빔을 사용하여 수행되는 초미세패턴 형성 공정에 있어서도 마찬가지로 적용될 수 있다.
본 발명은 또한, 상기 본 발명에 의한 패턴 형성 방법을 통하여 제조되는 반도체 소자를 제공한다.
이하, 첨부한 도면을 참고로 하여, 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 다만, 이러한 실시예에 의하여, 본 발명의 권리 범위가 정해지는 것은 아니며, 하나의 예시로 제시된 것이다.
비교예 : 종래 기술에 의한 포토 레지스트 패턴 형성
시판되는 ArF용 유기 반사방지막용 조성물인 DARC-20(동진 쎄미켐, 1355Å 코팅용)을 실리콘 웨이퍼 상에 스핀 도포시킨 후 240℃에서 90초간 베이크하여 가교시킴으로써, 350Å의 두께로 유기 반사 방지막을 형성하였다. 상기 유기 반사 방지막의 상부에 클라리언트사(Clariant)의 AX1020P(일반적으로 사용되는 포토레지스트 물질의 명칭) 포토레지스트를 코팅한 후 120℃에서 90초간 베이크하였다. 상기 베이크를 진행한 후, ASML사의 ArF 노광 장비를 이용하여 노광시키고, 120℃에서 90초간 다시 베이크하였다. 상기 노광한 웨이퍼를 TMAH 2.38중량%의 현상액을 사용하여 현상함으로써, 도 1에서 볼 수 있는 바와 같은 포토 레지스트 패턴을 얻었다.
실시예 : 본 발명에 의한 포토 레지스트 패턴 형성
상기 비교예와 마찬가지로, 시판되는 ArF용 유기 반사방지막용 조성물인 DARC-20(동진 쎄미켐, 355Å 코팅용)인 유기 반사 방지막 조성물을 스핀 도포시킨 후 240℃에서 90초간 베이크하여 가교시킴으로써, 1350Å의 두께로 유기 반사 방지막을 형성하였다. 상기 유기 반사 방지막에 대해 e-MAX 식각 장비(AMAT사)를 사용하여 식각 공정을 진행하였다. 상기 식각 공정은 50mT/300W/ 150Ar/80CF4/20O2/20CO/20''의 조건으로 수행하였으며, 이러한 식각 공정을 진행하면, 상기 반사 방지막이 비교예와 동일하게 350Å의 두께로 남게 된다.
이후, 상기 식각 공정이 진행된 유기 반사 방지막의 상부에 클라리언트사 (Clariant)의 AX1020P(일반적으로 사용되는 포토레지스트 물질의 명칭) 포토레지스트를 코팅한 후 120℃에서 90초간 베이크하였다. 상기 베이크를 진행한 후, ASML사의 ArF 노광 장비를 이용하여 노광시키고, 120℃에서 90초간 다시 베이크하였다. 상기 노광한 웨이퍼를 TMAH 2.38중량%의 현상액을 사용하여 현상함으로써, 첨부한 도 2에서 볼 수 있는 바와 같은 포토 레지스트 패턴을 얻었다.
상기 비교에 및 실시예와 도 1, 2에서 볼 수 있는 바와 같이, 종래의 패턴 형성 방법에 따라, 반사 방지막을 형성하고, 포토 레지스트 패턴을 형성하는 경우, 포토 레지스트와 반사 방지막 간의 접착성이 좋지 않아서, 이러한 방법으로 형성된 포토 레지스트 패턴이 무너지는 문제점이 발생하였으나, 본 발명에 의한 방법에 따라, 유기 반사 방지막에 대해 식각 공정을 진행한 후에, 포토 레지스트를 형성하는 경우, 상기 포토 레지스트와 반사 방지막 간의 접촉 면적이 증가하게 되어, 상기종래 기술에서와 같은 패턴의 무너짐 현상이 발생하지 않았으며, 이에 따라, 양호한 포토 레지스트 패턴을 형성할 수 있게 되었다.
상기한 바와 같이, 본 발명에 의한 패턴 형성 방법에 따르면, 반사 방지막에 대해 식각을 진행하여, 미세한 굴곡을 형성함으로써, 포토 레지스트와 유기 반사 방지막 간의 접촉 면적을 증가시킬 수 있게 되므로, 종래 패턴 형성 방법에서 반사 방지막과 포토레지스트 간의 접착성이 좋지 않아서 일어나는 패턴의 무너짐 현상을 방지할 수 있게 되며, 이에 따라, 양호한 포토 레지스트 패턴을 형성할 수 있게 된다.

Claims (5)

  1. (a) 피식각층의 상부에 유기 반사 방지막 조성물을 도포하고, 이에 대해 베이크를 진행하여 유기 반사 방지막을 형성하는 단계; (b) 상기 형성된 유기 반사 방지막에 대해 식각 공정을 진행하여, 유기 반사 방지막 상에 미세한 굴곡을 형성하는 단계; 및 (c) 상기 유기 반사 방지막의 상부에 포토 레지스트를 도포하고, 노광한 다음 현상하여 포토 레지스트 패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 베이크 공정은 150-300℃의 온도에서 1-5분간 수행함을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  3. 제 1 항에 있어서, 상기 패턴을 형성하는 단계 중 노광하기 전이나 후에 베이크 공정을 부가적으로 진행함을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 제 3 항에 있어서, 상기 베이크 공정은 70-200℃의 온도에서 수행함을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  5. 제 1 항의 패턴 형성 방법을 사용하여 제조되는 반도체 소자.
KR10-2002-0061208A 2002-10-08 2002-10-08 반도체 소자의 패턴 형성 방법 KR100494147B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0061208A KR100494147B1 (ko) 2002-10-08 2002-10-08 반도체 소자의 패턴 형성 방법
TW092109572A TWI281209B (en) 2002-10-08 2003-04-24 Method for forming patterns in a semiconductor device
JP2003119816A JP2004134728A (ja) 2002-10-08 2003-04-24 半導体素子のパターン形成方法
US10/461,107 US7220679B2 (en) 2002-10-08 2003-06-13 Method for forming patterns in a semiconductor device
CNB03149031XA CN1260773C (zh) 2002-10-08 2003-06-20 半导体元件的图案的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0061208A KR100494147B1 (ko) 2002-10-08 2002-10-08 반도체 소자의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20040032259A true KR20040032259A (ko) 2004-04-17
KR100494147B1 KR100494147B1 (ko) 2005-06-13

Family

ID=32040997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0061208A KR100494147B1 (ko) 2002-10-08 2002-10-08 반도체 소자의 패턴 형성 방법

Country Status (5)

Country Link
US (1) US7220679B2 (ko)
JP (1) JP2004134728A (ko)
KR (1) KR100494147B1 (ko)
CN (1) CN1260773C (ko)
TW (1) TWI281209B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976651B1 (ko) * 2008-01-14 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604157A (en) * 1995-05-25 1997-02-18 Industrial Technology Research Institute Reduced notching of polycide gates using silicon anti reflection layer
JP3511802B2 (ja) * 1996-05-27 2004-03-29 ソニー株式会社 金属配線の形成方法
US5733714A (en) * 1996-09-30 1998-03-31 Clariant Finance (Bvi) Limited Antireflective coating for photoresist compositions
KR100232187B1 (ko) * 1996-12-27 1999-12-01 김영환 반사방지막 식각방법
US5879863A (en) * 1997-01-22 1999-03-09 Kabushiki Kaisha Toshiba Pattern forming method
EP0930541A1 (en) * 1998-01-16 1999-07-21 JSR Corporation Radiation sensitive resin composition
US6245493B1 (en) * 1998-12-04 2001-06-12 Bhanwar Singh Method for reducing surface reflectivity by increasing surface roughness
US6136679A (en) * 1999-03-05 2000-10-24 Taiwan Semiconductor Manufacturing Company Gate micro-patterning process
KR100537182B1 (ko) * 1999-12-30 2005-12-16 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100739258B1 (ko) * 2000-12-21 2007-07-12 주식회사 하이닉스반도체 반도체소자의 패턴 및 그 형성방법
JP3509760B2 (ja) * 2001-02-08 2004-03-22 株式会社半導体先端テクノロジーズ 半導体装置の製造方法
US6451510B1 (en) * 2001-02-21 2002-09-17 International Business Machines Corporation Developer/rinse formulation to prevent image collapse in resist
US6534418B1 (en) * 2001-04-30 2003-03-18 Advanced Micro Devices, Inc. Use of silicon containing imaging layer to define sub-resolution gate structures
KR100472031B1 (ko) * 2002-08-07 2005-03-10 동부아남반도체 주식회사 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976651B1 (ko) * 2008-01-14 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법

Also Published As

Publication number Publication date
TW200406030A (en) 2004-04-16
JP2004134728A (ja) 2004-04-30
US7220679B2 (en) 2007-05-22
CN1260773C (zh) 2006-06-21
US20040067655A1 (en) 2004-04-08
KR100494147B1 (ko) 2005-06-13
CN1489183A (zh) 2004-04-14
TWI281209B (en) 2007-05-11

Similar Documents

Publication Publication Date Title
US8293454B2 (en) Process of making a lithographic structure using antireflective materials
JP4482332B2 (ja) ファーストミニマム底面反射防止膜組成物を使用して像を形成する方法
KR101584927B1 (ko) 현상제로 트리밍된 경질 마스크를 사용하여 포토리소그래피 구조물을 형성하는 방법
US20100068656A1 (en) High etch resistant material for double patterning
JP2004054286A (ja) フォトレジスト用現像液に溶解される有機底部反射防止組成物及びそれを利用した写真エッチング方法
US20020182514A1 (en) Organic bottom antireflective coating for high performance mask making using optical imaging
US8084185B2 (en) Substrate planarization with imprint materials and processes
KR100510999B1 (ko) 반도체 소자의 패턴 형성 방법
JP2004266270A (ja) 微細パターン形成方法
JP3509760B2 (ja) 半導体装置の製造方法
JP4318642B2 (ja) 有機乱反射防止膜組成物およびこれを利用したパターン形成方法
JP2004505319A (ja) 微細電子デバイスの製造方法
JP2003507760A (ja) フォトレジスト用の反射防止膜用組成物
WO2001035167A1 (fr) Composition pour revetement antireflet
KR100494147B1 (ko) 반도체 소자의 패턴 형성 방법
EP1542077B1 (en) Process for preventing development defect
JP4869977B2 (ja) 下層膜用組成物及び多層レジストパターン形成方法
WO2022230790A1 (ja) レジストパターン形成方法
Neef et al. New BARC materials for the 65-nm node in 193-nm lithography
KR20050011489A (ko) 반도체소자의 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee